JPH05243976A - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPH05243976A JPH05243976A JP7825292A JP7825292A JPH05243976A JP H05243976 A JPH05243976 A JP H05243976A JP 7825292 A JP7825292 A JP 7825292A JP 7825292 A JP7825292 A JP 7825292A JP H05243976 A JPH05243976 A JP H05243976A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- frequency division
- frequency dividing
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 比較的低い単一周波数を発振する一つの発振
器を利用し、構成を簡素化し、かつ、整数以外の分周比
の出力分周信号を容易に得る。 【構成】 単一周波数Ｎの発振信号Ｓｓを出力する発振
器１０と、分周比Ｋ又はＫ＋１に切り替え可能な分周器
１２と、この分周器１２の分周比を制御する分周器１４
で構成される。発振器１０からの発振信号Ｓｓを分周器
１２では、分周比Ｋ又はＫ＋１で分周し、出力分周信号
Ｓｏとして出力すると同時に分周器１４に供給してＬ分
周し、かつ、Ｌ周期で分周器１２を分周比Ｋ又はＫ＋１
に制御して変更し、設定する。このようにして、１／
｛（Ｋ＋１）−１／Ｌ｝の閉ループ制御により、整数以
外の数の分周比を得る。
器を利用し、構成を簡素化し、かつ、整数以外の分周比
の出力分周信号を容易に得る。 【構成】 単一周波数Ｎの発振信号Ｓｓを出力する発振
器１０と、分周比Ｋ又はＫ＋１に切り替え可能な分周器
１２と、この分周器１２の分周比を制御する分周器１４
で構成される。発振器１０からの発振信号Ｓｓを分周器
１２では、分周比Ｋ又はＫ＋１で分周し、出力分周信号
Ｓｏとして出力すると同時に分周器１４に供給してＬ分
周し、かつ、Ｌ周期で分周器１２を分周比Ｋ又はＫ＋１
に制御して変更し、設定する。このようにして、１／
｛（Ｋ＋１）−１／Ｌ｝の閉ループ制御により、整数以
外の数の分周比を得る。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル機器の周波数
が異なるクロック信号を生成するタイミングゼネレータ
等に利用する分周回路に関する。
が異なるクロック信号を生成するタイミングゼネレータ
等に利用する分周回路に関する。
【０００２】
【従来の技術】従来の分周回路は、図２に示すように発
振周波数Ｎの発振信号を出力する発振器２と、分周比Ｍ
の分周器４とで構成されている。この構成では、発振器
２の周波数Ｎを１／Ｍに分周した周波数（Ｎ／Ｍ）の出
力分周信号Ｓｏを分周器４から出力している。近時の分
周器はデジタルカウンタ回路で構成され、例えば、分周
比２を得るには、二つのカウンタを従属接続して構成
し、また、分周比３を得るには三つのカウンタを従属接
続した構成により、所望の分周比を得ている。この場
合、分周比は整数比のみである。したがって、所望の周
波数を得るための分周比として整数比以外の数値が要求
された場合は発振器の発振周波数Ｎを変化させて対応し
ている。
振周波数Ｎの発振信号を出力する発振器２と、分周比Ｍ
の分周器４とで構成されている。この構成では、発振器
２の周波数Ｎを１／Ｍに分周した周波数（Ｎ／Ｍ）の出
力分周信号Ｓｏを分周器４から出力している。近時の分
周器はデジタルカウンタ回路で構成され、例えば、分周
比２を得るには、二つのカウンタを従属接続して構成
し、また、分周比３を得るには三つのカウンタを従属接
続した構成により、所望の分周比を得ている。この場
合、分周比は整数比のみである。したがって、所望の周
波数を得るための分周比として整数比以外の数値が要求
された場合は発振器の発振周波数Ｎを変化させて対応し
ている。
【０００３】例えば、発振周波数Ｎ＝１０ＭHZ、分周比
Ｍ＝１０の場合、出力分周信号ＳｏとしてＮ／Ｍ＝１０
／１０＝１ＭHZが得られる。ここで出力分周信号Ｓｏと
して１．１ＭHZが必要な場合に発振周波数Ｎ＝１０ＭHZ
のままでは、分周比Ｍ＝１０．１が必要になる。しか
し、分周器４では１０．１の分周比が得られないため、
発振器２の発振信号を発振周波数Ｎ＝１１ＭHZに変更
し、分周器４は分周比Ｍ＝１０のままとして、１．１Ｍ
HZの出力分周信号Ｓｏを生成している。このようにし
て、従来の分周回路は、発振器２と分周器４とをそれぞ
れ一つを用い、分周比の最適値を発振器２と分周器４と
で選択して、所望の出力信号周波数を得ている。
Ｍ＝１０の場合、出力分周信号ＳｏとしてＮ／Ｍ＝１０
／１０＝１ＭHZが得られる。ここで出力分周信号Ｓｏと
して１．１ＭHZが必要な場合に発振周波数Ｎ＝１０ＭHZ
のままでは、分周比Ｍ＝１０．１が必要になる。しか
し、分周器４では１０．１の分周比が得られないため、
発振器２の発振信号を発振周波数Ｎ＝１１ＭHZに変更
し、分周器４は分周比Ｍ＝１０のままとして、１．１Ｍ
HZの出力分周信号Ｓｏを生成している。このようにし
て、従来の分周回路は、発振器２と分周器４とをそれぞ
れ一つを用い、分周比の最適値を発振器２と分周器４と
で選択して、所望の出力信号周波数を得ている。
【０００４】
【発明が解決しようとする課題】上記従来の分周回路で
は、分周比が整数比以外の値の場合は発振器２の発振周
波数を変更しなければならず、複数の発振周波数が異な
る発振器２が必要となり、回路規模が増大するという問
題がある。
は、分周比が整数比以外の値の場合は発振器２の発振周
波数を変更しなければならず、複数の発振周波数が異な
る発振器２が必要となり、回路規模が増大するという問
題がある。
【０００５】また、例えば、出力分周信号Ｓｏとして、
１．１ＭHZ、１．３ＭHZ、１．７ＭHZの三つの周波数が
必要な場合は、これら三つの周波数の最小公倍数の周波
数を発振する一つの発振器と、分周比を外部より設定可
能な一つの分周器とを用いれば良いが、この場合、発振
器の発振周波数が極めて高くなる。すなわち、より多数
の発振周波数が必要な場合は、発振周波数信号そのもの
が得られ難いという問題がある。
１．１ＭHZ、１．３ＭHZ、１．７ＭHZの三つの周波数が
必要な場合は、これら三つの周波数の最小公倍数の周波
数を発振する一つの発振器と、分周比を外部より設定可
能な一つの分周器とを用いれば良いが、この場合、発振
器の発振周波数が極めて高くなる。すなわち、より多数
の発振周波数が必要な場合は、発振周波数信号そのもの
が得られ難いという問題がある。
【０００６】本発明は、このような従来の技術における
問題を解決するものであり、比較的低い単一周波数を発
振する一つの発振器が利用でき、構成が簡素化され、か
つ、整数以外の分周比の出力分周信号を容易に得ること
ができる分周回路を提供することを目的とする。
問題を解決するものであり、比較的低い単一周波数を発
振する一つの発振器が利用でき、構成が簡素化され、か
つ、整数以外の分周比の出力分周信号を容易に得ること
ができる分周回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の分周回路は、単一周波数の発振信号を出力
する一つの発振手段と、単一周波数の発振信号を分周比
Ｋ又はＫ＋１で分周して分周出力信号を送出する分周手
段と、分周出力信号を計数して分周手段の２つの分周比
Ｋ、Ｋ＋１を切り替える閉ループ制御を行うとともに、
分周比Ｌの分周・切り替え制御手段とで構成され、分周
手段と分周・切り替え制御手段との閉ループ制御により
１／｛（Ｋ＋１）−１／Ｌ｝の分周を行う構成としてあ
る。
に、本発明の分周回路は、単一周波数の発振信号を出力
する一つの発振手段と、単一周波数の発振信号を分周比
Ｋ又はＫ＋１で分周して分周出力信号を送出する分周手
段と、分周出力信号を計数して分周手段の２つの分周比
Ｋ、Ｋ＋１を切り替える閉ループ制御を行うとともに、
分周比Ｌの分周・切り替え制御手段とで構成され、分周
手段と分周・切り替え制御手段との閉ループ制御により
１／｛（Ｋ＋１）−１／Ｌ｝の分周を行う構成としてあ
る。
【０００８】
【作用】このような構成からなる本発明の分周回路で
は、分周手段と分周・切り替え制御手段との閉ループに
より１／｛（Ｋ＋１）−１／Ｌ｝の分周を行うようにし
ているので、比較的低い単一周波数を発振する一つの発
振器を利用でき、構成が簡素化され、かつ、整数以外の
分周比の出力分周信号を容易に得ることができる。
は、分周手段と分周・切り替え制御手段との閉ループに
より１／｛（Ｋ＋１）−１／Ｌ｝の分周を行うようにし
ているので、比較的低い単一周波数を発振する一つの発
振器を利用でき、構成が簡素化され、かつ、整数以外の
分周比の出力分周信号を容易に得ることができる。
【０００９】
【実施例】以下、本発明の分周回路の実施例を図面にも
とづいて説明する。図１は実施例の構成を示している。
図１において、この例は、単一周波数Ｎの発振信号Ｓｓ
を出力する発振器１０と、分周比Ｋ又はＫ＋１に切り替
えができるとともに、出力分周信号Ｓｏを出力する分周
器１２（請求項における分周手段に対応する）と、この
分周器１２の分周比を制御し、かつ、分周比Ｌの分周器
１４（請求項における分周・切り替え制御手段に対応す
る）とで構成されている。
とづいて説明する。図１は実施例の構成を示している。
図１において、この例は、単一周波数Ｎの発振信号Ｓｓ
を出力する発振器１０と、分周比Ｋ又はＫ＋１に切り替
えができるとともに、出力分周信号Ｓｏを出力する分周
器１２（請求項における分周手段に対応する）と、この
分周器１２の分周比を制御し、かつ、分周比Ｌの分周器
１４（請求項における分周・切り替え制御手段に対応す
る）とで構成されている。
【００１０】次に、この構成の動作について説明する。
図１において、例えば、発振器１０からの発振信号Ｓｓ
を単一周波数Ｎ＝１０ＭHZ、分周器１２は、分周比Ｋ＝
１０又は１１とする。さらに、分周器１４は、分周比Ｌ
＝３とする。
図１において、例えば、発振器１０からの発振信号Ｓｓ
を単一周波数Ｎ＝１０ＭHZ、分周器１２は、分周比Ｋ＝
１０又は１１とする。さらに、分周器１４は、分周比Ｌ
＝３とする。
【００１１】ここで、分周比１０．６の出力分周信号Ｓ
ｏを得ようとする場合、分周器１２は発振器１０から発
振信号Ｓｓの単一周波数Ｎ＝１０ＭHZがクロック信号と
して入力され、このクロック信号の１０周期の時点、す
なわち、１ＭHZの出力分周信号Ｓｏを送出する。同時に
１ＭHZの出力分周信号Ｓｏが分周器１４に供給され、分
周器１４に対するクロック信号となる。分周器１４は、
１ＭHZの出力分周信号Ｓｏを３分周し、分周器１２から
の出力分周信号Ｓｏのクロック信号の３周期で分周器１
２を制御して、分周器１２を分周比１１に変更し、設定
する。
ｏを得ようとする場合、分周器１２は発振器１０から発
振信号Ｓｓの単一周波数Ｎ＝１０ＭHZがクロック信号と
して入力され、このクロック信号の１０周期の時点、す
なわち、１ＭHZの出力分周信号Ｓｏを送出する。同時に
１ＭHZの出力分周信号Ｓｏが分周器１４に供給され、分
周器１４に対するクロック信号となる。分周器１４は、
１ＭHZの出力分周信号Ｓｏを３分周し、分周器１２から
の出力分周信号Ｓｏのクロック信号の３周期で分周器１
２を制御して、分周器１２を分周比１１に変更し、設定
する。
【００１２】この動作を繰り返すことにより、平均して
１／｛（Ｋ＋１）−１／Ｌ｝の周波数の出力分周信号Ｓ
ｏが得られ、１０．６分周が行われることになる。すな
わち、分周比Ｋ、Ｌを設定することにより、所望の周波
数の出力分周信号Ｓｏを容易に得ることができる。
１／｛（Ｋ＋１）−１／Ｌ｝の周波数の出力分周信号Ｓ
ｏが得られ、１０．６分周が行われることになる。すな
わち、分周比Ｋ、Ｌを設定することにより、所望の周波
数の出力分周信号Ｓｏを容易に得ることができる。
【００１３】
【発明の効果】以上のように、本発明の分周回路は、分
周手段と分周・切り替え制御手段との閉ループにより１
／｛（Ｋ＋１）−１／Ｌ｝の分周を行っているため、比
較的低い単一周波数を発振する一つの発振器を利用で
き、構成が簡素化され、かつ、整数以外の分周比の出力
分周信号が得られるという効果を有する。
周手段と分周・切り替え制御手段との閉ループにより１
／｛（Ｋ＋１）−１／Ｌ｝の分周を行っているため、比
較的低い単一周波数を発振する一つの発振器を利用で
き、構成が簡素化され、かつ、整数以外の分周比の出力
分周信号が得られるという効果を有する。
【図１】本発明の分周回路の実施例における構成を示す
ブロック図。
ブロック図。
【図２】従来の分周回路の構成を示すブロック図。
１０ 発振器 １２，１４ 分周器 Ｓｏ 出力分周信号 Ｓｓ 発振信号
Claims (1)
- 【請求項１】 単一周波数の発振信号を出力する一つの
発振手段と、 前記単一周波数の発振信号を分周比Ｋ又はＫ＋１で分周
した分周出力信号を送出する分周手段と、 前記分周出力信号を計数して前記分周手段の２つの分周
比Ｋ、Ｋ＋１を切り替える閉ループ制御を行うととも
に、分周比Ｌの分周・切り替え制御手段とで構成され、 前記分周手段と分周・切り替え制御手段との閉ループ制
御により１／｛（Ｋ＋１）−１／Ｌ｝の分周を行うこと
を特徴とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7825292A JPH05243976A (ja) | 1992-02-28 | 1992-02-28 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7825292A JPH05243976A (ja) | 1992-02-28 | 1992-02-28 | 分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243976A true JPH05243976A (ja) | 1993-09-21 |
Family
ID=13656811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7825292A Pending JPH05243976A (ja) | 1992-02-28 | 1992-02-28 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243976A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014170362A (ja) * | 2013-03-04 | 2014-09-18 | Ricoh Co Ltd | クロック生成回路及びクロック生成回路におけるクロック生成方法 |
-
1992
- 1992-02-28 JP JP7825292A patent/JPH05243976A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014170362A (ja) * | 2013-03-04 | 2014-09-18 | Ricoh Co Ltd | クロック生成回路及びクロック生成回路におけるクロック生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4264863A (en) | Pulse swallow type programmable frequency dividing circuit | |
| JPH0662062A (ja) | Ｆｓｋ変調器 | |
| JPH0439690B2 (ja) | ||
| US4225830A (en) | Plural phase locked loop frequency synthesizer | |
| JPH05243976A (ja) | 分周回路 | |
| US5506529A (en) | Adjustable frequency synthesizer | |
| JPH0483413A (ja) | 発振回路及び集積回路 | |
| JPH1198007A (ja) | 分周回路 | |
| JPS5550191A (en) | Electronic timepiece | |
| JPH05343990A (ja) | シンセサイザ発振回路 | |
| JP2565248B2 (ja) | 分周回路 | |
| JPH1168555A (ja) | クロック分周切替回路 | |
| JPH0741229Y2 (ja) | Ａｍｉクロック作成回路 | |
| JP2921214B2 (ja) | Ｐｃｍ端局装置の課金信号発生装置 | |
| SU866748A1 (ru) | Делитель частоты следовани импульсов | |
| SU847497A1 (ru) | Управл емый генератор импульсов | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPH07106953A (ja) | 分周器 | |
| JP3049582B2 (ja) | パターン発生回路 | |
| JPH0653952A (ja) | ５７６ｋＨｚクロック生成回路 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH06260932A (ja) | Ｐｌｌ回路 | |
| JPS58145240A (ja) | 発振回路 | |
| JPH11338573A (ja) | クロック生成回路 | |
| JPH0126596B2 (ja) |