JPH05343990A - シンセサイザ発振回路 - Google Patents
シンセサイザ発振回路Info
- Publication number
- JPH05343990A JPH05343990A JP4151048A JP15104892A JPH05343990A JP H05343990 A JPH05343990 A JP H05343990A JP 4151048 A JP4151048 A JP 4151048A JP 15104892 A JP15104892 A JP 15104892A JP H05343990 A JPH05343990 A JP H05343990A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- frequency
- output
- oscillator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ＶＣＯの発振周波数制御範囲を狭くでき、変
調感度が低くてもより安定な周波数信号を得ることので
きるシンセサイザ発振回路を提供する。 【構成】発振器１からの基準周波数信号の出力を１／Ｒ
カウンタ２でＲ分周する。電圧制御発振器６からの周波
数信号を１／Ｍカウンタ３でＭ分周する。１／Ｒカウン
タ２の出力と１／Ｍカウンタ３の出力とを位相比較器４
で位相比較した後、ループフィルタ５で高周波成分を除
去して電圧制御発振器６の制御電圧を生成する。電圧制
御発振器６の出力をさらに１／Ｎカウンタ７でＮ分周し
て任意の周波数信号を得る。このような場合に、コード
変換器８を用いて１／Ｒカウンタ２、１／Ｍカウンタ
３、１／Ｎカウンタ７の各分周比Ｒ，Ｍ，Ｎをコード化
された周波数制御信号に応じて制御するようにした。
調感度が低くてもより安定な周波数信号を得ることので
きるシンセサイザ発振回路を提供する。 【構成】発振器１からの基準周波数信号の出力を１／Ｒ
カウンタ２でＲ分周する。電圧制御発振器６からの周波
数信号を１／Ｍカウンタ３でＭ分周する。１／Ｒカウン
タ２の出力と１／Ｍカウンタ３の出力とを位相比較器４
で位相比較した後、ループフィルタ５で高周波成分を除
去して電圧制御発振器６の制御電圧を生成する。電圧制
御発振器６の出力をさらに１／Ｎカウンタ７でＮ分周し
て任意の周波数信号を得る。このような場合に、コード
変換器８を用いて１／Ｒカウンタ２、１／Ｍカウンタ
３、１／Ｎカウンタ７の各分周比Ｒ，Ｍ，Ｎをコード化
された周波数制御信号に応じて制御するようにした。
Description
【０００１】
【産業上の利用分野】この発明はシンセサイザ発振回路
に関し、特に通信速度を変更するデジタル通信機器のク
ロック発生回路に関する。
に関し、特に通信速度を変更するデジタル通信機器のク
ロック発生回路に関する。
【０００２】
【従来の技術】従来のクロック発生回路に用いられるシ
ンセサイザ発振回路は、図２に示すように、発振器１に
よって高安定な周波数信号を発生し、その出力を１／Ｒ
（Ｒは自然数）カウンタ２によって最終的に必要な出力
周波数ｆOUT のステップ値ｆSまで分周する。一方、１
／Ｍ（Ｍは自然数）カウンタ３によって出力ｆOUT をｆ
S まで分周する。
ンセサイザ発振回路は、図２に示すように、発振器１に
よって高安定な周波数信号を発生し、その出力を１／Ｒ
（Ｒは自然数）カウンタ２によって最終的に必要な出力
周波数ｆOUT のステップ値ｆSまで分周する。一方、１
／Ｍ（Ｍは自然数）カウンタ３によって出力ｆOUT をｆ
S まで分周する。
【０００３】１／Ｒカウンタ２及び１／Ｍカウンタ３の
出力は共に位相比較器４に供給され、位相比較される。
この位相比較結果はループフィルタ５に供給され、高周
波成分が除去されて直流電圧ｆ(S) となる。この電圧信
号ｆ(S) は電圧制御発振器（ＶＣＯ）６の制御電圧とな
る。
出力は共に位相比較器４に供給され、位相比較される。
この位相比較結果はループフィルタ５に供給され、高周
波成分が除去されて直流電圧ｆ(S) となる。この電圧信
号ｆ(S) は電圧制御発振器（ＶＣＯ）６の制御電圧とな
る。
【０００４】ＶＣＯ６は制御電圧に応じた周波数信号を
発生する。この周波数信号は１／Ｎ（Ｎは自然数）カウ
ンタ７によって必要とする周波数ｆOUT まで分周され、
出力信号となる。
発生する。この周波数信号は１／Ｎ（Ｎは自然数）カウ
ンタ７によって必要とする周波数ｆOUT まで分周され、
出力信号となる。
【０００５】すなわち、上記発振器１の出力は必要な出
力周波数のステップ周波数になるよう、カウンタ２によ
って次式のように分周される。
力周波数のステップ周波数になるよう、カウンタ２によ
って次式のように分周される。
【０００６】
【数１】
【０００７】このときの出力周波数ｆOUT は、
【０００８】
【数２】
【０００９】となる。上式から明らかなように、Ｍを周
波数制御信号によって変化させることで周波数を決定す
ることができる。尚、１／Ｎカウンタ７はＶＣＯ６の発
振周波数を使用する帯域まで分周するのに使用してい
る。
波数制御信号によって変化させることで周波数を決定す
ることができる。尚、１／Ｎカウンタ７はＶＣＯ６の発
振周波数を使用する帯域まで分周するのに使用してい
る。
【００１０】しかしながら、上記構成による従来のシン
セサイザ発振回路では、出力周波数を広範囲に制御する
には、ＶＣＯの発振周波数の範囲を広くとる必要があ
り、変調感度を高める必要もある。そのために、ＶＣＯ
のフェーズノイズ等の特性を犠牲にする必要があった。
セサイザ発振回路では、出力周波数を広範囲に制御する
には、ＶＣＯの発振周波数の範囲を広くとる必要があ
り、変調感度を高める必要もある。そのために、ＶＣＯ
のフェーズノイズ等の特性を犠牲にする必要があった。
【００１１】
【発明が解決しようとする課題】以上述べたように、従
来のシンセサイザ発振回路では、出力周波数を広範囲に
制御するには、ＶＣＯの発振周波数の可変制御範囲を広
くとらなければならず、ＶＣＯの変調感度を高めるため
に、ＶＣＯのフェーズノイズ等の特性を犠牲にしなけれ
ばならなかった。
来のシンセサイザ発振回路では、出力周波数を広範囲に
制御するには、ＶＣＯの発振周波数の可変制御範囲を広
くとらなければならず、ＶＣＯの変調感度を高めるため
に、ＶＣＯのフェーズノイズ等の特性を犠牲にしなけれ
ばならなかった。
【００１２】この発明は上記の課題を解決するためにな
されたもので、ＶＣＯの発振周波数制御を狭くすること
ができ、変調感度が低くてもより安定な周波数信号を得
ることのできるシンセサイザ発振回路を提供することを
目的とする。
されたもので、ＶＣＯの発振周波数制御を狭くすること
ができ、変調感度が低くてもより安定な周波数信号を得
ることのできるシンセサイザ発振回路を提供することを
目的とする。
【００１３】
【課題を解決するための手段】この発明は、発振器から
の基準周波数信号の出力を１／ＲカウンタでＲ分周し、
電圧制御発振器からの周波数信号を１／ＭカウンタでＭ
分周し、各Ｒカウンタの出力を位相比較器で位相比較し
た後、ループフィルタで高周波成分を除去して電圧制御
発振器の制御電圧を生成し、電圧制御発振器の出力をさ
らに１／ＮカウンタでＮ分周して任意の周波数信号を得
る場合に、コード変換器を用いて１／Ｒカウンタ、１／
Ｍカウンタ、１／Ｎカウンタの各分周比Ｒ，Ｍ，Ｎをコ
ード化された周波数制御信号に応じて制御して、ＶＣＯ
の発振周波数制御範囲を狭くし、変調感度が低くてもよ
り安定な周波数信号を得られるようにしている。
の基準周波数信号の出力を１／ＲカウンタでＲ分周し、
電圧制御発振器からの周波数信号を１／ＭカウンタでＭ
分周し、各Ｒカウンタの出力を位相比較器で位相比較し
た後、ループフィルタで高周波成分を除去して電圧制御
発振器の制御電圧を生成し、電圧制御発振器の出力をさ
らに１／ＮカウンタでＮ分周して任意の周波数信号を得
る場合に、コード変換器を用いて１／Ｒカウンタ、１／
Ｍカウンタ、１／Ｎカウンタの各分周比Ｒ，Ｍ，Ｎをコ
ード化された周波数制御信号に応じて制御して、ＶＣＯ
の発振周波数制御範囲を狭くし、変調感度が低くてもよ
り安定な周波数信号を得られるようにしている。
【００１４】
【実施例】以下、図１を参照してこの発明の一実施例を
詳細に説明する。但し、図１において、図２と同一部分
には同一符号を付して示し、ここでは異なる部分を中心
に説明する。
詳細に説明する。但し、図１において、図２と同一部分
には同一符号を付して示し、ここでは異なる部分を中心
に説明する。
【００１５】図１はその構成を示すもので、１／Ｒカウ
ンタ２、１／Ｍカウンタ３及び１／Ｎカウンタ７はそれ
ぞれ分周比Ｒ，Ｍ，Ｎを外部から任意に設定可能となさ
れており、その分周比Ｒ，Ｍ，Ｎはコード変換器８から
与えられる。このコード変換器８はコード化された周波
数制御信号が与えられると、そのコードに対応する分周
比Ｒ，Ｍ，Ｎを発生するコード変換テーブルを備える。
ンタ２、１／Ｍカウンタ３及び１／Ｎカウンタ７はそれ
ぞれ分周比Ｒ，Ｍ，Ｎを外部から任意に設定可能となさ
れており、その分周比Ｒ，Ｍ，Ｎはコード変換器８から
与えられる。このコード変換器８はコード化された周波
数制御信号が与えられると、そのコードに対応する分周
比Ｒ，Ｍ，Ｎを発生するコード変換テーブルを備える。
【００１６】すなわち、出力信号は１／Ｎカウンタ７に
よりＮ分周した値となるが、このときの出力周波数は、
よりＮ分周した値となるが、このときの出力周波数は、
【００１７】
【数３】
【００１８】で表される。従来では、そのＭ，Ｎを変換
させることによって出力周波数を可変するようにしてい
たが、この発明ではさらにＲをも可変できるようにして
いる。すなわち、上式のｆCOMPは次式で示されるから、
このｆCOMPを可変することにより、出力周波数の取り得
る値により自由度が増すようにしている。
させることによって出力周波数を可変するようにしてい
たが、この発明ではさらにＲをも可変できるようにして
いる。すなわち、上式のｆCOMPは次式で示されるから、
このｆCOMPを可変することにより、出力周波数の取り得
る値により自由度が増すようにしている。
【００１９】
【数４】
【００２０】第１の例として、出力信号として２０ＭＨ
ｚ〜４０ＭＨｚの周波数信号を得たい場合、ＶＣＯ６の
中心周波数を１００ＭＨｚとし、ループ位相比較周波数
を２０ｋＨｚとすると、Ｎ＝４の場合、
ｚ〜４０ＭＨｚの周波数信号を得たい場合、ＶＣＯ６の
中心周波数を１００ＭＨｚとし、ループ位相比較周波数
を２０ｋＨｚとすると、Ｎ＝４の場合、
【００２１】
【数５】
【００２２】となる。このとき、ＶＣＯ６は８０ＭＨｚ
〜１６０ＭＨｚの可変範囲が必要で、出力周波数の可変
は次式より５ｋＨｚ単位で行われる。
〜１６０ＭＨｚの可変範囲が必要で、出力周波数の可変
は次式より５ｋＨｚ単位で行われる。
【００２３】
【数６】
【００２４】次に、第２の例として、１／Ｒカウンタ２
及び１／Ｎカウンタ７の分周比Ｒ，Ｎを変化させ、比較
周波数ｆCOMPを変化された場合、例えば発振器１の出力
周波数を１０ＭＨｚとし、分周比Ｒを５００とすると、
比較周波数ｆCOMPは２０ｋＨｚとなり、第１の例と同様
の結果を得ることになる。ところが、Ｎ＝５、Ｒ＝４０
０に変化させると、比較周波数ｆCOMPは２５ｋＨｚとな
り、
及び１／Ｎカウンタ７の分周比Ｒ，Ｎを変化させ、比較
周波数ｆCOMPを変化された場合、例えば発振器１の出力
周波数を１０ＭＨｚとし、分周比Ｒを５００とすると、
比較周波数ｆCOMPは２０ｋＨｚとなり、第１の例と同様
の結果を得ることになる。ところが、Ｎ＝５、Ｒ＝４０
０に変化させると、比較周波数ｆCOMPは２５ｋＨｚとな
り、
【００２５】
【数７】
【００２６】となるから、この場合も出力周波数を５ｋ
Ｈｚで可変できる。
Ｈｚで可変できる。
【００２７】そこで、出力周波数ｆOUT が２０ＭＨｚ〜
３０ＭＨｚのときはＮ＝５、３０ＭＨｚ〜４０ＭＨｚの
ときはＮ＝５とすれば、ＶＣＯ６の必要な可変周波数は
１００ＭＨｚ〜１６０ＭＨｚとなり、第１の例の場合に
比べて可変範囲をせまくとるこができる。
３０ＭＨｚのときはＮ＝５、３０ＭＨｚ〜４０ＭＨｚの
ときはＮ＝５とすれば、ＶＣＯ６の必要な可変周波数は
１００ＭＨｚ〜１６０ＭＨｚとなり、第１の例の場合に
比べて可変範囲をせまくとるこができる。
【００２８】ここで、上記実施例では、出力周波数に応
じた各カウンタ２，３，７の分周比Ｒ，Ｍ，Ｎをテーブ
ル化し、コード変換器８に格納するようにしている。こ
の構成によれば、コード化された周波数制御信号をコー
ド変換器８に与えれば、ただちに最適な分周比Ｒ，Ｍ，
Ｎが設定されるため、リアルタイム処理が可能となる。
じた各カウンタ２，３，７の分周比Ｒ，Ｍ，Ｎをテーブ
ル化し、コード変換器８に格納するようにしている。こ
の構成によれば、コード化された周波数制御信号をコー
ド変換器８に与えれば、ただちに最適な分周比Ｒ，Ｍ，
Ｎが設定されるため、リアルタイム処理が可能となる。
【００２９】ところで、上記の第２の例において、出力
周波数は５ｋＨｚ単位での周波数ステップでしか変化さ
せることができない。そこでこの発明では、発振器１に
ついて、アナログ制御信号に応じて発振周波数を微調整
することができるようにし、さらにコード化された周波
数制御信号に応じたデジタル調整信号を発生する調整コ
ード変換器１０と、この調整コード変換器の出力をアナ
ログ制御信号に変換するデジタル／アナログ変換器９と
を備えるようにしている。
周波数は５ｋＨｚ単位での周波数ステップでしか変化さ
せることができない。そこでこの発明では、発振器１に
ついて、アナログ制御信号に応じて発振周波数を微調整
することができるようにし、さらにコード化された周波
数制御信号に応じたデジタル調整信号を発生する調整コ
ード変換器１０と、この調整コード変換器の出力をアナ
ログ制御信号に変換するデジタル／アナログ変換器９と
を備えるようにしている。
【００３０】上記構成によれば、発振器１の発振周波数
を外部から微調整することができるので、第２の例で分
周比Ｒ，Ｍ，Ｎの変更だけでは２０，００４ＭＨｚとい
う出力を得ることができないが、発振器１の発振周波数
を９，９９９５ＭＨｚに微調整することにより、その周
波数の出力信号を得ることができる。
を外部から微調整することができるので、第２の例で分
周比Ｒ，Ｍ，Ｎの変更だけでは２０，００４ＭＨｚとい
う出力を得ることができないが、発振器１の発振周波数
を９，９９９５ＭＨｚに微調整することにより、その周
波数の出力信号を得ることができる。
【００３１】したがって、上記構成によるシンセサイザ
発振回路は、１／Ｒカウンタ，１／Ｎカウンタの分周比
を可変する機能を備えているので、ＶＣＯの発振周波数
制御範囲を狭くすることができ、変調感度が低くてもよ
り安定な周波数信号を得ることができる。さらに、基準
発振器を微調整する機能を備えれば、出力周波数を連続
的に可変することもできる。
発振回路は、１／Ｒカウンタ，１／Ｎカウンタの分周比
を可変する機能を備えているので、ＶＣＯの発振周波数
制御範囲を狭くすることができ、変調感度が低くてもよ
り安定な周波数信号を得ることができる。さらに、基準
発振器を微調整する機能を備えれば、出力周波数を連続
的に可変することもできる。
【００３２】尚、この発明は上記実施例に限定されるも
のではなく、その他この発明の要旨を逸脱しない範囲で
種々変更しても実施可能であることはいうまでもない。
のではなく、その他この発明の要旨を逸脱しない範囲で
種々変更しても実施可能であることはいうまでもない。
【００３３】
【発明の効果】以上述べたようにこの発明によれば、Ｖ
ＣＯの発振周波数制御範囲を狭くすることができ、変調
感度が低くてもより安定な周波数信号を得ることのでき
るシンセサイザ発振回路を提供することができる。
ＣＯの発振周波数制御範囲を狭くすることができ、変調
感度が低くてもより安定な周波数信号を得ることのでき
るシンセサイザ発振回路を提供することができる。
【図面の簡単な説明】
【図１】この発明の一実施例によるシンセサイザ発振回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】従来のシンセサイザ発振回路の構成を示すブロ
ック図である。
ック図である。
１ 発振器 ２ １／Ｒカウンタ ３ １／Ｍカウンタ ４ 位相比較器 ５ ループフィルタ ６ ＶＣＯ（電圧制御発振器） ７ １／Ｎカウンタ ８ コード変換器 ９ Ｄ／Ａ変換器 １０ 調整コード変換器
Claims (2)
- 【請求項１】 基準となる周波数信号を発生する発振器
と、この発振器の出力をＲ（Ｒは自然数）分周する１／
Ｒカウンタと、制御電圧に応じた周波数信号を発生する
電圧制御発振器と、この電圧制御発生器の出力をＭ（Ｍ
は自然数）分周する１／Ｍカウンタと、前記１／Ｒカウ
ンタの出力と１／Ｍカウンタの出力とを位相比較する位
相比較器と、この位相比較器の出力から高周波成分を除
去して前記電圧制御発振器の制御電圧を生成するループ
フィルタと、前記電圧制御発振器の出力をＮ（Ｎは自然
数）分周する１／Ｎカウンタとを有するシンセサイザ発
振回路において、前記１／Ｒカウンタ、１／Ｍカウン
タ、１／Ｎカウンタの各分周比Ｒ，Ｍ，Ｎをコード化さ
れた周波数制御信号に応じて制御するコード変換器を具
備することを特徴とするシンセサイザ発振回路。 - 【請求項２】 前記発振器はその発振周波数がアナログ
制御信号に応じて微調整され、さらに前記コード化され
た周波数制御信号に応じたデジタル調整信号を発生する
調整コード変換器と、この調整コード変換器の出力をア
ナログ制御信号に変換するデジタル／アナログ変換器と
を備えることを特徴とする請求項１記載のシンセサイザ
発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4151048A JPH05343990A (ja) | 1992-06-11 | 1992-06-11 | シンセサイザ発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4151048A JPH05343990A (ja) | 1992-06-11 | 1992-06-11 | シンセサイザ発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343990A true JPH05343990A (ja) | 1993-12-24 |
Family
ID=15510164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4151048A Withdrawn JPH05343990A (ja) | 1992-06-11 | 1992-06-11 | シンセサイザ発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343990A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007083635A1 (ja) * | 2006-01-19 | 2007-07-26 | Matsushita Electric Industrial Co., Ltd. | Ｐｌｌ変調回路、無線送信装置及び無線通信装置 |
| JP2009153009A (ja) * | 2007-12-21 | 2009-07-09 | Fujitsu Ltd | クロック発生回路 |
-
1992
- 1992-06-11 JP JP4151048A patent/JPH05343990A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007083635A1 (ja) * | 2006-01-19 | 2007-07-26 | Matsushita Electric Industrial Co., Ltd. | Ｐｌｌ変調回路、無線送信装置及び無線通信装置 |
| US7979038B2 (en) | 2006-01-19 | 2011-07-12 | Panasonic Corporation | PLL modulation circuit, radio transmission device, and radio communication device |
| JP2009153009A (ja) * | 2007-12-21 | 2009-07-09 | Fujitsu Ltd | クロック発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517534A (en) | Phase locked loop with reduced phase noise | |
| JPH04351008A (ja) | ディジタルｖｃｏ | |
| JPH10303747A (ja) | 複数周波数帯域ｐｌｌ周波数シンセサイザ | |
| US4271531A (en) | Frequency synthesizer | |
| JPS63219225A (ja) | クロック信号発生器 | |
| JPH0897711A (ja) | Ｐｌｌ回路 | |
| US4626787A (en) | Application of the phaselock loop to frequency synthesis | |
| JP2807703B2 (ja) | 信号発生装置 | |
| JP3344790B2 (ja) | 周波数シンセサイザ | |
| JPH08288844A (ja) | 周波数シンセサイザ | |
| JPH05343990A (ja) | シンセサイザ発振回路 | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| JPH05122068A (ja) | 周波数シンセサイザ | |
| JP2853595B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0832350A (ja) | 周波数シンセサイザ | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3248453B2 (ja) | 発振装置 | |
| JP3013859B2 (ja) | 周波数シンセサイザ | |
| JPH0783263B2 (ja) | デジタル形信号発生装置 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH06260932A (ja) | Ｐｌｌ回路 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |