JP2009153009A - クロック発生回路 - Google Patents
クロック発生回路 Download PDFInfo
- Publication number
- JP2009153009A JP2009153009A JP2007330462A JP2007330462A JP2009153009A JP 2009153009 A JP2009153009 A JP 2009153009A JP 2007330462 A JP2007330462 A JP 2007330462A JP 2007330462 A JP2007330462 A JP 2007330462A JP 2009153009 A JP2009153009 A JP 2009153009A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- signal
- dds
- direct digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】ディジタル位相比較器1、ディジタルループフィルタ2、DDS3、バンドパスフィルタ4、増幅器5、OCXO6および第1分周器7は、ディジタルPLLを構成する。OCXO6から与えられるDDS3の動作周波数をfSとし、DDS3の出力設定周波数をfOとし、nを自然数とすると、DDS3からは、ディジタル/アナログ変換のイメージ成分として、[n×fS±fO]の周波数の信号が出力される。バンドパスフィルタ4は、このイメージ成分の周波数を通過帯域とする特性を有する。
【選択図】図1
Description
n×fS±fO ・・・(1)
fO=(Δφ/2K)×fS ・・・(2)
n×fS±mfO ・・・(3)
fCLK=(n×fS±fO)/M=fBPF/M ・・・(4)
fCLK=(n×fS±fO)/M=fBPF/M
fCLK=n×fS±fO=fBPF
2 ディジタルループフィルタ
3 DDS
4 バンドパスフィルタ
6 OCXO
7 第1分周器
8 第2分周器
Claims (2)
- 出力周波数設定データおよび動作周波数に応じた周波数の信号を生成する直接ディジタルシンセサイザと、
前記直接ディジタルシンセサイザの出力信号のうち、前記直接ディジタルシンセサイザの出力設定周波数以外の成分の信号を抽出するバンドパスフィルタと、
前記バンドパスフィルタの出力信号を分周する第1分周器と、
前記第1分周器の出力信号の位相と基準信号の位相の差に基づく値を出力するディジタル位相比較器と、
前記ディジタル位相比較器の出力値に基づいて前記直接ディジタルシンセサイザに前記出力周波数設定データを与えるディジタルループフィルタと、
前記直接ディジタルシンセサイザに前記動作周波数として前記直接ディジタルシンセサイザの前記出力設定周波数よりも高い周波数の信号を与える発振器と、
前記バンドパスフィルタの出力信号を分周する第2分周器と、
を備え、
前記第2分周器の出力信号をクロック信号として出力することを特徴とするクロック発生回路。 - 出力周波数設定データおよび動作周波数に応じた周波数の信号を生成する直接ディジタルシンセサイザと、
前記直接ディジタルシンセサイザの出力信号のうち、前記直接ディジタルシンセサイザの出力設定周波数以外の成分の信号を抽出するバンドパスフィルタと、
前記バンドパスフィルタの出力信号を分周する分周器と、
前記分周器の出力信号の位相と基準信号の位相の差に基づく値を出力するディジタル位相比較器と、
前記ディジタル位相比較器の出力値に基づいて前記直接ディジタルシンセサイザに前記出力周波数設定データを与えるディジタルループフィルタと、
前記直接ディジタルシンセサイザに前記動作周波数として前記直接ディジタルシンセサイザの前記出力設定周波数よりも高い周波数の信号を与える発振器と、
を備え、
前記バンドパスフィルタの出力信号をクロック信号として出力することを特徴とするクロック発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330462A JP2009153009A (ja) | 2007-12-21 | 2007-12-21 | クロック発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330462A JP2009153009A (ja) | 2007-12-21 | 2007-12-21 | クロック発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009153009A true JP2009153009A (ja) | 2009-07-09 |
Family
ID=40921578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007330462A Pending JP2009153009A (ja) | 2007-12-21 | 2007-12-21 | クロック発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009153009A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011172071A (ja) * | 2010-02-19 | 2011-09-01 | Nippon Dempa Kogyo Co Ltd | Pll回路 |
CN103023507A (zh) * | 2012-12-06 | 2013-04-03 | 北京航天测控技术有限公司 | Dac的采样时钟生成方法及装置 |
US8536911B1 (en) | 2012-03-19 | 2013-09-17 | Fujitsu Limited | PLL circuit, method of controlling PLL circuit, and digital circuit |
CN104579455A (zh) * | 2015-02-04 | 2015-04-29 | 上海航天测控通信研究所 | 一种星载数传发射机的多数据通道自主选择处理装置 |
JP2018518906A (ja) * | 2015-06-17 | 2018-07-12 | レイセオン カンパニー | スプリアス最適化のための動的にクロックされるdds |
CN112087230A (zh) * | 2020-09-17 | 2020-12-15 | 中国科学院空天信息创新研究院 | 宽带线性调频信号发生装置及方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01151824A (ja) * | 1987-12-09 | 1989-06-14 | Aikomu Kk | 周波数シンセサイザー |
JPH0548453A (ja) * | 1991-08-16 | 1993-02-26 | Mitsubishi Electric Corp | 周波数シンセサイザ |
JPH05343990A (ja) * | 1992-06-11 | 1993-12-24 | Nec Eng Ltd | シンセサイザ発振回路 |
JPH07202692A (ja) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | 周波数シンセサイザ |
JPH1155118A (ja) * | 1997-08-06 | 1999-02-26 | Seiko Epson Corp | プログラマブル発振器の制御データ書き込み装置および書き込み方法 |
JP2002190794A (ja) * | 2000-10-02 | 2002-07-05 | Nec Corp | 第1クロック信号から第2クロック信号を導出する回路および方法 |
JP2007214790A (ja) * | 2006-02-08 | 2007-08-23 | Fujitsu Ltd | ホールドオーバ機能付きdpll回路 |
-
2007
- 2007-12-21 JP JP2007330462A patent/JP2009153009A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01151824A (ja) * | 1987-12-09 | 1989-06-14 | Aikomu Kk | 周波数シンセサイザー |
JPH0548453A (ja) * | 1991-08-16 | 1993-02-26 | Mitsubishi Electric Corp | 周波数シンセサイザ |
JPH05343990A (ja) * | 1992-06-11 | 1993-12-24 | Nec Eng Ltd | シンセサイザ発振回路 |
JPH07202692A (ja) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | 周波数シンセサイザ |
JPH1155118A (ja) * | 1997-08-06 | 1999-02-26 | Seiko Epson Corp | プログラマブル発振器の制御データ書き込み装置および書き込み方法 |
JP2002190794A (ja) * | 2000-10-02 | 2002-07-05 | Nec Corp | 第1クロック信号から第2クロック信号を導出する回路および方法 |
JP2007214790A (ja) * | 2006-02-08 | 2007-08-23 | Fujitsu Ltd | ホールドオーバ機能付きdpll回路 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011172071A (ja) * | 2010-02-19 | 2011-09-01 | Nippon Dempa Kogyo Co Ltd | Pll回路 |
US8125255B2 (en) | 2010-02-19 | 2012-02-28 | Nihon Dempa Kogyo Co., Ltd | PLL circuit |
US8536911B1 (en) | 2012-03-19 | 2013-09-17 | Fujitsu Limited | PLL circuit, method of controlling PLL circuit, and digital circuit |
CN103023507A (zh) * | 2012-12-06 | 2013-04-03 | 北京航天测控技术有限公司 | Dac的采样时钟生成方法及装置 |
CN103023507B (zh) * | 2012-12-06 | 2016-04-13 | 北京航天测控技术有限公司 | Dac的采样时钟生成方法及装置 |
CN104579455A (zh) * | 2015-02-04 | 2015-04-29 | 上海航天测控通信研究所 | 一种星载数传发射机的多数据通道自主选择处理装置 |
CN104579455B (zh) * | 2015-02-04 | 2018-08-14 | 上海航天测控通信研究所 | 一种星载数传发射机的多数据通道自主选择处理装置 |
JP2018518906A (ja) * | 2015-06-17 | 2018-07-12 | レイセオン カンパニー | スプリアス最適化のための動的にクロックされるdds |
CN112087230A (zh) * | 2020-09-17 | 2020-12-15 | 中国科学院空天信息创新研究院 | 宽带线性调频信号发生装置及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hsu et al. | A Low-Noise Wide-BW 3.6-GHz Digital $\Delta\Sigma $ Fractional-N Frequency Synthesizer With a Noise-Shaping Time-to-Digital Converter and Quantization Noise Cancellation | |
US9331878B2 (en) | Frequency shift keying transmitter | |
JP5762980B2 (ja) | 複数の同調ループを有する周波数シンセサイザ | |
JP5165585B2 (ja) | 高速スイッチングのための周波数合成の新規方法 | |
JP5284131B2 (ja) | 位相同期回路及びこれを用いた受信機 | |
Lee et al. | The design and analysis of a DLL-based frequency synthesizer for UWB application | |
JP2009153009A (ja) | クロック発生回路 | |
US8847653B2 (en) | Dither control circuit and devices having the same | |
CN102820887A (zh) | 数模混合锁相环 | |
JP4213172B2 (ja) | Pll発振回路 | |
TW201032480A (en) | Digitally controlled oscillator with improved digital frequency calibration | |
US11804847B2 (en) | Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock | |
JP5007891B2 (ja) | 直角位相サンプリング用クロック信号発生方法及び装置 | |
JP4155406B2 (ja) | デルタシグマ変調型分数分周pll周波数シンセサイザ、及び、無線通信装置 | |
JP2009188850A (ja) | ローカル信号生成回路 | |
US5673007A (en) | Frequency synthesizer having PLL receiving filtered output of DDS | |
WO2012173573A1 (en) | Frequency shift keying transmitter | |
JP5719541B2 (ja) | 電波時計用受信回路 | |
JP2024506035A (ja) | 周波数逓倍器を使用したデジタル信号のチャープ発生のためのシステムおよび方法 | |
JP2011172071A (ja) | Pll回路 | |
JP5523135B2 (ja) | 基準周波数信号源 | |
JP2015198282A (ja) | 音響用fm送信機 | |
WANG et al. | Low spurious noise frequency synthesis based on a DDS-driven wideband PLL architecture | |
CN108092663B (zh) | 频率发生装置和频率发生方法 | |
CN110011673A (zh) | 基于数字偏移频率产生器的射频发射器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120522 |