JP2007214790A - ホールドオーバ機能付きdpll回路 - Google Patents
ホールドオーバ機能付きdpll回路 Download PDFInfo
- Publication number
- JP2007214790A JP2007214790A JP2006031340A JP2006031340A JP2007214790A JP 2007214790 A JP2007214790 A JP 2007214790A JP 2006031340 A JP2006031340 A JP 2006031340A JP 2006031340 A JP2006031340 A JP 2006031340A JP 2007214790 A JP2007214790 A JP 2007214790A
- Authority
- JP
- Japan
- Prior art keywords
- holdover
- dds
- circuit
- value
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims abstract description 21
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 7
- 101000635938 Homo sapiens Transforming growth factor beta-1 proprotein Proteins 0.000 description 3
- 102100030742 Transforming growth factor beta-1 proprotein Human genes 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/023—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using voltage variable capacitance diodes
- H03L1/025—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using voltage variable capacitance diodes and a memory for digitally storing correction values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】ホールドオーバ機能付きDPLL回路は、DDSを使用したDPLL回路のホールドオーバモードにおいて、ホールドオーバ検出時における固定のDDS制御値にスレーブ発振器の温度特性から算出した補正値を加算することで、前記DDS制御値を前記温度特性に応じて可変する。
【選択図】図4
Description
DDS3は、固定発振器のクロックを源振として、出力する発振波形をチューニングワード(TW)と呼ばれるデジタルデータによって合成して作り出す回路であり、TWにより出力周波数を制御できる。TWは、VCOでいうと制御電圧に相当する。図3には、DDS3の動作の詳細を示している。
(1)DPD1で基準クロックとフィードバッククロックの位相を比較する。
(2)DPD1から出力された誤差信号(値)ΔφをDLF2で平均化し、補正値としてDDS3のTWに加える。
(3)補正値によって基準クロック周波数(REF CLK)に近づくようにDDS出力周波数Fout が制御される。
(1)〜(3)の動作が繰り返されて、最終的にはDDS3の出力周波数(偏差)は、基準クロックの周波数(偏差)に一致する(ロックする)。
Fout=Fosc×TW/2NA ---(式1)
ここで、Fout:出力周波数
Fosc:スレーブ発振器周波数
TW:チューニングワード
NA:DDS位相アキュームレータのビット長
である。いま、Fosc とNAは固定値であるから、Fout はTWで制御されることが分かる。
図4において、ホールドオーバ回路10は、DLF2とDDS3との間に設けられ、DDS3の設定値を加算器14及びセレクタ15を介してDDS3に入力する。ホールドオーバ回路10は、種々の障害要因によりホールドオーバ処理が必要になったことを知らせるホールドオーバ情報を受けて、障害発生直前の設定値(TW等)をDDS3に固定値として与えることでDDS3をその時点での周波数偏差で自走させ、その後はスレーブ発振器5の精度で動作状態を維持する。
図5において、サーミスタ等の温度センサ22により周囲温度をモニタし、A/D変換器23でデジタルデータに変換する。この値と予め保持しているスレーブ発振器5の温度特性21を元に補正値変換部24で温度補正値を算出し、ホールドオーバ時の制御値(固定値)に加算14してやる。この温度補正後の制御値を使ってDDS3を制御する。
本例の構成は、図5の構成とほぼ同じであるが、補正値をメモリに蓄えたルックアップテーブル31により変換している点が異なる。発振器の温度特性が2次や3次の曲線を描く場合に算出を簡易化する点で有効である。
図7に示すように簡易な直線や指数関数等で近似できる場合41には、メモリ量の削減等により図5の構成が有利となる。一方、温度特性が2次や3次の曲線を描く場合42には演算精度や高速化の点で図6の構成が有利となる。補正値変換部24は、これらのいずれの場合にも周波数が温度変動しない図中に示すような補正値に変換する。
2 デジタルループフィルタ
3 ダイレクトデジタルシンセサイザ
6 アナログPLL
10 ホールドオーバ回路
14 加算器
15 セレクタ
Claims (3)
- DDSを使用したDPLL回路のホールドオーバモードにおいて、ホールドオーバ検出時における固定のDDS制御値にスレーブ発振器の温度特性から算出した補正値を加算することで、前記DDS制御値を前記温度特性に応じて可変にしたことを特徴とするホールドオーバ機能付きDPLL回路。
- 周囲温度を検出する温度センサと、
スレーブ発振器の温度−周波数変動特性を保持する特性保持部と、
前記温度センサからの検出信号と前記特性保持部の保持情報に基づいて、DDS制御補正値を与える補正値変換部と、
障害発生直前のDDS制御値を固定値として与えるホールドオーバ回路と、
前記補正値変換部からのDDS制御補正値と前記ホールドオーバ回路のDDS制御値を加算して出力する加算器と、
前記加算器又はDLF出力のいずれか一方を選択して出力するセレクタと、
を有し、
ホールドオーバモードにおいて、前記セレクタが前記加算器の出力を選択してDDSを制御することを特徴とするホールドオーバ機能付きDPLL回路。 - 前記特性保持部は、前記保持情報をテーブル情報として保持することを特徴とする請求項2記載のホールドオーバ機能付きDPLL回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006031340A JP4459911B2 (ja) | 2006-02-08 | 2006-02-08 | ホールドオーバ機能付きdpll回路 |
US11/488,047 US7330057B2 (en) | 2006-02-08 | 2006-07-18 | DPLL circuit having holdover function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006031340A JP4459911B2 (ja) | 2006-02-08 | 2006-02-08 | ホールドオーバ機能付きdpll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007214790A true JP2007214790A (ja) | 2007-08-23 |
JP4459911B2 JP4459911B2 (ja) | 2010-04-28 |
Family
ID=38333432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006031340A Expired - Fee Related JP4459911B2 (ja) | 2006-02-08 | 2006-02-08 | ホールドオーバ機能付きdpll回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7330057B2 (ja) |
JP (1) | JP4459911B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009153009A (ja) * | 2007-12-21 | 2009-07-09 | Fujitsu Ltd | クロック発生回路 |
JP2010098415A (ja) * | 2008-10-15 | 2010-04-30 | Mitsubishi Electric Corp | 多分岐通信システム |
WO2011108186A1 (ja) * | 2010-03-04 | 2011-09-09 | パナソニック株式会社 | Pll回路 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4625494B2 (ja) * | 2007-12-25 | 2011-02-02 | 日本電波工業株式会社 | 発振周波数制御回路 |
US7848266B2 (en) | 2008-07-25 | 2010-12-07 | Analog Devices, Inc. | Frequency synthesizers for wireless communication systems |
JP4933635B2 (ja) * | 2010-02-19 | 2012-05-16 | 日本電波工業株式会社 | Pll回路 |
US8446193B2 (en) * | 2011-05-02 | 2013-05-21 | National Semiconductor Corporation | Apparatus and method to hold PLL output frequency when input clock is lost |
EP2701309A1 (en) | 2012-08-21 | 2014-02-26 | Alcatel Lucent | System for producing a system clock and temperature gradient detection system |
CN103281076B (zh) * | 2013-05-28 | 2016-04-13 | 中国人民解放军63921部队 | 一种时钟源及其信号处理的方法 |
WO2015074133A1 (en) * | 2013-11-25 | 2015-05-28 | Nanowave Technologies Inc. | Digitally compensated phase locked oscillator |
US10727844B1 (en) * | 2019-05-31 | 2020-07-28 | Silicon Laboratories Inc. | Reference clock frequency change handling in a phase-locked loop |
US10693475B1 (en) * | 2019-05-31 | 2020-06-23 | Silicon Laboratories Inc. | Gradual frequency transition with a frequency step |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2723614B2 (ja) | 1989-05-26 | 1998-03-09 | 日本電気株式会社 | ディジタル制御位相同期発振器の自走周波数制御方式 |
JP2735092B2 (ja) | 1994-02-28 | 1998-04-02 | 日本電気株式会社 | フェーズロックドループ回路 |
US5604468A (en) * | 1996-04-22 | 1997-02-18 | Motorola, Inc. | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same |
US6542044B1 (en) * | 2000-09-11 | 2003-04-01 | Rockwell Collins, Inc. | Integrated frequency source |
US7881413B2 (en) * | 2001-03-02 | 2011-02-01 | Adc Telecommunications, Inc. | Digital PLL with conditional holdover |
US20030185331A1 (en) * | 2002-03-28 | 2003-10-02 | Adc Telecommunications Israel Ltd. | Synchronization module and method |
US7064617B2 (en) * | 2003-05-02 | 2006-06-20 | Silicon Laboratories Inc. | Method and apparatus for temperature compensation |
-
2006
- 2006-02-08 JP JP2006031340A patent/JP4459911B2/ja not_active Expired - Fee Related
- 2006-07-18 US US11/488,047 patent/US7330057B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009153009A (ja) * | 2007-12-21 | 2009-07-09 | Fujitsu Ltd | クロック発生回路 |
JP2010098415A (ja) * | 2008-10-15 | 2010-04-30 | Mitsubishi Electric Corp | 多分岐通信システム |
WO2011108186A1 (ja) * | 2010-03-04 | 2011-09-09 | パナソニック株式会社 | Pll回路 |
Also Published As
Publication number | Publication date |
---|---|
US7330057B2 (en) | 2008-02-12 |
JP4459911B2 (ja) | 2010-04-28 |
US20070182467A1 (en) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4459911B2 (ja) | ホールドオーバ機能付きdpll回路 | |
TWI485986B (zh) | 時脈訊號合成之方法與裝置 | |
KR102391323B1 (ko) | 시간 동기화 디바이스, 전자 디바이스, 시간 동기화 시스템 및 시간 동기화 방법 | |
US20120194280A1 (en) | Oscillation device | |
US7994867B2 (en) | Oscillator control apparatus | |
JPH07264062A (ja) | フェーズロック・ループ回路 | |
JP6045961B2 (ja) | 水晶発振器及び発振装置 | |
JP5010704B2 (ja) | 局部発振器 | |
JP5426316B2 (ja) | 周波数シンセサイザ | |
US9100023B2 (en) | Piece-crystal oscillator and oscillation device | |
US10992301B1 (en) | Circuit and method for generating temperature-stable clocks using ordinary oscillators | |
US20140340131A1 (en) | Reducing settling time in phase-locked loops | |
JP2919335B2 (ja) | Afc型発振回路 | |
US10234895B2 (en) | Clock synthesizer with hitless reference switching and frequency stabilization | |
JP4546343B2 (ja) | デジタルpll回路およびその同期制御方法 | |
JP2000315945A (ja) | デジタル位相ロックループ回路 | |
JPH11312974A (ja) | Pll(位相ロックループ)回路 | |
JP6564250B2 (ja) | 発振装置 | |
JPH0795053A (ja) | 周波数同期回路 | |
US20120002707A1 (en) | Pll frequency synthesizer | |
JP2010252126A (ja) | Pll回路 | |
GB2368207A (en) | PLL circuit and frequency division method reducing spurious noise | |
JP2000241524A (ja) | デジタルプロセッシングpll | |
JP2007259170A (ja) | Pll回路 | |
KR930010251B1 (ko) | 고안정 동기 클럭 발생장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4459911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |