KR930010251B1 - 고안정 동기 클럭 발생장치 및 방법 - Google Patents

고안정 동기 클럭 발생장치 및 방법 Download PDF

Info

Publication number
KR930010251B1
KR930010251B1 KR1019910012912A KR910012912A KR930010251B1 KR 930010251 B1 KR930010251 B1 KR 930010251B1 KR 1019910012912 A KR1019910012912 A KR 1019910012912A KR 910012912 A KR910012912 A KR 910012912A KR 930010251 B1 KR930010251 B1 KR 930010251B1
Authority
KR
South Korea
Prior art keywords
frequency
phase difference
clock
difference
crystal oscillation
Prior art date
Application number
KR1019910012912A
Other languages
English (en)
Other versions
KR930003774A (ko
Inventor
나종래
이정희
Original Assignee
한국전기통신공사
이해욱
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 이해욱, 재단법인 한국전자통신연구소, 경상현 filed Critical 한국전기통신공사
Priority to KR1019910012912A priority Critical patent/KR930010251B1/ko
Publication of KR930003774A publication Critical patent/KR930003774A/ko
Application granted granted Critical
Publication of KR930010251B1 publication Critical patent/KR930010251B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L9/00—Details or accessories of suction cleaners, e.g. mechanical means for controlling the suction or for effecting pulsating action; Storing devices specially adapted to suction cleaners or parts thereof; Carrying-vehicles specially adapted for suction cleaners
    • A47L9/28—Installation of the electric equipment, e.g. adaptation or attachment to the suction cleaner; Controlling suction cleaners by electric means
    • A47L9/2805—Parameters or conditions being sensed
    • A47L9/281—Parameters or conditions being sensed the amount or condition of incoming dirt or dust
    • A47L9/2815—Parameters or conditions being sensed the amount or condition of incoming dirt or dust using optical detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mechanical Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음.

Description

고안정 동기 클럭 발생장치 및 방법
제1도는 본 발명에 의한 고안정 동기 클럭 발생장치의 구성도.
제2도는 제1도의 각 부분의 신호파형도.
제3도는 본 발명에 의한 위상차 및 주파수차 검출부(4)의 특성도.
제4도는 본 발명에 의한 위상차 및 주파수차 검출부(4)의 구성도.
제5도는 본 발명에 의한 위상차 및 주파수차 검출부(4)의 동작상태도.
제6도는 본 발명에 의한 고안정 동기 클럭 발생장치의 특성도.
제7도는 본 발명에 의한 고안정 동기 클럭 발생방법의 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 디지털 프로세서 2 : D/A 변환기
3 : 분주기 4 : 위상차 및 주파수차 검출부
5, 7 : 분주기 6 : OXO
401, 402 : 위상차 검출기 403 : 절체부
404 : 장애직전의 위상차 기억부 405 : OXO를 바탕으로 한 위상차 계산부
406 : 상대 주파수차 검출기
본 발명은 전자교환기에 있어서, 동기 클럭 발생장치 및 방법에 관한 것으로, 특히 외부로부터 기준클럭이 상실된 경우에도 안정된 체배클럭을 발생하기 위한 고안정 동기 클럭 발생장치 및 방법에 관한 것이다.
일반적으로 각기 멀리 떨어져 있는 교환기 간에는 계위에 따른 교환망 동기를 실현함으로써 클럭의 불일치에 의한 데이터의 손실, 즉 슬립을 방지하기 위하여 상위국으로부터 고안정의 외부 기준클럭 8KHz를 공급받고 있다. 교환기 내부의 클럭은 이 외부 클럭에 주파수 및 위상을 PLL 방식으로 동기시켜 체배 클럭을 만들어 필요로 하는 다른 블록에 공급하게 된다. 이와 같이 함으로써 정상상태(normal state)에서는 교환국 간에 슬립이 발생되지 않게 된다. 그러나 외부 클럭의 이상, 즉 선로에서의 지나친 잡음의 유입 또는 클럭의 부분적인 시간에서의 단절이 발생할 수가 있다.
CCITT G811에서는 이러한 경우에 있어서 교환망 동기 품질에 대해 규정하고 있다. 이에 따르면 그러한 외부 클럭의 이상시에도 자체에 내장된 동기 클럭 발생장치는 규정치 이상의 안정도를 유지해야 한다. 중심국(toll/tandem) 계위 이상에 있어서 주파수 안정도는 1.08×10-10/day 이상을 요구하고 있다.
교환기가 데이터 통신용으로 까지 널리 사용되고 있고 그 결과, 동기 클럭의 안정도가 데이터 통신 품질에 직접 영향을 미치게 되었다. 이에 따라서 동기 클럭의 안정도에 대한 요구는 더욱 강화되어 가고 있으며 단순히 온도 보상만을 이용한 수정 발진기로 달성할 수 있는 한계를 초과하고 있다.
기존의 동기 클럭 발생장치는 온도 보상된 고안정도의 전압 제어 발진기인 항온조 가변주파수 수정발진기(이하 OVCXO라 한다)를 사용하였는데, 상기 OVCXO를 사용하는 방식은 제어가 비교적 간단하여 쉽게 그 목적을 달성할 수가 있다.
통상적으로 단국에서 규정된 3×10-9/day 정도까지는 이중 온도 보상 방식에 의한 전압 제어 가변 주파수 수정발진기(이하, VCXO라 한다)가 어느 정도 현실적인 가격으로 생산이 되고 있다.
그러나 주파수 안정도가 상기에서 언급한 바와 같이 1.08×10-10/day에 이르면 그 제작이 극히 곤란해진다. 따라서 그 가격 또 극도로 상승한다. 왜냐하면 현재의 기술 수준으로 크리스탈을 사용하여 얻을 수 있는 최상의 안정도는 오직 1∼10MHz의 고정 주파수 발진에서 이중 온도 보상 방식에 의해 중심국 이상에서 요구하는 1.08×10-10/day를 겨우 얻을 수 있기 때문이다. 이보다 향상된 안정도는 Rb(루비듐), Cs(세슘)에 의해서만 얻어지고 있다.
또한 대용량 교환기에서 고속 데이터 전송을 위해 광전송 장치를 사용함에 따라 내부에서 사용하는 최고주파수가 또한 초기에는 16MHz에서 65MHz, 155MHz 등으로 점차 높아져 가고 있다.
따라서 기존의 OVCXO 방식에 따르면 요구되는 고안정도의 OVCXO를 구하거나 제작하는데 문제점이 있고, 또한 요구되는 높은 주파수를 얻기 위한 주파수 체배 회로를 구성하여야 하는 문제점이 있다. 실제로 높는 주파수 발진기는 체배 또는 오버 톤(overtone)에 의해 얻어지고, 이에 따라 요구되는 주파수에 맞는 OVCXO를 구하게 되면 추가의 체배회로 구성이 필요하지 않게 되나, 이같이 높은 안정도에 있어서는 구현이 더욱 어렵다.
따라서 OVCXO에 의한 동기 클럭 발생 방식은 보다 높은 안정도, 보다 높은 발생 주파수로 이행하는 요구 조건에 대응하기 어렵고 주파수 제어 범위가 극히 제한된다. 왜냐하면 1.08×10-10/day와 같이 높은 장기 안정도는 SC-컷(cut) 수정에서 얻을 수 있고 이 경우 주파수 조정 범위가 0.01PPM이하로 좁은 특성을 가지고 있어 고정 주파수 발진기로만 제작될 수 있다. 따라서 VCXO와 같은 가변 주파수 발진기에는 부적합한 문제점이 있다.
상기 문제점을 해결하기 위해 안출된 본 발명은 고안정 주파수 발진기와 안정도가 상대적으로 낮으나 발진 주파수의 선택폭이 광범위한 VCXO를 이용하여 데이터 손실 방지 및 전송 품질향상을 위한 고안정 동기 클럭 발생장치 및 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하긱위해 본 발명은 고안정 동기 클럭을 발생하는 고안정 돌기 클럭 발생장치에 있어서, RS-232에 연결되어 위상오차를 계산하는 디지털 프로세서, 상기 디지털 프로세서에 연결되어 상기 디지털 프로세서의 출력을 D/A 변환하는 D/A 변환수단, 상기 D/A 변환수단에 연결되어 상기 D/A 변환수단의 출력으로 높은 체배 발진 주파수를 발생시키는 가변 주파수 수정 발진수단(VCXO), 상기 가변 주파수 수정 발진수단에 연결되어 상기 가변 주파수 수정 발진수단의 출력을 분주하는 제1분주수단, 상기 제1분주수단과 디지털 프로세서에 연결되어 외부로 입력되는 외부 클럭을 이용하여 위상차 및 주파수차를 검출하는 위상차 및 주파수차 검출수단, 상기 위상차 및 주파수차 검출수단에 연결되어 클럭을 분주하여 상기 위상차 및 주파수차 검출수단으로 공급하는 제2분주수단, 및 상기 제2분주수단에 연결되어 상기 외부클럭을 입력으로 하여 고정주파수를 발생하여 상기 제2분주수단으로 출력하는 이중온도 보상 고정주파수 수정발진수단(OXO)으로 구성되며, 상기와 같이 구성되는 장치를 이용하여 상기 외부 클럭을 정상여부를 검색하여 정상이면 상기 외부 클럭과의 직접 위상차를 줄이도록 조정하는 제1단계, 상기 외부 클럭이 장애이면 내부 클럭의 검색하여 내부 클럭이 정상이면 주파수차 및 위상차를 기억하고 상기 가변주파수 수정 발진수단의 전압과 상기 외부 클럭과의 위상차를 줄이도록 조정하는 제2단계, 및 상기 외부 클럭 및 내부 클럭이 장애이면 상기 가변 주파수 수정 발진수단의 전압을 고정하여 발진주파수를 고정하는 제3단계에 의해 수행된다.
이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1도는 본 발명에 의한 고안정 동기 클럭 발생장치의 구성도이고, 제2도는 제1도의 각 부분의 신호파형도로, 1은 디지털 프로세서, 2는 D/A 변환기(Digital/Analog Converter), 3은 VCXO, 4는 위상차 및 주파수차 검출부, 5, 7은 분주기, 6은 이중 온도보상 고정주파수 수정발진기(이하, OXO라 한다)를 각각 나타낸다.
본 발명에 의한 고안정 동기 클럭 발생장치는 제1도에 도시한 바와 같이 디지털 프로세서(1), D/A 변환기(2), VCXO(3), 위상차 및 주파수차 검출부(4), OXO(6), 4분주기(5), 및 625 분주기(7)로 구성된다.
상기 디지털 프로세서(1)는 상기 RS-232에 접속되고 상기 D/A 변환기(2)와 위상차 및 주파수 검출부(4)에 연결되어 상기 위상차 및 주파수차 검출부(4)에서 측정한 데이터를 받아 위상오차를 계산하고 상기 오차를 입력으로 PI 제어(비례-적분제어)를 수행하기 위한 출력을 계산하여 상기 D/A 변환기(2)로 출력하는 기능을 한다.
상기 D/A 변환기(2)는 상기 디지털 프로세서(1)와 VCXO(3)에 연결되어 상기 디지털 프로세서(3)의 출력을 D/A 변환하여 상기 VCXO(3)에 아날로그 전압으로 전달하는 기능을 한다.
상기 VCXO(3)는 1.0×10-6/day의 안정도와 ±30PPM의 변위를 갖고, 상기 D/A 변환기(2)와 분주기(5)에 연결되어 상기 D/A 변환기(2)로부터 출력되는 아날로그 전압을 이용하여 65.536MHz 이상의 높은 체배 발진주파수를 발생시켜 상기 분주기(5)로 출력하며, 상기 높은 체배 발진 주파수는 또한 상기 위상차 및 주파수차 검출부(4)에서 카운팅 클럭으로 사용된다.
상기 분주기(5)는 상기 VCXO(3)와 위상차 및 주파수차 검출부(4)에 연결되어 상기 VCXO(3)에서 출력된 높은 체배 발진주파수를 분주하여 TTL레벨의 16.384MHz의 클럭을 상기 위상차 및 주파수차 검출부(4)로 출력한다.
상기 OXO(6)는 1.08×10-10/day 이하의 안정도를 갖으며 상기 분주기(7)에 연결되어 8KHz 클럭이 얻어지고(위상은 다름), 상기 분주기(7)는 상기 위상차 및 주파수차 검출부(4)에 연결되어, 상기 OXO(6)에서 발생된 고정 주파수를 상기 분주기(7)를 통해 분주시켜 상기 위상차 및 주파수차 검출부(4)로 출력한다. 상기 OXO(6)는 Cs(세슘)이나 RB(루비듐)등을 고정 주파수 발진기나 극고안정 발진기로 대체할 수 있다.
상기 위상차 및 주파수차 검출부(4)는 상기 디지털 프로세서(1)와 분주기(5, 7)에 연결되어, 8KHz의 외부 클럭와 상기 분주된 VCXO(3)의 출력의 위상차, 상기 분주된 VCXO(3)와 OXO(6)의 출력간의 위상차, 및 상기 분주된 VCXO(3)와 OXO(6)의 출력간의 주파수차를 검출하는데, 상기 분주된 VCXO(3)와 OXO(6)의 출력을 각각 기준으로 하여 분주된 8KHz에서 각각 측정하고 상기 VCXO(3)에서 발생되는 높은 체배 주파수를 카운팅 클럭으로 사용하므로 상기 OXO(6)를 체배한 별도의 카운팅 클럭을 사용하지 않아도 된다. 상기와 같은 방식으로 위상차 및 주파수차 측정시 상기 VCXO(3)의 클럭의 미세한 가변한 따른 측정값의 비직선성은 장기 안정성이 높은 상기 OXO(6)를 기준 입력으로 하는 PLL의 궤환 제어 루우프(feedback control loop) 특성에 의해 결국 영향이 상쇄되어 정확한 위상오차의 수정이 이루어지게 된다.
제2도는 제1도의 각 부분의 신호파형도로, 위상차 및 주파수차 검출부(4)에서 위상차를 측정하는 방법을 나타낸다.
8KHz의 외부 클럭(201)의 하강점에서 16MHz의 카운팅 클럭(204)이 양 클럭간의 위상차 측정을 시작하여 분주된 VCXO(3)의 클럭(202, 203)의 상승점에서 끝내게 된다.
제3도는 본 발명에 의한 위상차 및 주파수차 검출부(4)의 특성도로, 본 발명에 의한 위상차 및 주파수차 검출부(4)는 디지털 카운팅에 의해 오차를 측정하므로 기존의 사인함수 검출기의 특성(206)보다 2배 넓은 위상차 검출 범위(207)를 갖는다.
제4도는 본 발명에 의한 디지털 프로세서(1)와 위상차 및 주파수차 검출부(4)의 구성도도, 401, 402는 위상차 검출기, 403은 절체부, 404는 장애 직전의 위상차 기억부, 405는 OXO를 바탕으로 한 위상차 계산부, 406은 상대 주파수차 검출기를 각각 나타낸다.
본 발명에 의한 위상차 및 주파수차 검출부(4)는 제4도에 도시한 바와 같이 8KHz의 외부클럭과 16MHz의 VCXO 클럭이 입력되는 위상차 검출기(401), 16MHz의 VCXO 클럭과 1MHz OXO 클럭이 입력되는 위상차 검출기(402), 및 16MHz VCXO 클럭과 1MHz OXO 클럭이 입력되는 상대 주파수차 검출기(406)로 구성되며, 상기 디지털 프로세서(1)는 상기 위상차 검출기(401, 402)에 연결된 장애직전의 위상차 기억부(404), 상기 위상차 검출기(402)와 상대 주파수차 검출기(406)와 장애 직전의 위상차 기억부(404)가 연결된 OXO를 바탕으로 한 위상차 계산부(405), 및 상기 위상차 검출기(401)와 OXO를 바탕으로 한 위상차 계산부(405)에 연결되어 스위칭 기능을 절체부(403)로 구성된다.
상기 위상검출기(401, 402)는 제2도에 도시한 위상차 검출(202a, 203a, 205a)을 하기 위해 카운터와 카운팅 시작 및 중지를 결정하는 회로로서 TTL 회로만으로 구현되며, 상기 위상검출기(401)는 VCXO(3)의 16MHz의 클럭을 4096 분주하여 8MHz 클럭으로 만들고 이를 8KHz의 외부 클럭과 비교하고, 또한 상기 위상검출기(402)는 OXO(6)의 1MHz의 클럭을 250분주하여 8KHz 클럭으로 만들고 VCXO(3)의 16MHz의 클럭을 4096 분주하여 8KHz 클럭으로 만들어 상기 두 8KHz의 클럭을 위상 비교한다.
상기 상대 주파수차 검출기(406)는 OXO의 분주된 8KHz 클럭을 VCXO의 16MHz 클럭으로 장시간(보통 64초)동안 카운트하여 상대 주파수차를 측정하는 회로로서 카운터와 카운팅의 시작 및 중지를 결정하고 TTL 회로만으로 구현되며, VCXO(3)와 OXO(6)간의 주파수차를 장시간에 걸쳐 검출하기 상기 OXO를 바탕으로 한 위상차 계산부(405)로 입력시킨다.
상기 장애직전의 위상차 기억부(404)는 8KHz의 속도로 위상차 측정치를 상기 디지털 프로세서(1)의 메모리에 기억하여 위상차측정값의 오버플로우가 발생하면 클럭의 장애로 인지하고 앞서 메모리에 기억한 값을 장애직전의 위상차로 이용하는 프로세서내의 처리부이다.
상기 OXO를 바탕으로 한 위상차 계산부(405)는 아래(식1)과 같은 연산을 수행하는 디지털 프로세서(1)내의 처리부이며 상기 절체부(403)는 소프트웨어적으로 절체 동작을 수행하는 것이다.
외부 클럭이 정상일때에는 상기 위상차 검출기(401)의 값이 절체부(403)에 의해 직접 VCXO의 위상 동기에 사용되고, 장애 검출시에는 상기 VCXO(3)와 OXO(6)간에 측정한 주파수차 및 위상차가 상기 장애직전의 위상차 기억부(404)에 기억되어 상기 OXO를 바탕으로 한 위상차 계산부(404)에 입력되어 상기 VCXO(3)의 위상차 조절을 위해 사용된다. 이러한 계산은 디지털 프로세서(1)에서 행해진다.
제5도는 본 발명에 의한 위상차 및 주파수차 검출부(4)의 동작상태도로, 외부클럭의 장애시 위상오차를 계산하는 과정을 나타낸다.
상기 위상차 및 주파수가 검출부(4)는 위상차를 직접재지 못하고 제5도에 도시한 바와같이(-0.5,0.5)구간으로 포개진 위상차만을 측정한다.
상기 VCXO(3)와 OXO(6)와의 위상차(501)와 주파수차에 의한 측정 위상차(502)는 상기 VCXO OXO와의 위상차(501)의 360°, 즉 정규화되어 포개진 위상차로, 외부 클럭 장애시를 대비하여 기억한 초기위상차 및 미세 상대 주파수차를 바탕으로 예측한 위상오차를(-0.5, 0.5) 구간으로 포갠 것이다.
상기와 같이 외부기준 클럭 장애시 OXO(6)와 극히 높은 안정도를 갖는 발전기에 의해 미세 주파수차 및 위상차를 기억할 때 안정도가 높은 외부 기준클럭의 위상을 높은 정밀도로 예측할 수 있게 된다.
포개진 위상차 만의 측정으로 디지털 프로세서(1)에서 실제의 위상오차를 복원하는 방식에 의해 안정도만이 높은 OXO(6)를 이용하여 VCXO(3)의 고안정도화, 즉 등가 VCXO를 실현하고 있다. 시간차에 의한 위상의 예측(503)은 (-0.5, 0.5)구간에서만 계산되므로 현재의 위상차에 대해 동기된 시간의 위상차(△f T)만을 더해서 포개면 된다.
제3도와 같은 위상 오차 특성을 가지는 함수를 Φ라 하고, 이러한 위상 오차는 외부 클럭 8KHz의 역수인 T주기로 측정되어지고 있다. 이제 이러한 외부 클럭의 장애시 그보다 T시간 전에 OXO(6)를 기준으로 측정한 상대 위상 및 상대 주파수차를 각각 △øVCO *, △fv *라 할 때 다음과 같이 계산되어 주어지게 된다.
즉,
로 계산되어진다.
상기 식(1)에 의해 외부 클럭이 정상일 경우(측정 초기를 제외하고 외부 클럭과 OXO(6)와의 위상차가 주어진 값 이내에 있으면 정상으로 간주) 그 위상차를 직접 오차로 사용하고(식1a), 그렇지 않으면 OXO(6)를 기준으로 오차 추정을 행하여 VCXO(3)의 위상을 조정한다. 이와 같이 함으로써 외부 클럭에도 동기되며, 장애시에도 장애 직전의 위상(또는 주파수)을 높은 장기 안정도로 유지하여 외부 클럭의 복귀시에도 위상의 편차를 극소화하며 동기를 복구하게 된다.
제6도는 본 발명에 의한 고안정 동기 클럭 발생장치의 특성도로, 외부클럭의 장애 및 복구시의 VCXO(3), OXO(6), 및 외부 클럭의 관계를 나타낸다.
VCXO(3)와 OXO(6)클럭의 실제 위상차는 제6도의 (601)인데, 이러한 실제 위상차(601)는 VCXO(3)와 OXO(6)의 클럭간에 미새한 주파수차로 인해 발생되는 미세 상대 주파수차(603)와 약간 차이를 나타내며 y축의 절편(502)은 초기 위상차를 나타낸다.
OXO(6)의 위상(604)은 안정도 높은 고정주파수를 이용함에 있어 본 발명에 의한 위상오차 예측방법에 의하지 않고 외부 클럭장애시 단순히 안정도만을 얻기 위해 클럭을 절체할 경우 VCXO 출력 위상의 추이를 보여준다. 즉, 실제 위상차(601)와 달리 외부 클럭 장애 및 복원시 큰 위상의 변동이 없는 안정된 VCXO의 클럭이 얻어지고 있다.
OXO(603)와 VCXO 클럭간에 미세한 주파수차가 존재하고 그 결과 OXO를 기준으로 한 상대 위상차가 커지게 되고(605) 외부 클럭장애시 직전의 위상차(606) 이후, OXO를 기준으로 외부 기준클럭의 위상을 추정하고(603) VCXO의 출력(601)과의 오차를 줄이도록 PI(비례-적분 제어)를 행하여 상대적으로 장기 안정도가 낮은 VCXO의 위상을 추정 위상(603)에 일치시킴으로써 VCXO의 안정도를 향상시키고 외부 클럭 복귀시에도 VCXO의 위상 변화를 극소화시키고 있다. 이러한 추정 보상이 없이 단순히 VCXO의 위상을 OXO에 일치시킬 경우(604)는 안정도는 달성되나 외부 클럭 복귀시 이번에는 다시 외부 클럭에 위상을 일치시키기 위해 VCXO의 위상 변화가 커지게 된다. 디지털 망체계에서 외부 클럭에 해당하는 상위국은 항상 위의 조건을 만족하도록 구성된다.
따라서 VCXO(3)의 위상출력과 예측치와의 위상오차(503)를 줄이도록 VCXO(3)의 입력전압을 조정하면 VCXO(3)는 OXO(6)와 같은 높은 주파수 안정도를 갖게 된다.
제7도는 본 발명에 의한 고안정 동기 클럭 발생방법에 흐름도이다.
외부 클럭(ECLK) 모드 상태에서(701), 외부 클럭(ECLK)이 정상인지의 여부를 검색하여(702), 정상이 면 측정된 위상오차에 근거하여 VCXO(3)는 외부 클럭(ECLK)과의 직접위상차를 줄이도록 입력전압을 조정한다(703), 외부클럭(ECLK)이 장애이고 내부클럭(ICLK)이 정상이면(704), 외부클럭 모드인지 검색한다(705).
외부클럭(ECLK)이 장애이고 내부 클럭(ICLK)이 정상이고 외부클럭(ECLK) 모드이면 내부 클럭(ICLK)모드로 되어 주파수차 및 위상차를 저장하고(706), OXO(6)와 VCXO(3)간의 위상 및 주파수차를 기억하고 VCXO(3)와 이상적인 외부 클럭(EL CK)과의 위상차를 줄이도록 VCXO(3)의 입력전압을 조정한다(707). 또한 외부클럭(ECLK)이 장애이고 내부클럭(ICLK)이 정상이고 외부클럭(ECLK) 모드가 아니면 상기 기억된 주파수차, 위상차 및 OXO(6)의 위상을 기준으로 VCXO(3)의 입력전압을 조정하는 단계(707)로 진행한다.
내부 및 외부클럭(ICLK, ECLK)이 모두 장애인 모드(HOLD)인 경우 VCXO(3)의 전압을 고정하여 발진주파수를 고정시킨다(708).
상기와 같이 구성되어 동작되는 본 발명에서는 65MHz 이상의 체배 주파수 변경시에도 별도의 채배 주파수 회로를 사용하지 않고 제작이 용이한 VCXO의 주파수만 변경하고 디지털 처리 과정에서 그 차이만 고려해 주면 된다. 즉, 1×10-6∼1×10-7/day의 안정도를 갖는 VCXO는 제작이 용이하고 값이 싸며 구매 또한 쉽다. 따라서 중심국 이상의 교환기에서 요구되는 고안정도의 동기클럭 주파수 발생에 사용할시 고안정도 고정주파수와 다양한 주파수 출력을 용이하게 얻을 수 있는 VCXO의 변경만으로 실현이 되는 적용효과가 있다.
오직 고안정 발진만을 위한다면, 고안정도의 백업 클럭 발생기를 준비하여, 외부 클럭 장애시 단순 절체에 의해 고안정 클럭을 공급할 수 있다. 본 발명은 이와같은 백업 클럭의 절체시 위상의 연속성까지 확보하는데 있다. 즉, 외부 클럭과 고안정도 고정주파수와의 주파수차 및 위상차를 측정하고 고안정 클럭인 고안정도 고정주파수를 바탕으로 하여 상대적으로 저안정도인 VCXO의 위상 및 주파수의 연속성까지를 확보함으로써, 외부 클럭의 복귀시에도 위상의 불연속을 극소화 할수 있는 적용효과가 있다.

Claims (9)

  1. 고안정 동기 클럭을 발생하는 고안정 동기 클럭 발생장치에 있어서; RS-232에 연결되어 위상오차를 계산하는 디지털 프로세서(1), 상기 디지털 프로세서(1)에 연결되어 상기 디지털 프로세서(1)의 출력을 D/A(Digital/Analog) 변환하는 D/A 변환수단(2), 상기 D/A 변환수단(2)에 연결되어 상기 D/A 변환수단(2)의 출력으로 높은 체배 발진주파수를 발생시키는 가변 주파수 수정 발진수단(VCXO)(3), 상기 가변주파수 수정 발진수단(3)에 연결되어 상기 가변주파수 수정 발진수단(3)의 출력을 분주하는 제1분주수단(5), 상기 제1분주수단(5)과 디지털 프로세서(1)에 연결되어 외부로 입력되는 외부 클럭을 이용하여 위상차 및 주파수차를 검출하는 위상차 및 주파수차 검출수단(4), 상기 위상차 및 주파수차 검출수단(4)에 연결되어 클럭을 분주하여 상기 위상차 및 주파수차 검출수단(4)으로 공급하는 제2분주수단(7), 및 상기 제2분주수단(7)에 연결되어 상기 외부클럭을 입력으로 하여 고정주파수를 발생하여 상기 제2분주수단(7)으로 출력하는 이중온도 보상 고정주파수 수정 발진수단(OXO)(6)으로 구성되는 것을 특징으로 하는 고안정 동기 클럭 발생장치.
  2. 제1항에 있어서, 상기 이중온도 보상 고정 주파수 수정 발진수단(6)은 Cs(세슘) 또는 Rb(루비듐)을 이용한 발진기로 대체되는 것을 특징으로 하는 고안정 동기 클럭 발생장치.
  3. 제1항에 있어서, 상기 체배 발진 주파수는 65.536MHz 이상인 것을 특징으로 하는 고안정 동기 클럭 발생장치.
  4. 제1항에 있어서, 상기 외부클럭은 8KHz인 것을 특징으로 하는 고안정 동기 클럭 발생장치.
  5. 제1항에 있어서, 상기 위상차 및 주파수차 검출수단(4)은 상기 외부클럭과 가변 주파수 수정 발진수단(3)의 출력을 입력으로 하는 제1위상차 검출수단(401), 상기 가변 주파수 수정 발진수단(3)과 이중온도보상 고정주파수 수정 발진수단(6)의 분주된 클럭을 입력으로 하는 제2위상차 검출수단(402), 및 상기 가변 주파수 수정 발진수단(3)과 이중온도 보상 고정 주파수 수정 발진수단(6)의 분주된 클럭을 입력으로 하는 상대 주파수차 검출수단(406)으로 구성되는 것을 특징으로 하는 고안정 동기 클럭 발생장치.
  6. 제1항에 있어서, 상기 디지털 프로세서(1)는 8KHz의 속도로 위상차 측정치를 기억하고 위상차 측정값의 오버플로우 발생시 클럭의 장애로 인식하고 기억한 값을 장애직전의 위상차로 이용하는 장애직전의 위상차 기억수단(404), 및 상기 위상차 및 주파수차 검출수단(4)과 장애직전의 위상차 기억수단(404)에 연결된 이중 온도 보상 고정주파수를 바탕으로 한 위상차 계산수단(406)를 포함하여 구성되는 것을 특징으로 하는 고안정 동기 클럭 발생장치.
  7. 제1항에 있어서, 상기 제1분주수단(5)은 상기 가변주파수 수정 발진수단(3)의 출력을 4분주시키는 것을 특징으로 하는 고안정 동기 클럭 발생장치.
  8. 제1항에 있어서, 상기 제2분주수단(7)은 상기 이중온도 보상 고정주파수 수정 발진수단(6)의 출력을 625 분주시키는 것을 특징으로 하는 고안정 동기 클럭 발생장치.
  9. RS-232에 연결되어 위상오차를 계산하는디지탈 프로세서(1), 상기 디지털 프로세서(1)에 연결되어 상기 디지털 프로세서(1)의 출력을 D/A(Digital/Analog) 변환하는 D/A 변환수단(2), 상기 D/A 변환수단(2)에 연결되어 상기 D/A 변환수단(2)의 출력으로 높은 체배 발진주파수를 발생시키는 가변 주파수 수정 발진수단(VCXO)(3), 상기 가변 주파수 수정 발진수단(3)에 연결되어 상기 가변주파수 수정 발진수단(3)의 출력을 분주하는 제1분주수단(5), 상기 제1분주수단(5)과 디지털 프로세서(1)에 연결되어 외부로 입력되는 외부 클럭을 이용하여 위상차 및 주파수차를 검출하는 위상차 및 주파수차 검출수단(4), 상기 위상차 및 주파수차 검출수단(4)에 연결되어 클럭을 분주하여 상기 위상차 및 주파수차 검출수단(4)으로 공급하는 제2분주수단(7), 및 상기 제2분주수단(7)에 연결되어 상기 외부클럭을 입력으로 하여 고정주파수를 발생하여 상기 제2분주수단(7)으로 출력하는 이중온도 보상 고정주파수 수정 발진수단(OXO)(6)으로 구성된 장치를 이용한 고안정 동기 클럭 발생방법에 있어서; 상기 외부 클럭의 정상여부를 검색하여 정상이면 상기 외부 클럭과의 직접 위상차를 줄이도록 조정하는 제1단계(701, 702, 703), 상기 외부 클럭이 장애이면 내부 클럭을 검색하여 내부 클럭이 정상이면 주파수차 및 위상차를 기억하고 상기 가변주파수 수정 발진수단(3)의 전압과 상기 외부 클럭과의 위상차를 줄이도록 조정하는 제2단계(704, 705, 706, 707) 및 상기 외부 클럭 및 내부 클럭이 장애이면 상기 가변주파수 수정 발진수단(3)의 전압을 고정하여 발진주파수를 고정하는 제3단계(708)에 의해 수행되는 것을 특징으로 하는 고안정 동기 클럭 발생방법.
KR1019910012912A 1991-07-26 1991-07-26 고안정 동기 클럭 발생장치 및 방법 KR930010251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910012912A KR930010251B1 (ko) 1991-07-26 1991-07-26 고안정 동기 클럭 발생장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910012912A KR930010251B1 (ko) 1991-07-26 1991-07-26 고안정 동기 클럭 발생장치 및 방법

Publications (2)

Publication Number Publication Date
KR930003774A KR930003774A (ko) 1993-02-24
KR930010251B1 true KR930010251B1 (ko) 1993-10-15

Family

ID=19317863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012912A KR930010251B1 (ko) 1991-07-26 1991-07-26 고안정 동기 클럭 발생장치 및 방법

Country Status (1)

Country Link
KR (1) KR930010251B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115903443B (zh) * 2022-11-07 2024-04-26 银河航天(西安)科技有限公司 用于卫星的时间校准系统及方法

Also Published As

Publication number Publication date
KR930003774A (ko) 1993-02-24

Similar Documents

Publication Publication Date Title
US4980899A (en) Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange
TW454383B (en) Slave clock generation system and method for synchronous telecommunications networks
KR102391323B1 (ko) 시간 동기화 디바이스, 전자 디바이스, 시간 동기화 시스템 및 시간 동기화 방법
US7839222B2 (en) Systems and methods using programmable fixed frequency digitally controlled oscillators for multirate low jitter frequency synthesis
JPH022722A (ja) クロツクホールドオーバー回路
US7330057B2 (en) DPLL circuit having holdover function
JPH0795052A (ja) 周波数同期回路
JPH11271476A (ja) 基準周波数発生装置
US11876607B2 (en) FSYNC mismatch tracking
US9979406B2 (en) High-reliability holdover method and topologies
JPH07235873A (ja) クロック発生用回路装置
JP2012242190A (ja) 基準信号発生装置及び基準信号発生方法
US5041798A (en) Time reference with proportional steering
US10992301B1 (en) Circuit and method for generating temperature-stable clocks using ordinary oscillators
KR930010251B1 (ko) 고안정 동기 클럭 발생장치 및 방법
CN102082658B (zh) 一种提高目的时钟频率稳定度的方法及装置
JP3542978B2 (ja) 周波数同期装置および周波数同期制御方法
JPH0795053A (ja) 周波数同期回路
KR100242424B1 (ko) 다양한 망동기 클럭 발생장치
US20210111725A1 (en) Phase-locked loop apparatus and method for clock synchronization
US6665809B1 (en) Digital frequency correction
KR0139827B1 (ko) 개선된 위상고정루프회로를 구비한 클럭발생회로
KR200242921Y1 (ko) 시스템클럭이중화장치
JP2011124747A (ja) クロック位相同期回路
KR100287946B1 (ko) 타이밍/주파수 공급기의 클럭동기 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980929

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee