CN108092663B - 频率发生装置和频率发生方法 - Google Patents
频率发生装置和频率发生方法 Download PDFInfo
- Publication number
- CN108092663B CN108092663B CN201711439758.5A CN201711439758A CN108092663B CN 108092663 B CN108092663 B CN 108092663B CN 201711439758 A CN201711439758 A CN 201711439758A CN 108092663 B CN108092663 B CN 108092663B
- Authority
- CN
- China
- Prior art keywords
- frequency
- circuit
- phase
- locked loop
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 41
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 41
- 238000000605 extraction Methods 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims description 11
- 230000002194 synthesizing effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种该频率发生装置包括：基频发生电路，用于产生基准频率；频率合成电路，与基频发生电路连接，用于根据基准频率和频率合成电路的配置参数产生相应的合成频率；频率提取电路，与频率合成电路连接，用于从合成频率中提取高阶镜像频率；锁相环电路，与频率提取电路连接，用于根据高阶镜像频率和锁相环电路的配置参数输出相应的输出频率。本发明还公开了一种频率发生方法。通过上述方式，本发明能够在实现快速跳频和高频率分辨率的情况下降低相位噪声和杂散。
Description
技术领域
本发明涉及电子电路技术领域，特别是涉及一种频率发生装置和频率发生方法。
背景技术
跳频通信技术的发展非常迅速，具有抗截获和抗干扰的特点。跳频频率源作为跳频技术的核心，它的优劣会直接影响整个系统的性能。锁定时间越快，频率的跳速就可以越高，抗截获和抗干扰性能越好。相位噪声、杂散对于提升邻道抗扰性和抗阻塞也极其重要。所以设计一个低杂散、低相噪、高频率分辨率的快速跳频频率源对跳频技术尤为重要。
目前，针对调频频率源，跳频频率生成的方式主要有以下几种：第一种是采用小数分频双锁相环实现快速跳频、高频率分辨率；第二种是以DDS(Direct DigitalSynthesizer，直接数字式频率合成器)输出的基频f0，作为PLL(Phase Locked Loop，锁相环)的参考频率；第三种是取DDS输出的基频f0，再与时钟频率fclk混频，将频率提高到fclk+f0后，作为PLL的参考频率。在第一种方案中，小数分频双PLL的VCO(Voltage-ControlledOscillator，压控振荡器)泄漏，互相干扰，且环路带宽太窄，抗振能力弱，频率会随振动漂移；在第二种方案中，以DDS输出的基频f0作为PLL的参考频率，参考频率不高于fclk/2，导致PLL的倍频数增加，进而导致PLL的输出杂散较高。在第三种方案中，取DDS输出的基频，再与时钟混频，将频率提高到fclk+f0后，作为PLL的参考频率，此方案电路结构复杂，混频后容易产生高阶杂散。
发明内容
本发明主要解决的技术问题是提供一种频率发生装置和频率发生方法，能够在实现快速跳频和高频率分辨率的情况下降低相位噪声和杂散。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种频率发生装置，该频率发生装置包括：基频发生电路，用于产生基准频率；频率合成电路，与基频发生电路连接，用于根据基准频率和频率合成电路的配置参数产生相应的合成频率；频率提取电路，与频率合成电路连接，用于从合成频率中提取高阶镜像频率；锁相环电路，与频率提取电路连接，用于根据高阶镜像频率和锁相环电路的配置参数输出相应的输出频率。
其中，频率提取电路为带通滤波器。
其中，频率合成电路为直接数字式频率合成器。
其中，锁相环电路是整数分频锁相环。
其中，频率发生装置还包括放大电路，锁相环电路通过放大电路与频率提取电路连接，放大电路用于将高阶镜像频率放大后输出至锁相环电路。
其中，锁相环电路包括：鉴相器，与频率提取电路连接；环路滤波电路，与鉴相器连接；压控振荡器，与环路滤波电路和鉴相器连接。
其中，环路滤波电路包括宽环路滤波器、窄环路滤波器、第一选择电路以及第二选择电路，宽环路滤波器的第一端通过第一选择电路与鉴相器连接，宽环路滤波器的第二端通过第二选择电路与压控振荡器连接，窄环路滤波器的第一端通过第一选择电路与鉴相器连接，窄环路滤波器的第二端通过第二选择电路与压控振荡器连接。
其中，宽环路滤波器和窄环路滤波器均为低通滤波器。
其中，频率发生装置还包括输出端滤波电路，输出端滤波电路与锁相环电路连接且用于对输出频率进行滤波后输出。
其中，输出端滤波电路为高通滤波器。
其中，基频发生电路为晶体振荡器。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种频率发生方法，频率发生方法包括：利用基频发生电路产生基准频率；利用频率合成电路根据基准频率和频率合成电路的配置参数产生相应的合成频率；利用频率提取电路从合成频率中提取高阶镜像频率；利用锁相环电路根据高阶镜像频率和锁相环电路的配置参数输出相应的输出频率。
本发明的有益效果是：区别于现有技术的情况，本发明通过设置基频发生电路产生基准频率；频率合成电路与基频发生电路连接根据基准频率和频率合成电路的配置参数产生相应的合成频率；频率提取电路与频率合成电路连接从合成频率中提取高阶镜像频率；锁相环电路与频率提取电路连接用于根据高阶镜像频率和锁相环电路的配置参数输出相应的输出频率，通过提取频率合成电路的合成频率的高阶镜像频率作为锁相环电路的参考频率，能够提高锁相环电路参考频率，减小锁相环电路的输出频率的杂散和相位噪声，并且由于使用频率合成电路，提高频率分辨率，而避免采用小数分频锁相环，从而避开了杂散幅度高、杂散点多、高端相位噪声抬高和双环锁相环压控振荡器泄露的缺陷，实现低杂散、低相噪、快速跳频的频率源，能够在实现快速跳频和高频率分辨率的情况下降低相位噪声和杂散。
附图说明
图1是本发明的频率发生装置的电路结构示意图；
图2是本发明的频率发生方法的流程示意图；
图3是低噪声参考源fr1的相噪示意图；
图4是高噪声参考源fr2的相噪示意图；
图5是锁相环电路参考源为fr1且锁相环电路的环路带宽为窄环路带宽时锁相环电路的相噪示意图；
图6是锁相环电路参考源为fr2且锁相环电路的环路带宽为窄环路带宽时锁相环电路的相噪示意图；
图7是是锁相环电路参考源为fr1且锁相环电路的环路带宽为宽环路带宽时锁相环电路的相噪示意图；
图8是锁相环电路参考源为fr2且锁相环电路的环路带宽为宽环路带宽时锁相环电路的相噪示意图；
图9是锁相环电路参考源为fr1且锁相环电路的环路带宽为宽环路带宽时锁相环电路的锁定时间示意图；
图10是锁相环电路参考源为fr2且锁相环电路的环路带宽为宽环路带宽时锁相环电路的锁定时间示意图；
图11是锁相环电路参考源为fr1、锁相环电路的环路带宽为窄环路带宽且锁相环电路采用小数分频时锁相环电路的相噪示意图；
图12是锁相环电路参考源为fr2、锁相环电路的环路带宽为窄环路带宽且锁相环电路采用小数分频时锁相环电路的相噪示意图；
图13是是锁相环电路参考源为fr1、锁相环电路的环路带宽为宽环路带宽且锁相环电路采用小数分频时锁相环电路的相噪示意图；
图14是锁相环电路参考源为fr2、锁相环电路的环路带宽为宽环路带宽且锁相环电路采用小数分频时锁相环电路的相噪示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
请参阅图1，图1是本发明的频率发生装置的电路结构示意图。在本实施例中，频率发生装置包括：基频发生电路11、频率合成电路12、频率提取电路13、放大电路14、锁相环电路15以及输出端滤波电路16。
基频发生电路11用于产生基准频率。基频发生电路11可以为晶体振荡器。基准频率可以为时钟频率fclk。
晶体振荡器可以为TCXO(Temperature Compensate X’tal Oscillator，温度补偿晶体振荡器)。晶体振荡器还可以为非温度补偿式晶体振荡器、电压控制晶体振荡器、恒温控制式晶体振荡器或者数字化/μp补偿式晶体振荡器。
频率合成电路12与基频发生电路11连接，频率合成电路12用于根据基准频率和频率合成电路的配置参数产生相应的合成频率。
频率合成电路12可以为DDS(Direct Digital Synthesizer，直接数字式频率合成器)。
具体而言，在一种实施方式中，频率合成电路12可以包括频率控制寄存器、高速相位累加器、正弦计算器以及数模转换器。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码(即上述频率合成电路的配置参数)。相位累加器根据频率控制码在每个时钟周期(由从基频发生电路接收的时钟频率fclk确定)内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度(通过查表得到)得到数字化正弦波；数模转换器将数字化正弦波转换成模拟频率信号即为上述的合成频率。由奈奎斯特准则可知，时钟频率必须至少为频率合成电路12输出的合成频率的两倍，实际最高输出的合成频率限制在约1/3时钟频率fclk范围内。
频率提取电路13与频率合成电路12连接，频率提取电路13用于从合成频率中提取高阶镜像频率。
频率提取电路13可以为带通滤波器。带通滤波器设置为仅允许高阶镜像频率通过，而将其他频段的频率分量滤除。上述合成频率中包括基频f0(主信号)、基频f0的谐波分量m f0、基频f0的镜像频率n*fclk±f0(n为正整数)以及谐波分量m f0的镜像频率n*fclk±mf0。高阶镜像频率可以为基频f0的镜像频率n*fclk±f0(n为正整数)。
本实施例通过采用带通滤波器来提取合成频率的高阶镜像频率方法简单，便于简化电路结构，且不会产生额外的杂散。
锁相环电路(PLL,Phase Locked Loop)15可通过放大电路14与频率提取电路13连接，放大电路14用于将高阶镜像频率放大后输出至锁相环电路15，具体可为将高阶镜像频率的功率放大后输出至锁相环电路15。锁相环电路可以是整数分频锁相环。
放大电路14可以为LNA(Low Noise Amplifier，低噪声放大器)。
锁相环电路15用于根据高阶镜像频率和锁相环电路的配置参数输出相应的输出频率。
锁相环电路15包括鉴相器(PD，Phase Detector)151、环路滤波电路152以及压控振荡器(VCO)153。鉴相器151的参考源连接端a通过放大电路14与频率提取电路13连接，以使高阶镜像频率作为锁相环电路的参考源；环路滤波电路152与鉴相器151的输出端c连接；压控振荡器153与环路滤波电路152和鉴相器151连接，具体而言，压控振荡器153与鉴相器151的反馈端b连接。
锁相环电路15还可以包括分频比寄存器(图未示)。锁相环电路15的配置参数可以为对锁相环电路15的分频比寄存器的配置参数，通过该配置参数，可以控制压控振荡器153的输出频率。
环路滤波电路152包括宽环路滤波器21、窄环路滤波器22、第一选择电路23以及第二选择电路24。宽环路滤波器21的第一端通过第一选择电路23与鉴相器151连接，宽环路滤波器21的第二端通过第二选择电路24与压控振荡器153连接，窄环路滤波器22的第一端通过第一选择电路23与鉴相器151连接，窄环路滤波器22的第二端通过第二选择电路24与压控振荡器153连接。通过第一选择电路23和第二选择电路24的控制选择宽环路滤波器21或者窄环路滤波器22连接在鉴相器151和压控振荡器153之间。
本实施例通过采用开关切换宽、窄带环路低通滤波器，使得频率发生装置既可用于产生跳频频率，又可用于产生定频频率。跳频模式以较大的环路带宽缩短环路锁定时间，定频模式以较小的环路带宽减低近端相位噪声及邻信道功率比(ACPR，Adjacent ChannelPower Ratio)。
第一选择电路23可以为第一单刀双掷开关23，第二选择电路24可以为第二单刀双掷开关24。第一单刀双掷开关23的定端连接鉴相器，第一单刀双掷开关23的第一动端连接宽环路滤波器，第一单刀双掷开关23的第二动端连接窄环路滤波器。第二单刀双掷开关24的定端连接压控振荡器，第二单刀双掷开关24的第一动端连接宽环路滤波器，第二单刀双掷开关24的第二动端连接窄环路滤波器。
宽环路滤波器21和窄环路滤波器22均为低通滤波器。
输出端滤波电路16与锁相环电路15连接且用于对输出频率进行滤波后输出。
频率发生装置还可以包括控制电路(图未示)，控制电路可与频率合成电路12的频率控制寄存器、锁相环电路15的分频比寄存器、鉴相器151、第一选择电路23、第二选择电路24连接。
下面说明本实施例的频率发生装置的工作流程。
1、控制电路读取目标频率和工作模式，
2、控制电路根据工作模式输出相应的控制信号至第一选择电路23和第二选择电路24以选择宽环路滤波器21或者窄环路滤波器22连接在鉴相器151和压控振荡器153之间，在宽环路滤波器21连接在鉴相器151和压控振荡器153之间时，锁相环电路15的环路带宽为宽环路带宽，例如环路带宽为150KHz，在窄环路滤波器22连接在鉴相器151和压控振荡器153之间时，锁相环电路15的环路带宽为宽环路带宽，例如环路带宽为40KHz。
3、控制电路根据目标频率计算频率合成电路12的频率控制寄存器和锁相环电路15的分频比寄存器的配置参数；
4、根据配置参数配置频率合成电路12的频率控制寄存器；
5、根据配置参数配置锁相环电路15的分频比寄存器。
6、检测锁相环电路15的锁定情况并将锁定情况进行上报。
请参阅图2，图2是本发明的频率发生方法的流程示意图。在本实施例中，频率发生方法包括以下步骤：
步骤S11：利用基频发生电路产生基准频率。
在步骤S11中，例如，利用基频发生电路11产生基准频率。具体请参见上文的描述。
步骤S12：利用频率合成电路根据基准频率和频率合成电路的配置参数产生相应的合成频率。
在步骤S12中，利用频率合成电路12根据基准频率和频率合成电路12的配置参数产生相应的合成频率。具体请参见上文的描述。
步骤S13：利用频率提取电路从合成频率中提取高阶镜像频率。
在步骤S13中，例如，利用频率提取电路13从合成频率中提取高阶镜像频率。
步骤S14：利用锁相环电路根据高阶镜像频率和锁相环电路的配置参数输出相应的输出频率。
在步骤S14中，例如，利用锁相环电路15根据高阶镜像频率和锁相环电路15的配置参数输出相应的输出频率。
在步骤S14之前还可以包括利用放大电路14对高阶镜像频率进行放大。
在步骤S14之后还可以包括利用输出端滤波电路16对锁相环电路15的输出频率进行滤波。
下面以频率合成电路12为DDS为例对合成频率进行说明。
锁相环电路输出频率的相位噪声按20logN恶化，为降低恶化量，只能减小分频比，减小分频比就必须提高DDS输出的合成频率，DDS的时钟频率fclk确定后，DDS的最高输出的合成频率不高于fclk/2(实际输出更低，为不高于fclk/3)。但用带通滤波器(即频率提取电路13)将DDS输出的合成频率的高阶镜像频率n*fclk±f0提取出来，可得到更高的输出频率。
下面说明以高阶镜像频率作为锁相环电路的参考源时对锁相环电路相噪的影响。
高阶镜像频率的幅度较小，经放大电路放大后底噪恶化明显。但是，锁相环电路环路带宽内的相位噪声由参考源的近端相噪相位噪声决定，锁相环电路的环路带宽外的相噪由压控振荡器的远端相噪相位噪声决定。因此，参考源的底噪恶化对锁相环电路的相位噪声没有明显的影响，可以忽略。
下面说明锁相环电路的参考源的底噪对锁相环电路的相噪和锁定时间的影响。
请参阅图3-8，图3是低噪声参考源fr1的相噪示意图；图4是高噪声参考源fr2的相噪示意图；图5是锁相环电路参考源为fr1且锁相环电路的环路带宽为窄环路带宽时锁相环电路的相噪示意图；图6是锁相环电路参考源为fr2且锁相环电路的环路带宽为窄环路带宽时锁相环电路的相噪示意图；图7是是锁相环电路参考源为fr1且锁相环电路的环路带宽为宽环路带宽时锁相环电路的相噪示意图；图8是锁相环电路参考源为fr2且锁相环电路的环路带宽为宽环路带宽时锁相环电路的相噪示意图。图3-4中，横坐标为偏移频率(OffsetFrqunency)，单位为赫兹(Hz)；纵坐标代表单边相位噪声(SSB Phase Noise)，单位为dBc/Hz。图5-8中，横坐标为频率(Frqunency)，单位为赫兹(Hz)；纵坐标为相位噪声(PhaseNoise)，单位为dBc/Hz。
分别使用两个参考源仿真锁相环电路的相噪，除参考源底噪外，其他参数设置相同，锁相环电路的环路带宽设置为40KHz。具体而言，选取底噪不同的两个104MHz的参考源fr1和fr2，参考源fr1的底噪要低于fr2。近似等效于fr1为晶体振荡器的输出、fr2为提取的高阶镜像频率。仿真结果如图5、6所示。分析图3-图6可知环路带宽外的相位噪声基本上不受参考源底噪的影响；环路带宽内的影响也非常小。
分别使用两个参考源仿真锁相环电路的相噪，除参考源底噪外，其他参数设置相同，锁相环电路的环路带宽设置为150KHz。具体而言，选取底噪不同的两个104MHz的参考源fr1和fr2，参考源fr1的底噪要低于fr2。近似等效于fr1为晶体振荡器的输出、fr2为提取的高阶镜像频率。仿真结果如图7、8所示。分析图3、图4、图7、图8可知环路带宽外的相位噪声基本上不受参考源底噪的影响；环路带宽内的影响也非常小。
请参阅图9和图10，图9是锁相环电路参考源为fr1且锁相环电路的环路带宽为宽环路带宽时锁相环电路的锁定时间示意图；图10是锁相环电路参考源为fr2且锁相环电路的环路带宽为宽环路带宽时锁相环电路的锁定时间示意图。图9-10中，横坐标代表时间(Time)，单位为微秒(μs)；纵坐标代表频率误差(abs frequency error)，单位为赫兹(Hz)。
分别使用参考源fr1和fr2仿真锁定时间，除参考源底噪外，其他参数设置相同。环路带宽设置为150KHz。若锁定要求：频率偏差Δf≤10Hz。仿真结果所图9、10所示。分析图3、图4、图9、图10可知，锁定时间不受参考源的底噪影响，锁定时间均为40微秒左右。
值得注意的是，以上各个仿真实例中锁相环电路的分频比寄存器的分频比均被配置为整数分频比，下面说明锁相环电路的分频比采用小数分频时参考源底噪对锁相环电路相噪的影响。
请参阅图11-14，图11是锁相环电路参考源为fr1、锁相环电路的环路带宽为窄环路带宽且锁相环电路采用小数分频时锁相环电路的相噪示意图；图12是锁相环电路参考源为fr2、锁相环电路的环路带宽为窄环路带宽且锁相环电路采用小数分频时锁相环电路的相噪示意图；图13是是锁相环电路参考源为fr1、锁相环电路的环路带宽为宽环路带宽且锁相环电路采用小数分频时锁相环电路的相噪示意图；图14是锁相环电路参考源为fr2、锁相环电路的环路带宽为宽环路带宽且锁相环电路采用小数分频时锁相环电路的相噪示意图。图11-14中，横坐标为频率(Frqunency)，单位为赫兹(Hz)；纵坐标为相位噪声(Phase Noise)，单位为dBc/Hz。
分析图11-图14可知，锁相环电路的分频比配置为小数时，参考源的底噪对环路带宽内的相位噪声的影响非常小，这点与锁相环电路的分频比配置为整数的结论一致。但是，使用小数分频时，环路带宽以外的相位噪声明显不如整数分频，易出现杂散，且环路带宽越宽，带外相位噪声恶化越明显。也就是说，当锁相环电路的环路带宽较宽时，采用整数分频比小数分频的远端相噪要好，而且没有小数杂散及Δ-∑调制的相位噪声，环路带宽越宽差距越明显。
区别于现有技术的情况，本发明实施例通过设置基频发生电路产生基准频率；频率合成电路与基频发生电路连接根据基准频率和频率合成电路的配置参数产生相应的合成频率；频率提取电路与频率合成电路连接从合成频率中提取高阶镜像频率；锁相环电路与频率提取电路连接用于根据高阶镜像频率和锁相环电路的配置参数输出相应的输出频率，通过提取频率合成电路的合成频率的高阶镜像频率作为锁相环电路的参考频率，能够提高锁相环电路参考频率，减小锁相环电路的输出频率的杂散和相位噪声，并且由于使用频率合成电路，提高频率分辨率，而避免采用小数分频锁相环，从而避开了杂散幅度高、杂散点多、高端相位噪声抬高和双环锁相环压控振荡器泄露的缺陷，实现低杂散、低相噪、快速跳频的频率源，能够在实现快速跳频和高频率分辨率的情况下降低相位噪声和杂散。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (11)
1.一种频率发生装置，其特征在于，所述频率发生装置包括：
基频发生电路，用于产生基准频率；
频率合成电路，与所述基频发生电路连接，用于根据所述基准频率和所述频率合成电路的配置参数产生相应的合成频率；
频率提取电路，与所述频率合成电路连接，用于从所述合成频率中提取高阶镜像频率；
锁相环电路，与所述频率提取电路连接，用于根据所述高阶镜像频率和所述锁相环电路的配置参数输出相应的输出频率；
所述锁相环电路是整数分频锁相环。
2.根据权利要求1所述的频率发生装置，其特征在于，所述频率提取电路为带通滤波器。
3.根据权利要求1所述的频率发生装置，其特征在于，所述频率合成电路为直接数字式频率合成器。
4.根据权利要求1所述的频率发生装置，其特征在于，所述频率发生装置还包括放大电路，所述锁相环电路通过所述放大电路与所述频率提取电路连接，所述放大电路用于将所述高阶镜像频率放大后输出至所述锁相环电路。
5.根据权利要求1所述的频率发生装置，其特征在于，所述锁相环电路包括：
鉴相器，与所述频率提取电路连接；
环路滤波电路，与所述鉴相器连接；
压控振荡器，与所述环路滤波电路和所述鉴相器连接。
6.根据权利要求5所述的频率发生装置，其特征在于，所述环路滤波电路包括宽环路滤波器、窄环路滤波器、第一选择电路以及第二选择电路，所述宽环路滤波器的第一端通过所述第一选择电路与所述鉴相器连接，所述宽环路滤波器的第二端通过所述第二选择电路与所述压控振荡器连接，所述窄环路滤波器的第一端通过所述第一选择电路与所述鉴相器连接，所述窄环路滤波器的第二端通过所述第二选择电路与所述压控振荡器连接。
7.根据权利要求6所述的频率发生装置，其特征在于，所述宽环路滤波器和所述窄环路滤波器均为低通滤波器。
8.根据权利要求1所述的频率发生装置，其特征在于，所述频率发生装置还包括输出端滤波电路，所述输出端滤波电路与所述锁相环电路连接且用于对所述输出频率进行滤波后输出。
9.根据权利要求8所述的频率发生装置，其特征在于，所述输出端滤波电路为高通滤波器。
10.根据权利要求1所述的频率发生装置，其特征在于，所述基频发生电路为晶体振荡器。
11.一种频率发生方法，其特征在于，所述频率发生方法包括：
利用基频发生电路产生基准频率；
利用频率合成电路根据所述基准频率和所述频率合成电路的配置参数产生相应的合成频率；
利用频率提取电路从所述合成频率中提取高阶镜像频率；
利用锁相环电路根据所述高阶镜像频率和所述锁相环电路的配置参数输出相应的输出频率；
其中，所述锁相环电路是整数分频锁相环。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711439758.5A CN108092663B (zh) | 2017-12-26 | 2017-12-26 | 频率发生装置和频率发生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711439758.5A CN108092663B (zh) | 2017-12-26 | 2017-12-26 | 频率发生装置和频率发生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108092663A CN108092663A (zh) | 2018-05-29 |
| CN108092663B true CN108092663B (zh) | 2022-01-21 |
Family
ID=62178502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711439758.5A Active CN108092663B (zh) | 2017-12-26 | 2017-12-26 | 频率发生装置和频率发生方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108092663B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019127054A1 (zh) * | 2017-12-26 | 2019-07-04 | 海能达通信股份有限公司 | 频率发生装置和频率发生方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1104112A1 (en) * | 1999-11-19 | 2001-05-30 | Shiron Satellite Communications (1996) Ltd. | Wide band, low noise and high resolution synthesizer |
| CN202978896U (zh) * | 2012-11-09 | 2013-06-05 | 北京中科飞鸿科技有限公司 | 组合宽带快速跳频源 |
| CN103490777A (zh) * | 2013-09-30 | 2014-01-01 | 四川九洲电器集团有限责任公司 | 低杂散频率合成器 |
| CN203399086U (zh) * | 2013-08-06 | 2014-01-15 | 成都信息工程学院 | 基于dds谐波提取技术的频率源 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965533A (en) * | 1989-08-31 | 1990-10-23 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer |
| CN201188608Y (zh) * | 2007-12-07 | 2009-01-28 | 熊猫电子集团有限公司 | 低噪声低杂散小型频率合成器 |
| US8655296B2 (en) * | 2007-12-18 | 2014-02-18 | Harris Corporation | Frequency synthesizer and related method for generating wideband signals |
| US8031008B2 (en) * | 2009-04-21 | 2011-10-04 | Mediatek Inc. | PLL with loop bandwidth calibration circuit |
| CN103281114B (zh) * | 2013-05-15 | 2017-12-01 | 浙江大学 | 用于皮卫星发射机信号处理的装置及方法 |
-
2017
- 2017-12-26 CN CN201711439758.5A patent/CN108092663B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1104112A1 (en) * | 1999-11-19 | 2001-05-30 | Shiron Satellite Communications (1996) Ltd. | Wide band, low noise and high resolution synthesizer |
| CN202978896U (zh) * | 2012-11-09 | 2013-06-05 | 北京中科飞鸿科技有限公司 | 组合宽带快速跳频源 |
| CN203399086U (zh) * | 2013-08-06 | 2014-01-15 | 成都信息工程学院 | 基于dds谐波提取技术的频率源 |
| CN103490777A (zh) * | 2013-09-30 | 2014-01-01 | 四川九洲电器集团有限责任公司 | 低杂散频率合成器 |
Non-Patent Citations (1)
| Title |
|---|
| 基于 DDS 激励 PLL 宽带低杂散频率合成器;杨杰等;《太赫兹科学与电子信息学报》;20131031;第11卷(第5期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108092663A (zh) | 2018-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9225508B1 (en) | Low-noise flexible frequency clock generation from two fixed-frequency references | |
| JP4638806B2 (ja) | 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム | |
| CN105429641B (zh) | 一种防错锁高性能宽带微波频率合成器 | |
| CN116170009B (zh) | 一种宽频带、低相位噪声、细步进频率源产生电路 | |
| CN101090269B (zh) | 锁相环路频率合成器及其调制方法 | |
| CN105978562B (zh) | 超低相噪和超高频率分辨率的高频窄带合成源电路及方法 | |
| US8699985B1 (en) | Frequency generator including direct digital synthesizer and signal processor including the same | |
| CN105634443B (zh) | 时钟产生装置与其小数分频器 | |
| JP4903969B2 (ja) | 回転周波数合成器 | |
| EP3175555A1 (en) | Compensating for a known modulated interferer to a controlled oscillator of a phase-locked loop | |
| CN113541678A (zh) | 一种双环混频锁相电路、装置及锁相方法 | |
| CN108092663B (zh) | 频率发生装置和频率发生方法 | |
| US20080258833A1 (en) | Signal Generator With Directly-Extractable Dds Signal Source | |
| JP4933635B2 (ja) | Ｐｌｌ回路 | |
| US4287469A (en) | Process and circuit arrangement for the measuring of coefficients of message-transmission equipment | |
| CN111835340B (zh) | 一种细步进宽带pll驱动pll的双环频率源 | |
| WO2022170351A1 (en) | Systems and methods for digital signal chirp generation using frequency multipliers | |
| WO2019127054A1 (zh) | 频率发生装置和频率发生方法 | |
| JP5624571B2 (ja) | 移動体通信機器試験用信号発生装置およびその周波数制御方法 | |
| KR101133524B1 (ko) | 낮은 위상 잡음을 갖는 주파수 합성기 | |
| JP2013131985A (ja) | 信号発生装置及び信号発生方法 | |
| KR101874104B1 (ko) | 소형 하이브리드 주파수 합성기 | |
| Newgard | Phase locked loop design | |
| US7005925B2 (en) | Low noise synthesizer and method employing first tunable source and first and second reference sources | |
| CN118054784A (zh) | 一种锁相环、噪声消除方法、芯片及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |