JPS58145240A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS58145240A JPS58145240A JP57029362A JP2936282A JPS58145240A JP S58145240 A JPS58145240 A JP S58145240A JP 57029362 A JP57029362 A JP 57029362A JP 2936282 A JP2936282 A JP 2936282A JP S58145240 A JPS58145240 A JP S58145240A
- Authority
- JP
- Japan
- Prior art keywords
- output
- oscillation
- frequency
- phase
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は発！２回路に関するものである。
第１図は従来の発振回路のグロック図？ボし、入力端子
ＩＫ加えられる外部同期信号により同期発振ｕ２ｔ−起
動さぜ、基準位相の＠振出力を出力端子３から得、ま九
間期発振ｗｋ２の発振出力を９０度位相を変える移相１
８４に加え、９０度移相した発振出力を出力端子５から
得るようになっている。
ＩＫ加えられる外部同期信号により同期発振ｕ２ｔ−起
動さぜ、基準位相の＠振出力を出力端子３から得、ま九
間期発振ｗｋ２の発振出力を９０度位相を変える移相１
８４に加え、９０度移相した発振出力を出力端子５から
得るようになっている。
ところが、このような従来例［ＳＰいては、移相一番が
一般的にはインダグタンスとコンデンサとで構成され、
９０度の移相精度は十分にとれないし、ｍ農などで素子
の電数の変化がおこり、９０度移相の精度も変わってし
まうという欠点がある。
一般的にはインダグタンスとコンデンサとで構成され、
９０度の移相精度は十分にとれないし、ｍ農などで素子
の電数の変化がおこり、９０度移相の精度も変わってし
まうという欠点がある。
また、外部同期信号の周波数が変わった時にはその度に
インダクタンスとコンデンサの＠ヲ変工てやらねばなら
ない。
インダクタンスとコンデンサの＠ヲ変工てやらねばなら
ない。
し九がって、この発明の目的は、外部同期信号の多少の
ｗ７Ａ′Ｈ数変化に一追従することができ、かつ９０度
移相精度も保つことができる発振回路を一掲供すること
である。
ｗ７Ａ′Ｈ数変化に一追従することができ、かつ９０度
移相精度も保つことができる発振回路を一掲供すること
である。
第２図はこの発明の一簀施例の発振ｌｌ１ｌ路のブロッ
ク図を示し、入力端子６に加えられる第３幽囚に示すよ
うな外部同期１Ｎ！号と１分周回路の出力信号とを位相
比較１１７で位相比較し、この位相比較器７の出力ヲロ
ーバスフィＶ夕８に加え、このローパスフィルタ８の出
力により電圧制御発振器９を第３図１ｂｌに示すように
外部同期信号の４倍の廟波数で発振させ、この電圧制御
発振器９の出力を１分ｍ回路１０で１分局しＰＬＬルー
プを構成して４ ＾る。このとき、１分周回路ｌＯが外部同期信号の各パ
ルスを基準として電圧ｌ１１１１−発ｆｉ！器９の発振
出力の第１番目および第３番目のバＶλで反転する第３
図１ｃｌに示すような第１の分周出力と第２番目および
第４番目のバＶスで反転する第３図１ｂｌに示すような
りｇ２の分周出力とを＠生ずるように構成することによ
り、二つの分目出力は互いに９０度の位相差を娠つＯと
になり、第１の分局出力（第３図１ｃｌ ） １に位相
比較器７にもどすとともに出力端子１１に導き、＠２の
分周出力（第３図（ｄｌ）を出力端子１２に導いている
。
ク図を示し、入力端子６に加えられる第３幽囚に示すよ
うな外部同期１Ｎ！号と１分周回路の出力信号とを位相
比較１１７で位相比較し、この位相比較器７の出力ヲロ
ーバスフィＶ夕８に加え、このローパスフィルタ８の出
力により電圧制御発振器９を第３図１ｂｌに示すように
外部同期信号の４倍の廟波数で発振させ、この電圧制御
発振器９の出力を１分ｍ回路１０で１分局しＰＬＬルー
プを構成して４ ＾る。このとき、１分周回路ｌＯが外部同期信号の各パ
ルスを基準として電圧ｌ１１１１−発ｆｉ！器９の発振
出力の第１番目および第３番目のバＶλで反転する第３
図１ｃｌに示すような第１の分周出力と第２番目および
第４番目のバＶスで反転する第３図１ｂｌに示すような
りｇ２の分周出力とを＠生ずるように構成することによ
り、二つの分目出力は互いに９０度の位相差を娠つＯと
になり、第１の分局出力（第３図１ｃｌ ） １に位相
比較器７にもどすとともに出力端子１１に導き、＠２の
分周出力（第３図（ｄｌ）を出力端子１２に導いている
。
第４図は１分局回路１０の具体的構成を不すプ０ツク図
であり、電圧制御発振器９からの第５図１ｅｌ Ｋ 示
す発振出力をクロ、ツク同期の力ウノタＩＯＡで第５図
（ｂｌ Ｋ示すように１分局し、さらにこの方ウンタＩ
ＯＡの出力をクロック−期するカワツタＩＯＢでｉ分目
し、第５図（ｃｌに不すような第１の位相０度の出力ｔ
ｑ４て出力端子１１に導くとともに位相比較器７にもど
し、また、電圧制御発振器９の発振出力をインバーター
ＯＣで反転してグロリク同期するカウンタＩＯＤで７分
局し、このカウンターＯＤの第５図１ｅｌに水すような
出力と電圧制御発振器の出力トラアンドゲートＩＯＥ
Ｋ加え、アントゲ−ｔ−１０Ｅから第５図１ｅｌに示す
ような出力ｔ−慢、この出力ヲζらにクロック同期のカ
ウンターＯＦで１分局し、第５図げ）に示すような第２
の位相９０度の出力を得て出力−子１２に導いている。
であり、電圧制御発振器９からの第５図１ｅｌ Ｋ 示
す発振出力をクロ、ツク同期の力ウノタＩＯＡで第５図
（ｂｌ Ｋ示すように１分局し、さらにこの方ウンタＩ
ＯＡの出力をクロック−期するカワツタＩＯＢでｉ分目
し、第５図（ｃｌに不すような第１の位相０度の出力ｔ
ｑ４て出力端子１１に導くとともに位相比較器７にもど
し、また、電圧制御発振器９の発振出力をインバーター
ＯＣで反転してグロリク同期するカウンタＩＯＤで７分
局し、このカウンターＯＤの第５図１ｅｌに水すような
出力と電圧制御発振器の出力トラアンドゲートＩＯＥ
Ｋ加え、アントゲ−ｔ−１０Ｅから第５図１ｅｌに示す
ような出力ｔ−慢、この出力ヲζらにクロック同期のカ
ウンターＯＦで１分局し、第５図げ）に示すような第２
の位相９０度の出力を得て出力−子１２に導いている。
このように構成すると、９０度の位相差は、１分８回路
ｌＯの精度で決まり、一般的には十分なものとなる。ま
た、外部同期信号の１ｉＩ１１沢数の変化に対しても位
相比較ｎ７．ローパスフィルタ８゜電圧制ｉ１１＠Ｉｋ
Ｒ器９νよび１分−回路ｌＯのＰＬＬル−１創作により
追従して動作し、出力端子１１゜１２により常［０度と
９０度の位相の発振出力が得られることとなる。
ｌＯの精度で決まり、一般的には十分なものとなる。ま
た、外部同期信号の１ｉＩ１１沢数の変化に対しても位
相比較ｎ７．ローパスフィルタ８゜電圧制ｉ１１＠Ｉｋ
Ｒ器９νよび１分−回路ｌＯのＰＬＬル−１創作により
追従して動作し、出力端子１１゜１２により常［０度と
９０度の位相の発振出力が得られることとなる。
なお、電圧制＃＠嶽′ａ９の発振周波数は外部同期信号
の４ｎ倍（ｎＩ／ｉ２以上の整数）のｌｌ１ｌ披数でも
よい。この場合、分周回路は−・」−に分廟比を般ｎ 定する必賢があり、第４図において電圧制御発振器９の
すぐ後に１分周器を弁挿すればよい。この場合、分用回
路は外部同期信号の各バ〜スｋＩ＆拳として電圧制御発
振器９０発振出力の第１番目および第２ ｎ＋１番目の
バＶスで反転する第１の分Ｗａｓ力と＠ ｎ ＋ １番
目訃よび第３ｎ＋１番目の７＜シスで反転する第２の分
周出力とを＠生ずるように構成される。
の４ｎ倍（ｎＩ／ｉ２以上の整数）のｌｌ１ｌ披数でも
よい。この場合、分周回路は−・」−に分廟比を般ｎ 定する必賢があり、第４図において電圧制御発振器９の
すぐ後に１分周器を弁挿すればよい。この場合、分用回
路は外部同期信号の各バ〜スｋＩ＆拳として電圧制御発
振器９０発振出力の第１番目および第２ ｎ＋１番目の
バＶスで反転する第１の分Ｗａｓ力と＠ ｎ ＋ １番
目訃よび第３ｎ＋１番目の７＜シスで反転する第２の分
周出力とを＠生ずるように構成される。
以上のように、この発明の発振回路は、外部−期信号の
４ｎ倍（ｎは１以上の整数）の周ｆＩ数で同期発振する
電圧制御発振器と、この電子制御発振器の発振出力を−
４１−一分都し前記外部同期信号の各パルスを基準とし
て前記発振出力の第１番目および２ｎ＋１番目のパルス
で反転する第１の分周出力と第ｗ＋１番目および第３ｎ
＋１番目のノ（シスで反転する第２の分周出力とを発生
する分−回路と、この分ｉｉｉ回路の第１の分目出力と
前記外部同期信号とを位相比較する位相比較器と、この
位相比較器の出力を低域ろ波して前記電圧制＃Ｉ１発振
器に制−電圧として加えることによＶ前記電圧制御発＃
ＩＩが前記外部同期信号の４ｎ倍の廟波数で同期発振す
るように劃−するローバスフィルタとを媚え、前記分周
回路の第１２よび第２の分局出力を前記外部同期＠号と
同一周期でかつ互いに位相が９０屓異なる′＠搬出力と
して収り出すようにしたので、外部同期信号の多少の１
ｉｉＩｌｆｌ数変化にも追従することができ、かつ９０
Ｉｌｔ移相の精度を十分に高くすることができるという
効果がある。
４ｎ倍（ｎは１以上の整数）の周ｆＩ数で同期発振する
電圧制御発振器と、この電子制御発振器の発振出力を−
４１−一分都し前記外部同期信号の各パルスを基準とし
て前記発振出力の第１番目および２ｎ＋１番目のパルス
で反転する第１の分周出力と第ｗ＋１番目および第３ｎ
＋１番目のノ（シスで反転する第２の分周出力とを発生
する分−回路と、この分ｉｉｉ回路の第１の分目出力と
前記外部同期信号とを位相比較する位相比較器と、この
位相比較器の出力を低域ろ波して前記電圧制＃Ｉ１発振
器に制−電圧として加えることによＶ前記電圧制御発＃
ＩＩが前記外部同期信号の４ｎ倍の廟波数で同期発振す
るように劃−するローバスフィルタとを媚え、前記分周
回路の第１２よび第２の分局出力を前記外部同期＠号と
同一周期でかつ互いに位相が９０屓異なる′＠搬出力と
して収り出すようにしたので、外部同期信号の多少の１
ｉｉＩｌｆｌ数変化にも追従することができ、かつ９０
Ｉｌｔ移相の精度を十分に高くすることができるという
効果がある。
ｉ１図は従来の殆嶽回路のブロック図、第２図はこの発
明の一実施例のブロック図、第３図ｆａｔ〜ｌｄｌはそ
の各部の波形図、第４図は同じくその要部の４体的なブ
ロック図、第５図ｆａｔ〜＋ｆｌはその各部の波形図で
ある。 ６・・・入力端子、７・・・位相比較器、８・・・ロー
バスフィＶり、９・・・電圧鋼１ｌＩｌ＠振器、１０・
・・ｉ分周回路、１１．１２・・・出力端子 第３図 第４図 第５図
明の一実施例のブロック図、第３図ｆａｔ〜ｌｄｌはそ
の各部の波形図、第４図は同じくその要部の４体的なブ
ロック図、第５図ｆａｔ〜＋ｆｌはその各部の波形図で
ある。 ６・・・入力端子、７・・・位相比較器、８・・・ロー
バスフィＶり、９・・・電圧鋼１ｌＩｌ＠振器、１０・
・・ｉ分周回路、１１．１２・・・出力端子 第３図 第４図 第５図
Claims (1)
- 【特許請求の範囲】 ＋１１ 外部同期信号の４ｎ倍（ｎは１以上の整数）
の１ｌｉＩＨ数で同期発振する電圧制御１１１発振器と
、この電圧側−発振器の発振出力を」 に分局し前記外
ｎ 部同期信号の各パルスを基準として前記発振出力の第１
番目および２ｎ＋１番目のバＶスで反転する第１の分周
出力と第ｎ＋１番目および第３ｎ＋１番目のパルスで反
転する第２の分局出力とを発生する分５ｌａｌ路と、こ
の分Ｉ８回路の第１の分局出力と前記゛外部同期信号と
を位相比較する位相比較器と、この位相比較器の出力を
低域ｐｆｌして前記電圧側−発振器に劃−電圧として加
えることにより前記電圧制御Ｎ発儀器が前記外部同期信
号の４ｎ倍の周波数で同期発振するように制御するロー
パスフィルタとを肯え、前記分周回路の第１および第２
の分局出力を前記外部同期信号と間−周期でかつ互いに
位相が９０度異次る＠振出力として収り出すようにした
発振回路。 （２） 前配分周回路は前配電圧制御発振器の＠振反
転器の出力の論理積をとるアンドゲートと、この範囲第
（１）項記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57029362A JPS58145240A (ja) | 1982-02-23 | 1982-02-23 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57029362A JPS58145240A (ja) | 1982-02-23 | 1982-02-23 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58145240A true JPS58145240A (ja) | 1983-08-30 |
Family
ID=12274063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57029362A Pending JPS58145240A (ja) | 1982-02-23 | 1982-02-23 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145240A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0391577A2 (en) * | 1989-04-07 | 1990-10-10 | THE GENERAL ELECTRIC COMPANY, p.l.c. | Sampling circuits |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5466757A (en) * | 1977-11-07 | 1979-05-29 | Sharp Corp | Pll system |
-
1982
- 1982-02-23 JP JP57029362A patent/JPS58145240A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5466757A (en) * | 1977-11-07 | 1979-05-29 | Sharp Corp | Pll system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0391577A2 (en) * | 1989-04-07 | 1990-10-10 | THE GENERAL ELECTRIC COMPANY, p.l.c. | Sampling circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960028380A (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| KR100256838B1 (ko) | Pll 회로와 pll 회로용 노이즈 감소 방법 | |
| JPS58145240A (ja) | 発振回路 | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| US6359948B1 (en) | Phase-locked loop circuit with reduced jitter | |
| US5559477A (en) | Pulse generator having controlled delay to control duty cycle | |
| JPH06334491A (ja) | クロック発生回路 | |
| JPH11237489A (ja) | 基準周波数発生装置 | |
| JPS60186116A (ja) | Ｐｌｌ回路 | |
| JPH0661848A (ja) | 位相同期発振器 | |
| KR0122867Y1 (ko) | 단일 클럭 발생회로 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JPH0983350A (ja) | クロック発生装置 | |
| JPH0741229Y2 (ja) | Ａｍｉクロック作成回路 | |
| JPS6333739B2 (ja) | ||
| JPH0730418A (ja) | 周波数シンセサイザ | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| JPH07336211A (ja) | クロック信号生成回路 | |
| JPH0653828A (ja) | 分周器 | |
| JPH098656A (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JPH03758Y2 (ja) | ||
| JPH08274628A (ja) | デジタルｐｌｌ |