JP2014170362A - クロック生成回路及びクロック生成回路におけるクロック生成方法 - Google Patents

クロック生成回路及びクロック生成回路におけるクロック生成方法 Download PDF

Info

Publication number
JP2014170362A
JP2014170362A JP2013041618A JP2013041618A JP2014170362A JP 2014170362 A JP2014170362 A JP 2014170362A JP 2013041618 A JP2013041618 A JP 2013041618A JP 2013041618 A JP2013041618 A JP 2013041618A JP 2014170362 A JP2014170362 A JP 2014170362A
Authority
JP
Japan
Prior art keywords
clock
frequency
division ratio
data
clock generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013041618A
Other languages
English (en)
Other versions
JP6149427B2 (ja
Inventor
Shintaro Kawamura
晋太郎 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2013041618A priority Critical patent/JP6149427B2/ja
Priority to US14/190,277 priority patent/US9030518B2/en
Priority to EP14157433.5A priority patent/EP2775620B1/en
Publication of JP2014170362A publication Critical patent/JP2014170362A/ja
Application granted granted Critical
Publication of JP6149427B2 publication Critical patent/JP6149427B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/02Input circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1502Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs programmable
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/06Frequency or rate modulation, i.e. PFM or PRM

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】EMIレベルを低減するクロック生成回路の設計コストを抑える。
【解決手段】本発明の実施の形態のクロック生成回路は、基準クロックを発生させるクロック発生手段と、基準クロックが入力される複数の分周器と、を有するクロック生成回路であって、少なくとも一つの分周器は、分周器の分周比を決定する分周比データによって、分周比が可変であり、分周比データは、基準分周比データを中心にして時間と共に変動する値のデータであることを特徴とすることにより上記課題を解決する。
【選択図】図1

Description

本発明は、クロック生成回路及びクロック生成回路におけるクロック生成方法に関する。
電子機器は、何の対策も施さなければ、自身の発する電磁波によって、他の機器の動作に影響を与えることがある。この様な電磁波の不要輻射をEMI(Electro Magnetic Interference)と呼ぶ。EMIは、例えば、電子機器におけるシステムの機能低下、誤作動、停止、情報の消失等に対する外的要因となり得る。
EMIを防ぐために、世界各国で電磁波の規制や基準が存在している。EMI規制が実施されている国では、規制を満足しない機器の販売・使用は許可されないようになっている。
一般的に、電子機器内のクロック発振器が単一の周波数で発振すると、エネルギーが大きくなる。エネルギーピークを低く抑えるために、クロックの周波数をわずかに変調(周波数変調)させて、エネルギーを拡散させる技術がある。この技術をスペクトラム拡散と呼び、この技術を採用した発振器をスペクトラム拡散クロック発振器(Spread Spectrum Clock Generator 以下、「SSCG」と略称する。)と呼ぶ。SSCGは、EMI規制に対する部品の一つである。
EMI対策として行われているスペクトラム拡散について、図10を用いて説明する。
図10(A)では、基準クロック6が、集積回路5内部の位相同期回路(Phase Locked Loop以下、「PLL」と略称する。)1に入力され、PLL1はクロック7を出力する。
図10(B)は、単一の周波数3を有する基準クロック6のエネルギーピーク8と、単一の周波数4を有するクロック7のエネルギーピークを示している。なお、本明細書において、単一の周波数とは、必ずしも周波数が一つの値であることを意味するものではない。エネルギーピークが一つの値を取る場合の周波数を意味するものであり、周波数の揺らぎは、その範疇に含まれるものとする。
図10(C)では、基準クロック6は、集積回路5外部のSSCG2に入力され、SSCG2を通過した後、クロック10が、PLL1に入力される。SSCG2は、基準クロック6の周波数を変調させて、クロック10を生成する。クロック10がPLL1に入力されると、PLL1はクロック13を出力する。
図10(D)は、周波数が変調されたクロック10のエネルギーピーク11と、周波数が変調されたクロック13のエネルギーピーク12を示している。
図10よりSSCGを通過し、スペクトラム拡散を施された(周波数変調が施された)クロックは、SSCGを通過せず、単一の周波数を有するクロックと比較して、エネルギーピークが低く、且つそのエネルギーピークは幅を持つ(本明細書において、エネルギーピークが幅を持つとは、ピーク値が一つの値に定まらないことを意味するものとする)。従って、SSCGは、ピーク値を対象とするEMI対策に対して有効であることがわかる。
特許文献1では、EMI対策のため、PLL内の可変分周器に、変動用データを与え、該変動用データと基準分周数データとを加算した分周数データに基づき、周波数変調させたクロックを出力するスペクトラム拡散クロック生成回路を開示している。
EMI対策のためには、エネルギーピークを低減させたクロックを集積回路の内部で使用することが好ましい。PLLの入力側に設けられたSSCGを通過したクロックは、集積回路に入力される際には、既にスペクトラム拡散が施されている。従来では、該クロックを、集積回路の内部で使用していた。
しかし、この場合、EMI対策が不要なクロックに対してもスペクトラム拡散が施されて集積回路に入力されていた。
例えば、図11(A)に示すように、EMI対策が必要か否かに関わらず、周波数変調を施されたクロック13が、全ての分周器21、22、23に入力され、分周器を通過した全てのクロックに周波数変調が施されていた。
図11(B)より、クロック31、32、33は、周波数24、25、26を中心に、周波数変調が施され、各々のエネルギーピーク27、28、29は幅を持つことがわかる。
EMI対策が不要なクロックに対してもスペクトラム拡散が施されてしまうことで、中心周波数に対する偏差や位相偏差を吸収するための複数のバッファが必要となる。また、デジタル回路では、タイミングに関してより厳しい制約が必要となる。
従って、従来のクロック生成回路において、設計工数の増大、回路の煩雑化等により、クロック生成回路の設計コストが増加してしまうという問題が生じていた。
特許文献1においても、スペクトラム拡散クロック生成回路の設計コストを抑えるという問題は解決できていない。
本発明は、上記の課題に鑑みてなされたものであり、EMIレベルを低減するクロック生成回路の設計コストを抑えることを目的とする。
上記目的を達成するために、本発明の実施の形態のクロック生成回路は、基準クロックを発生させるクロック発生手段と、基準クロックが入力される複数の分周器と、を有するクロック生成回路であって、少なくとも一つの分周器は、分周器の分周比を決定する分周比データによって、分周比が可変であり、分周比データは、基準分周比データを中心にして時間と共に変動する値のデータであることを特徴とする。
本発明の実施の形態によれば、EMIレベルを低減するクロック生成回路の設計コストを抑えることができる。
実施形態に係るクロック生成回路の一例を示す図である。 実施形態に係る分周器の一例を示す図である。 実施形態に係る加算器の具体的機能の一例を示す図である。 実施形態に係る分周方法の一例について説明する図である。 実施形態に係る周波数変調方法の一例について説明する図である。 実施形態に係るクロック生成回路の一例を示す図である。 実施形態に係る信号波形の一例を示す図である。 実施形態に係る画像形成装置の一例を示す図である。 実施形態に係るクロック生成回路の使用例を示す図である。 スペクトラム拡散の一例について説明する図である。 従来のクロック生成回路の一例について説明する図である。
(クロック生成回路の構成)
図1は、本実施形態に係るクロック生成回路の概略構成の一例である。
クロック生成回路100は、PLL(クロック発生手段)101と、複数の分周器、即ち、スペクトラム拡散を行う分周器102、スペクトラム拡散を行なわない分周器103、スペクトラム拡散を行なわない分周器104を含む。
なお、本実施形態に係るクロック生成回路100は、スペクトラム拡散を行う分周器1個、スペクトラム拡散を行なわない分周器2個という構成を有するが、スペクトラム拡散を行う分周器の個数、スペクトラム拡散を行なわない分周器の個数は、特に限定されない。
図1(A)に示す様に、基準クロック110が、集積回路108の外部から、クロック生成回路100内部のPLL101に入力される。
PLL101は、逓倍器として機能し、分周比をNとすると、PLL101は、基準クロック110の周波数109をN逓倍した周波数112のクロック111を出力する。
PLL101より出力されたクロック111は、スペクトラム拡散を行う分周器102、スペクトラム拡散を行なわない分周器103、スペクトラム拡散を行なわない分周器104にそれぞれ入力される。
スペクトラム拡散を行う分周器102は、入力されたクロック111を分周比M1'(基準分周比M1'及び後述する変動用データに基づき決定される)で分周して、クロック105を出力する。スペクトラム拡散を行なわない分周器103は、入力されたクロック111を基準分周比M2で分周して、クロック106を出力する。スペクトラム拡散を行なわない分周器104は、入力されたクロック111を基準分周比M3で分周して、クロック107を出力する。
なお、本実施形態に係るクロック生成回路100内部において、各々の分周器に入力される前の段階におけるクロック111にはスペクトラム拡散が施されていない。
なお、スペクトラム拡散を行う分周器102の基準分周比は、M1、スペクトラム拡散を行なわない分周器103の基準分周比は、M2、スペクトラム拡散を行なわない分周器104の基準分周比は、M3である。
(クロック生成回路の動作)
スペクトラム拡散を行う分周器102には、基準分周比データDATAM1及び後述する変動用データFMDATA1が入力される。スペクトラム拡散を行う分周器102は、基準分周比データDATAM1及び変動用データFMDATA1から成る分周比データDATAM1'に基づく分周比M1'で、入力されたクロック111を分周して、クロック105を出力する。
スペクトラム拡散を行う分周器102に入力される変動用データFMDATA1は、基準分周比データDATAM1を中心にして、時間と共に変動する。従って、基準分周比データDATAM1と変動用データFMDATA1との加算により得られる分周比データDATAM1'も、基準分周比データDATAM1を中心にして、時間と共に変動する。従って、分周比M1'は可変となる。
スペクトラム拡散を行なわない分周器103には、基準分周比データDATAM2が入力される。スペクトラム拡散を行なわない分周器103は、入力されたクロック111を、基準分周比データDATAM2に基づく基準分周比M2で分周して、クロック106を出力する。
また、スペクトラム拡散を行なわない分周器104には、基準分周比データDATAM3が入力される。スペクトラム拡散を行なわない分周器104は、入力されたクロック111を基準分周比データDATAM3に基づく基準分周比M3で分周して、クロック107を出力する。
(クロック生成回路の周波数変調)
図1(B)は、周波数とエネルギーピークとの関係を示す図である。横軸は周波数、縦軸はエネルギーを示している。
図1(B)より、スペクトラム拡散を行う分周器102から出力されるクロック105の周波数は変調されており、周波数変調が施されたクロック105のエネルギーピーク118は、幅を持つことがわかる。
詳細は後述するが、スペクトラム拡散を行う分周器102の分周比M1'は可変であり、時間と共にクロック105の周波数を変調させることができる。
また、変動用データFMDATA1の時間平均値はゼロであるため、クロック105の周波数は、クロック111の周波数115(クロック105の周波数112/基準分周比M1)を中心に変調される。なお、クロック105の周波数は、周波数112を分周比M1'で除した値である。これより分周比M1'の変動に伴って、クロック105の周波数も変調される。
また、図1(B)より、スペクトラム拡散を行なわない分周器103から出力されるクロック106、及びスペクトラム拡散を行なわない分周器104から出力されるクロック107は、単一の周波数を有することがわかる。
即ち、EMI対策が必要なクロックを出力する分周器のみに、変動用データを入力し、分周比データを時間と共に変動させることで、該クロックの周波数を変調させ、出力させることができる。また、EMI対策が不要なクロックの周波数は変調させずに、出力させることができる。
EMI対策が必要なクロックのみに、スペクトラム拡散が施されることで、中心周波数に対する偏差や位相誤差を吸収するためのバッファの数を低減できる。また、デジタル回路における、タイミング制約等を緩和できるため、クロック生成回路100全体における回路の煩雑化、設計工数の増大等を防げる。
本実施の形態に係るクロック生成回路100によれば、集積回路108の内部で使用する、EMI対策が必要なクロックのみに周波数変調を施すことができるため、EMIレベルを低減するクロック生成回路の設計コストを抑えることができる。
(スペクトラム拡散を行う分周器の構成)
図2は、本実施形態に係るスペクトラム拡散を行う分周器102の概略構成の一例である。
スペクトラム拡散を行う分周器102は、加算器121と、可変分周器122とを含む。
加算器121に、基準分周比データDATAM1及び変動用データFMDATA1が入力されると、加算器121は、基準分周比データDATAM1と変動用データFMDATA1とを加算し、加算結果である、分周比データDATAM1'を出力する。
分周比データDATAM1'は、可変分周器122に入力される。可変分周器122は、クロック111を、分周比データDATAM1'に基づく分周比M1'で分周し、クロック105として出力する。
(加算器の具体的機能)
図3は、加算器121の具体的機能について説明する図である。
図3に示す様に、基準分周比データDATAM1は、20ビットのデジタルデータで規定される。DATAM1[19:13]は、基準分周比データDATAM1の整数部を表す。また、DATAM1[12:0]は、基準分周比データDATAM1の小数部を表す。
図3に示す様に、変動用データFMDATA1は、15ビットの符号付デジタルデータ(2の補数表記)で規定される。FMDATA1[15]は、変動用データFMDATA1の符号を表す。また、FMDATA1[14:13]は、変動用データFMDATA1の整数部を表す。また、FMDATA1[12:0]は、変動用データFMDATA1の小数部を表す。
従って、加算器121は、15ビットの変動用データFMDATA1の頭にFMDATA1[15]を5つ並べて20ビットの符号付デジタルデータ(2の補数表記)を生成し、基準分周比データDATAM1である20ビットのデジタルデータと加算して、分周比データDATAM1'である20ビットのデジタルデータを算出する。
例えば、DATAM1[19:0]="00001100100010111000"とすると、整数部は、上位7ビット、小数部は、下位13ビットに分離される。従って、基準分周比データDATAM1の整数部は、DATAM1[19:13]="0000110"=6、基準分周比データDATAM1の小数部は、DATAM1[12:0]="0100010111000"=2232となるため、整数部は6、小数部は2232となる。
小数部の基準分周比については、1/8192の分解能があるため、この場合、小数部の基準分周比は、DATAM1[12:0]/8192=2232/8192=0.272となる。
なお、小数部の基準分周比は、基準分周比データDATAM1の小数部を該分解能で除すことにより算出される。従って、本実施形態においては、該分解能を、1/8192としているため、DATAM1[12:0]/8192により、小数部の基準分周比が算出可能である。
従って、DATAM1[19:0]="00001100100010111000"の場合、整数部の基準分周比は、6、小数部の基準分周比は、0.272(2232/8192)となる。即ち、DATAM1[20:0]="00001100100010111000"の場合、基準分周比M1は、6+0.272=6.272となる。
また、この場合、変動用データFMDATA1は、−{3+(8191/8192)}〜+{3+(8191/8192)}の範囲で、変動可能である。(符号±、整数部3以下、小数部8191/8192以下であるため。)
次に、加算器121を用いた具体的な加算方法について説明する。加算器121では、FMDATA1[14:0]の頭にFMDATA1[15]を、5つ並べたものを、基準分周比データDATAM1と加算する。(15ビットの変動用データFMDATA1と20ビットの基準分周比データDATAM1とによる算出のため。)
例えば、FMDATA1[15:0]="1011111101001000"(=−2.022)の場合、FMDATA1[15]="1"であるため、FMDATA1[14:0]="011111101001000"の頭に、"1"を、5つ並べた"11111011111101001000"を、上述したDATAM1[19:0]="00001100100010111000"と加算する。
加算結果は、DATAM1'[19:13]=4、DATAM1'[12:0]=2048となるため、分周比データDATAM1'の整数部は、4、となり、分周比データDATAM1'の小数部は、2048、となる。
従って、DATAM1[19:0]="00001100100010111000"及びFMDATA1[15:0]="1011111101001000"を加算した場合、整数部の分周比は、4、小数部の分周比は、DATAM1'[12:0]/8192=2048/8192=0.25となる。
即ち、DATAM1[19:0]="00001100100010111000"とFMDATA1[15:0]="1011111101001000"との加算結果に基づく分周比M1'は、4+0.25=4.25となる。
従って、スペクトラム拡散を行う分周器102は、例えば、この分周比M1' =4.25で、クロック111を分周する。
上述のような加算方法によれば、変動用データFMDATA1において、正負の設定が可能であるため、+側にも−側にも、周波数を変調させることができる。また、変動用データFMDATA1において、整数部の設定及び小数部の設定が可能であるため、より分解能の高い周波数変調を行うことができる。
(可変分周器における分周方法)
図4(A)は、可変分周器122における分周方法について説明する図である。図4(B)に示す可変分周器122の詳細な機能構成と合わせて、以下、可変分周器122における分周方法について説明する。
図3で説明した場合と同一の条件、即ちDATAM1'[19:13]=4、DATAM1'[12:0]=2048、の場合について説明する。この場合、可変分周器122の分周比M1'は、4.25である。
図4(B)に示すように可変分周器122は、COUNTER400、UP_GEN401、CLK1_GEN402を含む。
DATAM1'[19:0]は、整数部のDATAM1'[19:13]と、小数部のDATAM1'[12:0]とに分けられ、DATAM1'[19:13]は、COUNTER400に入力され、DATAM1'[12:0]は、UP_GEN401に入力される。
また、クロック111は、COUNTER400に入力される。
従って、COUNTER400は、DATAM1'[19:13]に基づき、クロック111をカウントしたカウンタ値CNTを生成し、UP_GEN401及びCLK1_GEN402に入力する。
UP_GEN401は、DATAM1'[12:0]及び、カウンタ値CNTに基づき、UP信号を出力する。
CLK1_GEN402は、カウンタ値CNTに基づき、クロック105を生成して出力する。
図4(A)に示す様に、カウンタ値CNTは、CNT=DATAM1'[19:13]−1=4−1=3で、0クリアされる。本実施形態では、DATAM1'[19:13]=4の場合について説明しているため、カウンタ値CNTは、0〜3を繰り返す。
また、UP_GEN401は、は、8192サイクル(1サイクルとは、カウンタ値CNT=0となる周期を指す)中、2048(=DATAM1'[12:0])回、UP信号を生成する。
図4(A)に示す様に、UP信号は、4(=8192/2048)サイクルに1回UP生成されている。
また、図4(A)に示す様に、クロック111は、CNT=0の時、アサートされる。また、クロック111は、CNT=DATAM1'[19:13]/2(=4/2)=2の時、ネゲートされる。
UP信号がネゲートされている期間では、カウンタ値CNTの0クリアのタイミングは、CNT=3である(図4(A)の期間[A]参照)。しかし、UP信号がアサートされている期間では、CNT周期が1上がる。この際、カウンタ値CNTは、0から4までカウントを行う。即ち、カウンタ値CNTの0クリアのタイミングは、CNT=DATAM1'[19:13]=4となる(図4(A)の期間[B]参照)。従って、UP信号がアサートされている期間では、クロック105の周期が、クロック111の1周期分増加されることになる。
つまり、CLK1_GEN402は、カウンタ値CNT=1及びカウンタ値CNT=2の時に、Hとなるクロック105を生成し、カウンタ値CNT=0、カウンタ値CNT=3、及びカウンタ値CNT=4の時にLとなるクロック105を生成する。
図4(A)に示す様に、期間[C]では、4サイクルに1回UP信号が生成されているため、期間[C]における分周比は、4、4、4、5、となる。クロック105では、期間[C]のパターンが繰り返されるため、平均分周比は、4.25={(4+4+4+5)/4}となる。つまり、可変分周器122は、クロック105を、分周比4.25で分周し、クロック105として出力する。この様に、該可変分周器122によれば、分周比M1'の小数設定が可能である。
(周波数変調方法)
図5を用いて、変動用データFMDATA1に基づいた周波数変調方法について具体的に説明する。
スペクトラム拡散を行う分周器102の基準分周比は、M1、分周比は、M1'である。クロック105の周波数は、クロック111の周波数112を、分周比M1'(可変)で除した値となる。クロック105の中心周波数は、クロック111の周波数112を、分周比M1で除した値(周波数115)となる。
図5に示す様に、変動用データFMDATA1は、時間と共に変動するため、分周比M1'も時間と共に変動する。例えば、分周比M1が30である場合、変動用データFMDATA1を、−(2)〜+(2)の範囲で、変動させると、分周比M1'も+(28)〜+(32)の範囲で変動する。
分周比M1'が変動すれば、クロック105の周波数は、変調される。従って、クロック105にスペクトラム拡散が施された場合、クロック105の周波数は、周波数115(周波数112/30)を中心にして、(周波数112/28)〜(周波数112/32)の帯域幅で変調される。
また、変動用データFMDATA1は、正負の設定が可能であるため、変動用データFMDATA1の時間平均値をゼロに設定することができる。変動用データFMDATA1の時間平均値をゼロに設定することで、(周波数112/分周比M1)で算出される周波数を中心とした周波数変調が可能になる。
更に、上述のように、基準分周比データDATAM1及び基準分周比データDATAM1は、小数部の設定が可能であるため、これらのデータに基づいて設定される分周比データDATAM1'も小数部の設定が可能である。従って、分周比データDATAM1'は、N/Mと表記することができる。但し、前記N及び前記Mは、整数である。これより、クロック111に対するより高精度な周波数変調を行うことができる。
また、基準分周比M1が固定であっても、あるいは基準分周比M1が時間と共に変動しても、本実施形態に係るクロック生成回路100によれば、スペクトラム拡散を行う分周器102内の加算器121に独立して、変動用データFMDATA1を与えることができる。即ち、EMI対策が必要なクロックの周波数のみを変調させることができるため、無駄なバッファ設計が不要であり、クロック生成回路の設計コストを抑えることができる。
(クロック生成回路の変形例)
図6は、クロック生成回路100とは異なる構成を有するクロック生成回路200の概略構成の一例である。図1に示すクロック生成回路100と異なる部分を中心に説明する。クロック生成回路100と同じ部分には同じ符号を付している。
クロック生成回路200は、PLL101と、スペクトラム拡散を行う分周器102、スペクトラム拡散を行う分周器202、スペクトラム拡散を行なわない分周器104を含む。
即ち、クロック生成回路200は、図1で示すスペクトラム拡散を行なわない分周器103を、スペクトラム拡散を行う分周器202に置き換えたクロック生成回路である。
スペクトラム拡散を行う分周器202には、基準分周比データDATAM2及び変動用データFMDATA2が入力される。スペクトラム拡散を行う分周器202は、基準分周比データDATAM2と変動用データFMDATA2とを加算した分周比データDATAM2'に基づく分周比M2'で、入力されたクロック111を分周して、クロック206を出力する。
なお、分周比データDATAM2'は、基準分周比データDATAM2を中心にして時間と共に変動するため、分周比M2'は可変となる。
図6(B)より、周波数変調が施されたクロック206のエネルギーピーク219は、幅を持つことがわかる。従って、クロック206は、周波数216を中心にして、(周波数112/分周比M2')より算出される周波数で変調される。
なお、変動用データFMDATA1、FMDATA2を適宜、個別に設定することで、各々のクロック105、クロック206に適した周波数変調を施せる。従って、EMI対策が必要なクロックに必要最低限のスペクトラム拡散を施せるため、無駄なジッタ(周期の時間的な変動)の発生を極力抑えることができる。
本実施の形態に係るクロック生成回路200によれば、集積回路の内部で使用する、EMI対策が必要なクロックに、個別に変動用データを与え周波数変調を施すことができるため、EMIレベルを低減するクロック生成回路の設計コストを効率よく抑えることができる。
(適用例1)
図7(a)は、スペクトル拡散が施されたクロックの信号波形を示した図である。また、図7(b)は、スペクトル拡散が施されたクロックを差動信号として扱う際の信号波形を示した図である。
スペクトル拡散が施されたクロックとは、例えば、図1に示すクロック生成回路100の出力であるクロック105、図6に示すクロック生成回路200の出力であるクロック206、等が挙げられる。
図7(a)に示す様に、クロック信号は、電源電位(Vdd)とグランド電位(0)との間をスイングする信号となっている。また、図7(b)に示す様に、差動信号はコモン電位(Vcm)を中心としてスイングする正相及び逆相の信号となっている。
一般的な電子回路において、クロック信号の電圧スイング幅は、少なくとも1V程度となるが、差動信号における正相信号と逆相信号との電位差(Vod)は、数百mV程度である。例えば、LVDS規格では正相信号と逆相信号との電位差(Vod)は、350mV程度である。
従って、電子回路において、図7(a)よりも、図7(b)の方が、ノイズ耐性が高まり、且つ小振幅のためEMIレベルも低減し易い。更に、ツイストペアケーブルにすることで、電磁波が打ち消しあいEMIレベルを低減させることができるという効果もある。
従って、本実施の形態に係るクロック生成回路において、スペクトル拡散が施されたクロックを差動信号として扱うことで、EMIレベルの低減効果が更に期待できる。また、EMIレベルの低減効果に付随して、クロック生成回路の設計コストを、更に抑えることができる。
(適用例2)
(画像形成装置の構成)
図8は、本実施形態に係る光走査装置を含む画像形成装置の概略構成の一例である。
なお、図8に示す、画像形成装置300は、電子写真方式の画像形成装置であるが、特に限定されない。
画像形成装置300は、光走査装置301、画素クロック生成装置317、画像処理装置(画像処理回路)318、レーザ駆動データ生成装置319、レーザ駆動装置320を含む。
光走査装置301は、半導体レーザ310、コリメータレンズ311、シリンダーレンズ312、ポリゴンミラー313、fΘレンズ314、ミラー315、感光体316を含む。
なお、この他にも、画像形成装置300は、感光体316の表面(被走査面)を帯電させるための帯電手段、静電潜像をトナー像に現像するための現像手段、現像されたトナー像を用紙あるいは中間転写体に転写するための転写手段、感光体316に残留したトナーを除去回収するクリーナー手段、等を備えているが、図8では、省略している。
光走査装置301において、光源である半導体レーザ310よりレーザ光ビームが出力される。レーザ光ビームは、コリメータレンズ311、シリンダーレンズ312を通して偏向手段であるポリゴンミラー313に入射する。
レーザ光ビームは、ポリゴンミラー313により偏向され、偏向されたレーザ光ビームは、導光手段であるfΘレンズ314を通り、ミラー315によって、反射される。
fΘレンズ314を通過したレーザ光ビームが、被走査媒体である感光体316に入射すると、感光体316の表面に光ビームスポットが形成され、画像(静電画像)を形成することができる。
画素クロック生成装置317は、画素(ドット)周期を与える画素クロックを生成し、画素クロックを、画像処理装置318及びレーザ駆動データ生成装置319に入力する。
画像処理装置318は、画像データを生成し、生成した画像データを、入力された画素クロックに同期して出力する。画像データは、レーザ駆動データ生成装置319に入力される。
レーザ駆動データ生成装置319は、入力された画像データに対応したレーザ駆動データ(例えば、PWM(Pulse Width Modulation)変調データ等が挙げられる。)を、入力された画素クロックとタイミングを合わせて出力する。レーザ駆動データは、レーザ駆動装置320に入力される。
レーザ駆動装置320は、レーザ駆動データに従って半導体レーザ310を駆動する。
本実施の形態に係るクロック生成回路は、画素クロック生成装置317に適用することができる。画素クロック生成装置317では、例えば、図1に示すクロック生成回路100の出力であるクロックを、また、例えば、図6に示すクロック生成回路200の出力であるクロックを、画素クロックとして利用することができる。
図8に示す光走査装置を含む画像形成装置300において、ポリゴンミラー313の回転速度は、ほぼ一定である。従って、一定時間内における感光体316上での1画素当たりの走査幅には、偏差(主走査倍率偏差)が生じてしまうという問題がある。主走査倍率を補正するために、fΘレンズ314を利用しても、fΘレンズ314自体の特性にもバラツキが存在するため、更なる補正が必要となってしまう。
即ち、fΘレンズ314の特性は必ずしも理想状態ではない。fΘレンズ314の特性にバラツキが存在すると、図8(B)に示すように、走査するレーザ光と感光体316上の画素の実際の位置Bが、理想位置Aと一致しなくなる。そのようなfΘレンズ314の特性変化による、画素の理想位置からのずれを補正するために、本実施の形態に係るクロック生成回路を適用できる。変動用データを用いて、上述した変調方法により、画素クロック周期を変調することで、画素の理想位置からのずれを補正することができる。レーザ光の振れに画素クロックの周期を合わせることで、画素をより理想位置に近づけ、主走査倍率を補正することができる。従って、本実施の形態に係るクロック生成回路を、画素クロック生成装置317に適用すれば、時間と共に変動する変動用データ(例えば、FMDATA1、FMDATA2、等)を調整することにより、主走査倍率の補正を行うことができる。
なお、本実施の形態に係るクロック生成回路は、図8に示す様な、画素クロックを生成する画素クロック生成装置317に適用できるだけでなく、図9に示す様な、データ転送クロックを生成するクロック生成回路321にも適用できる。
(クロックの転送)
図9は、データ転送クロックを生成するクロック生成回路クロック生成回路を画像データ転送に使用する場合について説明した図である。
図9に示す様に、クロック生成回路321は、データ転送クロックを生成し、データ転送クロックを、転送データ生成部322及び転送データ受信モジュール323に入力する。クロック生成回路321では、本実施の形態に係るクロック生成回路の出力であるクロックを、データ転送クロックとして利用することができる。
転送データ生成部322は、転送データ(画像データ)を生成し、入力されたデータ転送クロックと同期した転送データを、転送データ受信モジュール323へ送信する。
この際、データ転送クロックの中で、EMI対策が必要なクロックを、基準分周比データ及び時間と共に変動する変動用データから成る分周比データに基づく分周比で、分周することで、該クロックの周波数を変調させ、スペクトラム拡散を施すことができる。即ち、データ転送クロックの転送時におけるEMIレベルを効率良く低減させることができる。
クロック生成回路321において、本実施の形態に係るクロック生成回路を適用することで、EMI対策が必要なクロックに対して、効率良くスペクトラム拡散を施すことができる。従って、無駄な設計工数の増大やタイミング制約等による回路の煩雑化を防ぎ、クロック生成回路321の設計コストを抑えることができる。
また、上述のように、光走査装置を含む画像形成装置300において、本実施の形態に係るクロック生成回路を適用することで、画像クロック又はデータ転送クロックのいずれかを、画像形成装置300に含まれる同一のクロック生成回路で、生成することができる。また、半導体レーザ310の駆動を制御するクロック及び転送データを転送するクロックの両者に対して、選択的に周波数変調を施すことが可能である。
なお、本実施形態においては、光走査装置を含む画像形成装置を一例にして説明しているが、画像形成装置の構成は、これに限定されない。ファクシミリ装置、スキャナ、プリンタ、デジタル複写機等、本実施形態で説明したクロック生成回路を搭載した全ての画像形成装置において同様に考えることができる。
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。
100,200 クロック生成回路
101 クロック発生手段
102,202 スペクトラム拡散を行う分周器
103,104 スペクトラム拡散を行なわない分周器
特開2003−140615号公報

Claims (7)

  1. 基準クロックを発生させるクロック発生手段と、
    前記基準クロックが入力される複数の分周器と、を有するクロック生成回路であって、
    少なくとも一つの前記分周器は、前記分周器の分周比を決定する分周比データによって、分周比が可変であり、前記分周比データは、基準分周比データを中心にして時間と共に変動する値のデータである
    ことを特徴とするクロック生成回路。
  2. 前記基準分周比データは、N/Mである(但し、前記N及び前記Mは、正の整数である。)
    ことを特徴とするクロック生成回路。
  3. 前記分周比データは、前記基準分周比データ及び時間と共に変動する変動用データから成り、
    前記変動用データの値の時間平均値はゼロである
    ことを特徴とする請求項1又は請求項2に記載のクロック生成回路。
  4. 各々の前記分周器で用いられる前記変動用データは異なる
    ことを特徴とする請求項1乃至請求項3のいずれか一項に記載のクロック生成回路。
  5. 請求項1乃至請求項4のいずれか一項に記載のクロック生成回路により生成されたクロックを用いる電子回路。
  6. 請求項1乃至請求項4のいずれか一項に記載のクロック生成回路と、前記クロック生成回路で生成されたクロックで動作する画像処理回路とを有する画像形成装置。
  7. クロック発生手段と複数の分周器とを含むクロック生成回路におけるクロック生成方法であって、
    基準クロックを発生させるステップと、
    前記基準クロックを複数の前記分周器に入力するステップと、
    前記分周器の分周比を決定する分周比データを生成するステップと、
    前記分周比データに基づいた分周比で前記基準クロックを分周するステップと、を有し、
    前記分周比データは、前記基準分周比データを中心にして時間と共に変動する値のデータであるクロック生成回路におけるクロック生成方法。
JP2013041618A 2013-03-04 2013-03-04 クロック生成回路及びクロック生成回路におけるクロック生成方法 Expired - Fee Related JP6149427B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013041618A JP6149427B2 (ja) 2013-03-04 2013-03-04 クロック生成回路及びクロック生成回路におけるクロック生成方法
US14/190,277 US9030518B2 (en) 2013-03-04 2014-02-26 Clock signal generating circuit, image forming apparatus, and clock signal generating method of clock signal generating circuit
EP14157433.5A EP2775620B1 (en) 2013-03-04 2014-03-03 Clock signal generating circuit, and clock signal generating method of clock signal generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013041618A JP6149427B2 (ja) 2013-03-04 2013-03-04 クロック生成回路及びクロック生成回路におけるクロック生成方法

Publications (2)

Publication Number Publication Date
JP2014170362A true JP2014170362A (ja) 2014-09-18
JP6149427B2 JP6149427B2 (ja) 2017-06-21

Family

ID=50230910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013041618A Expired - Fee Related JP6149427B2 (ja) 2013-03-04 2013-03-04 クロック生成回路及びクロック生成回路におけるクロック生成方法

Country Status (3)

Country Link
US (1) US9030518B2 (ja)
EP (1) EP2775620B1 (ja)
JP (1) JP6149427B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015075748A (ja) * 2013-10-11 2015-04-20 キヤノン株式会社 画像形成装置、その制御方法、及びプログラム
US9692402B2 (en) * 2014-12-25 2017-06-27 Intel Corporation Method, apparatus, system for centering in a high performance interconnect
US10153777B2 (en) * 2016-09-30 2018-12-11 Texas Instruments Incorporated Fractional frequency clock divider with direct division
US10855294B2 (en) 2016-11-08 2020-12-01 Texas Instruments Incorporated High linearity phase interpolator
US10341082B1 (en) 2018-02-27 2019-07-02 Texas Instruments Incorporated Delay modulated clock division

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243976A (ja) * 1992-02-28 1993-09-21 Nec Corp 分周回路
JPH0799789A (ja) * 1993-09-25 1995-04-11 Ricoh Co Ltd 基準クロック分周器およびモータ駆動制御装置
JPH08286132A (ja) * 1995-04-14 1996-11-01 Seiko Epson Corp 光走査装置
JPH11338573A (ja) * 1998-05-25 1999-12-10 Oki Electric Ind Co Ltd クロック生成回路
JP2001014056A (ja) * 1999-07-02 2001-01-19 Nec Corp 半導体集積回路装置およびスペクトル拡散クロック発振器
JP2006023645A (ja) * 2004-07-09 2006-01-26 Sharp Corp 表示装置およびその駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003140615A (ja) 2001-08-20 2003-05-16 Sanyo Electric Co Ltd 映像表示装置
JP4861714B2 (ja) 2006-02-02 2012-01-25 株式会社リコー スペクトラム拡散クロック発生回路
US8160117B1 (en) * 2008-04-08 2012-04-17 Texas Instruments Incorporated Line rate spread spectrum clock generator for use in line imaging systems
JP5381001B2 (ja) * 2008-10-16 2014-01-08 富士通セミコンダクター株式会社 半導体集積回路及び半導体集積回路の試験方法
US8400230B2 (en) * 2009-07-31 2013-03-19 Akros Silicon Inc. Frequency modulation of clocks for EMI reduction
JP2011107750A (ja) * 2009-11-12 2011-06-02 Renesas Electronics Corp 半導体集積回路装置
JP2011198919A (ja) * 2010-03-18 2011-10-06 Ricoh Co Ltd 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243976A (ja) * 1992-02-28 1993-09-21 Nec Corp 分周回路
JPH0799789A (ja) * 1993-09-25 1995-04-11 Ricoh Co Ltd 基準クロック分周器およびモータ駆動制御装置
JPH08286132A (ja) * 1995-04-14 1996-11-01 Seiko Epson Corp 光走査装置
JPH11338573A (ja) * 1998-05-25 1999-12-10 Oki Electric Ind Co Ltd クロック生成回路
JP2001014056A (ja) * 1999-07-02 2001-01-19 Nec Corp 半導体集積回路装置およびスペクトル拡散クロック発振器
JP2006023645A (ja) * 2004-07-09 2006-01-26 Sharp Corp 表示装置およびその駆動方法

Also Published As

Publication number Publication date
EP2775620A3 (en) 2017-03-15
US9030518B2 (en) 2015-05-12
EP2775620B1 (en) 2019-05-08
JP6149427B2 (ja) 2017-06-21
EP2775620A2 (en) 2014-09-10
US20140247317A1 (en) 2014-09-04

Similar Documents

Publication Publication Date Title
JP6149427B2 (ja) クロック生成回路及びクロック生成回路におけるクロック生成方法
US7656422B2 (en) Pulse width modulaton device and image forming apparatus
US20200387078A1 (en) Pwm outputting circuit and image forming apparatus having the same
JP2006305780A (ja) 画素クロック生成装置、パルス変調装置、および画像形成装置
US8836746B2 (en) Pixel clock generator, optical scanner and image forming device incorporating same
US6154246A (en) Image processing apparatus and image forming apparatus
US20080267653A1 (en) Image forming apparatus
US6807244B2 (en) Frequency synthesizer
JP2011011504A (ja) 画素クロック生成装置、画像形成装置、画素クロック生成方法、画像形成方法
JP5276351B2 (ja) 画像形成装置
JP4726061B2 (ja) 画素クロック生成装置、パルス変調装置及び画像形成装置
JP2014038223A (ja) 画像形成装置および画像形成装置の制御方法、ならびに、プログラム
JP2017071157A (ja) 画像信号処理装置及びその制御方法、画像形成装置、並びにプログラム
JP2009196226A (ja) パルス変調信号生成装置、光源装置、光走査装置及び画像形成装置
JP2011040941A (ja) スペクトル拡散クロック生成装置、画像読取装置、画像形成装置、及びスペクトル拡散クロック生成方法
JP2012119879A (ja) 動作クロック生成装置、動作回路、及び、画像形成装置
US8284454B2 (en) Image forming apparatus and method of controlling the same
JP2005088287A (ja) 画像形成装置
JP5317499B2 (ja) 画像形成装置
JP4136796B2 (ja) 周波数変調装置
JP5100783B2 (ja) 受信機器及び画像形成装置
JP4450729B2 (ja) 画像形成装置
JP2006205404A (ja) 画像形成装置
JP2018014599A (ja) クロック生成装置、クロック生成方法及び画像形成装置
JP2001309135A (ja) 信号処理装置、および、信号処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170508

R151 Written notification of patent or utility model registration

Ref document number: 6149427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees