JP2014170362A - クロック生成回路及びクロック生成回路におけるクロック生成方法 - Google Patents
クロック生成回路及びクロック生成回路におけるクロック生成方法 Download PDFInfo
- Publication number
- JP2014170362A JP2014170362A JP2013041618A JP2013041618A JP2014170362A JP 2014170362 A JP2014170362 A JP 2014170362A JP 2013041618 A JP2013041618 A JP 2013041618A JP 2013041618 A JP2013041618 A JP 2013041618A JP 2014170362 A JP2014170362 A JP 2014170362A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- division ratio
- data
- clock generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/02—Input circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1502—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】本発明の実施の形態のクロック生成回路は、基準クロックを発生させるクロック発生手段と、基準クロックが入力される複数の分周器と、を有するクロック生成回路であって、少なくとも一つの分周器は、分周器の分周比を決定する分周比データによって、分周比が可変であり、分周比データは、基準分周比データを中心にして時間と共に変動する値のデータであることを特徴とすることにより上記課題を解決する。
【選択図】図1
Description
図1は、本実施形態に係るクロック生成回路の概略構成の一例である。
スペクトラム拡散を行う分周器102には、基準分周比データDATAM1及び後述する変動用データFMDATA1が入力される。スペクトラム拡散を行う分周器102は、基準分周比データDATAM1及び変動用データFMDATA1から成る分周比データDATAM1'に基づく分周比M1'で、入力されたクロック111を分周して、クロック105を出力する。
図1(B)は、周波数とエネルギーピークとの関係を示す図である。横軸は周波数、縦軸はエネルギーを示している。
図2は、本実施形態に係るスペクトラム拡散を行う分周器102の概略構成の一例である。
図3は、加算器121の具体的機能について説明する図である。
次に、加算器121を用いた具体的な加算方法について説明する。加算器121では、FMDATA1[14:0]の頭にFMDATA1[15]を、5つ並べたものを、基準分周比データDATAM1と加算する。(15ビットの変動用データFMDATA1と20ビットの基準分周比データDATAM1とによる算出のため。)
例えば、FMDATA1[15:0]="1011111101001000"(=−2.022)の場合、FMDATA1[15]="1"であるため、FMDATA1[14:0]="011111101001000"の頭に、"1"を、5つ並べた"11111011111101001000"を、上述したDATAM1[19:0]="00001100100010111000"と加算する。
即ち、DATAM1[19:0]="00001100100010111000"とFMDATA1[15:0]="1011111101001000"との加算結果に基づく分周比M1'は、4+0.25=4.25となる。
図4(A)は、可変分周器122における分周方法について説明する図である。図4(B)に示す可変分周器122の詳細な機能構成と合わせて、以下、可変分周器122における分周方法について説明する。
図5を用いて、変動用データFMDATA1に基づいた周波数変調方法について具体的に説明する。
図6は、クロック生成回路100とは異なる構成を有するクロック生成回路200の概略構成の一例である。図1に示すクロック生成回路100と異なる部分を中心に説明する。クロック生成回路100と同じ部分には同じ符号を付している。
図7(a)は、スペクトル拡散が施されたクロックの信号波形を示した図である。また、図7(b)は、スペクトル拡散が施されたクロックを差動信号として扱う際の信号波形を示した図である。
(画像形成装置の構成)
図8は、本実施形態に係る光走査装置を含む画像形成装置の概略構成の一例である。
図9は、データ転送クロックを生成するクロック生成回路クロック生成回路を画像データ転送に使用する場合について説明した図である。
101 クロック発生手段
102,202 スペクトラム拡散を行う分周器
103,104 スペクトラム拡散を行なわない分周器
Claims (7)
- 基準クロックを発生させるクロック発生手段と、
前記基準クロックが入力される複数の分周器と、を有するクロック生成回路であって、
少なくとも一つの前記分周器は、前記分周器の分周比を決定する分周比データによって、分周比が可変であり、前記分周比データは、基準分周比データを中心にして時間と共に変動する値のデータである
ことを特徴とするクロック生成回路。 - 前記基準分周比データは、N/Mである(但し、前記N及び前記Mは、正の整数である。)
ことを特徴とするクロック生成回路。 - 前記分周比データは、前記基準分周比データ及び時間と共に変動する変動用データから成り、
前記変動用データの値の時間平均値はゼロである
ことを特徴とする請求項1又は請求項2に記載のクロック生成回路。 - 各々の前記分周器で用いられる前記変動用データは異なる
ことを特徴とする請求項1乃至請求項3のいずれか一項に記載のクロック生成回路。 - 請求項1乃至請求項4のいずれか一項に記載のクロック生成回路により生成されたクロックを用いる電子回路。
- 請求項1乃至請求項4のいずれか一項に記載のクロック生成回路と、前記クロック生成回路で生成されたクロックで動作する画像処理回路とを有する画像形成装置。
- クロック発生手段と複数の分周器とを含むクロック生成回路におけるクロック生成方法であって、
基準クロックを発生させるステップと、
前記基準クロックを複数の前記分周器に入力するステップと、
前記分周器の分周比を決定する分周比データを生成するステップと、
前記分周比データに基づいた分周比で前記基準クロックを分周するステップと、を有し、
前記分周比データは、前記基準分周比データを中心にして時間と共に変動する値のデータであるクロック生成回路におけるクロック生成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013041618A JP6149427B2 (ja) | 2013-03-04 | 2013-03-04 | クロック生成回路及びクロック生成回路におけるクロック生成方法 |
US14/190,277 US9030518B2 (en) | 2013-03-04 | 2014-02-26 | Clock signal generating circuit, image forming apparatus, and clock signal generating method of clock signal generating circuit |
EP14157433.5A EP2775620B1 (en) | 2013-03-04 | 2014-03-03 | Clock signal generating circuit, and clock signal generating method of clock signal generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013041618A JP6149427B2 (ja) | 2013-03-04 | 2013-03-04 | クロック生成回路及びクロック生成回路におけるクロック生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014170362A true JP2014170362A (ja) | 2014-09-18 |
JP6149427B2 JP6149427B2 (ja) | 2017-06-21 |
Family
ID=50230910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013041618A Expired - Fee Related JP6149427B2 (ja) | 2013-03-04 | 2013-03-04 | クロック生成回路及びクロック生成回路におけるクロック生成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9030518B2 (ja) |
EP (1) | EP2775620B1 (ja) |
JP (1) | JP6149427B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015075748A (ja) * | 2013-10-11 | 2015-04-20 | キヤノン株式会社 | 画像形成装置、その制御方法、及びプログラム |
US9692402B2 (en) * | 2014-12-25 | 2017-06-27 | Intel Corporation | Method, apparatus, system for centering in a high performance interconnect |
US10153777B2 (en) * | 2016-09-30 | 2018-12-11 | Texas Instruments Incorporated | Fractional frequency clock divider with direct division |
US10855294B2 (en) | 2016-11-08 | 2020-12-01 | Texas Instruments Incorporated | High linearity phase interpolator |
US10341082B1 (en) | 2018-02-27 | 2019-07-02 | Texas Instruments Incorporated | Delay modulated clock division |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243976A (ja) * | 1992-02-28 | 1993-09-21 | Nec Corp | 分周回路 |
JPH0799789A (ja) * | 1993-09-25 | 1995-04-11 | Ricoh Co Ltd | 基準クロック分周器およびモータ駆動制御装置 |
JPH08286132A (ja) * | 1995-04-14 | 1996-11-01 | Seiko Epson Corp | 光走査装置 |
JPH11338573A (ja) * | 1998-05-25 | 1999-12-10 | Oki Electric Ind Co Ltd | クロック生成回路 |
JP2001014056A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 半導体集積回路装置およびスペクトル拡散クロック発振器 |
JP2006023645A (ja) * | 2004-07-09 | 2006-01-26 | Sharp Corp | 表示装置およびその駆動方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003140615A (ja) | 2001-08-20 | 2003-05-16 | Sanyo Electric Co Ltd | 映像表示装置 |
JP4861714B2 (ja) | 2006-02-02 | 2012-01-25 | 株式会社リコー | スペクトラム拡散クロック発生回路 |
US8160117B1 (en) * | 2008-04-08 | 2012-04-17 | Texas Instruments Incorporated | Line rate spread spectrum clock generator for use in line imaging systems |
JP5381001B2 (ja) * | 2008-10-16 | 2014-01-08 | 富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路の試験方法 |
US8400230B2 (en) * | 2009-07-31 | 2013-03-19 | Akros Silicon Inc. | Frequency modulation of clocks for EMI reduction |
JP2011107750A (ja) * | 2009-11-12 | 2011-06-02 | Renesas Electronics Corp | 半導体集積回路装置 |
JP2011198919A (ja) * | 2010-03-18 | 2011-10-06 | Ricoh Co Ltd | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置 |
-
2013
- 2013-03-04 JP JP2013041618A patent/JP6149427B2/ja not_active Expired - Fee Related
-
2014
- 2014-02-26 US US14/190,277 patent/US9030518B2/en active Active
- 2014-03-03 EP EP14157433.5A patent/EP2775620B1/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243976A (ja) * | 1992-02-28 | 1993-09-21 | Nec Corp | 分周回路 |
JPH0799789A (ja) * | 1993-09-25 | 1995-04-11 | Ricoh Co Ltd | 基準クロック分周器およびモータ駆動制御装置 |
JPH08286132A (ja) * | 1995-04-14 | 1996-11-01 | Seiko Epson Corp | 光走査装置 |
JPH11338573A (ja) * | 1998-05-25 | 1999-12-10 | Oki Electric Ind Co Ltd | クロック生成回路 |
JP2001014056A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 半導体集積回路装置およびスペクトル拡散クロック発振器 |
JP2006023645A (ja) * | 2004-07-09 | 2006-01-26 | Sharp Corp | 表示装置およびその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2775620A3 (en) | 2017-03-15 |
US9030518B2 (en) | 2015-05-12 |
EP2775620B1 (en) | 2019-05-08 |
JP6149427B2 (ja) | 2017-06-21 |
EP2775620A2 (en) | 2014-09-10 |
US20140247317A1 (en) | 2014-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6149427B2 (ja) | クロック生成回路及びクロック生成回路におけるクロック生成方法 | |
US7656422B2 (en) | Pulse width modulaton device and image forming apparatus | |
US20200387078A1 (en) | Pwm outputting circuit and image forming apparatus having the same | |
JP2006305780A (ja) | 画素クロック生成装置、パルス変調装置、および画像形成装置 | |
US8836746B2 (en) | Pixel clock generator, optical scanner and image forming device incorporating same | |
US6154246A (en) | Image processing apparatus and image forming apparatus | |
US20080267653A1 (en) | Image forming apparatus | |
US6807244B2 (en) | Frequency synthesizer | |
JP2011011504A (ja) | 画素クロック生成装置、画像形成装置、画素クロック生成方法、画像形成方法 | |
JP5276351B2 (ja) | 画像形成装置 | |
JP4726061B2 (ja) | 画素クロック生成装置、パルス変調装置及び画像形成装置 | |
JP2014038223A (ja) | 画像形成装置および画像形成装置の制御方法、ならびに、プログラム | |
JP2017071157A (ja) | 画像信号処理装置及びその制御方法、画像形成装置、並びにプログラム | |
JP2009196226A (ja) | パルス変調信号生成装置、光源装置、光走査装置及び画像形成装置 | |
JP2011040941A (ja) | スペクトル拡散クロック生成装置、画像読取装置、画像形成装置、及びスペクトル拡散クロック生成方法 | |
JP2012119879A (ja) | 動作クロック生成装置、動作回路、及び、画像形成装置 | |
US8284454B2 (en) | Image forming apparatus and method of controlling the same | |
JP2005088287A (ja) | 画像形成装置 | |
JP5317499B2 (ja) | 画像形成装置 | |
JP4136796B2 (ja) | 周波数変調装置 | |
JP5100783B2 (ja) | 受信機器及び画像形成装置 | |
JP4450729B2 (ja) | 画像形成装置 | |
JP2006205404A (ja) | 画像形成装置 | |
JP2018014599A (ja) | クロック生成装置、クロック生成方法及び画像形成装置 | |
JP2001309135A (ja) | 信号処理装置、および、信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170508 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6149427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |