JP2018014599A - クロック生成装置、クロック生成方法及び画像形成装置 - Google Patents

Abstract

【課題】スペクトラム拡散されたクロック信号を生成する際に、基準クロック信号に対する時間誤差を低減するための技術を提供する。【解決手段】ＳＳＣＧ回路２００において、逓倍回路２２１は、発振回路２０１から入力されるクロック信号に基づいて、基準クロック信号を生成する。第１プログラマブルカウンタ２２７は、基準クロック信号を周波数変調することで、スペクトラム拡散された拡散クロック信号を生成する。周波数変調は、基準クロック信号の周波数である基準周波数ｆｒから増加した周波数と基準周波数ｆｒから減少した周波数とを、拡散クロック信号の周波数として、基準クロック信号のクロックパルスごとに交互に選択することによって行われる。【選択図】図２

Description

本発明は、クロック生成装置、クロック生成方法、及び当該クロック生成装置を備えた画像形成装置に関するものである。

近年、電子機器の性能の向上に伴って、電子機器の内部で使用するクロック信号が高速化されている。このような高速のクロック信号の使用に起因して、ＥＭＩ（Electro Magnetic Interference）が問題となる。ＥＭＩに対処するための技術として、スペクトル拡散生成器（ＳＳＣＧ：Spread Spectrum Clock Generator）によってクロック信号の周波数スペクトラムを拡散することで、不要輻射の電界強度ピークレベルを低減する技術が一般に知られている。ＳＳＣＧは、基準クロック信号を周波数変調することで、基準クロック信号から、スペクトラム拡散されたクロック信号（拡散クロック信号）を生成する。

特許文献１には、基本周波数のクロック信号を生成する発振回路と、プログラマブルカウンタと、分周器及びＶＣＯから成る拡大スペクトルクロック生成器とによって、拡散クロック信号を生成するＳＳＣＧ回路が開示されている。このようなＳＳＣＧ回路によって生成される拡散クロック信号に同期して動作する回路では、クロックパルス間における周波数の変化が大きくなると、クロックパルス間の時間差に起因して回路に誤動作が生じる可能性がある。このため、拡散クロック信号を使用する回路に誤動作が生じないように、スペクトル拡散（周波数変調）のパラメータが調整される。

特開２００６−２４１１０号公報

しかし、ＳＳＣＧ回路では、通常、基準となるクロック信号の周波数を連続的に増加または減少させることを周期的に繰り返すことで、拡散クロック信号が生成される。この場合、クロックパルスの時間間隔が等間隔のクロック信号のクロックパルスに対する拡散クロック信号のクロックパルスの時間誤差が、拡散クロック信号の周波数の変化に伴って累積される。このような時間誤差の累積によって、例えば、送信側と受信側とで異なるクロック信号で動作する、非同期でデータの送受信を行うシステムにおいて、受信側の回路の動作に不具合が生じる可能性がある。

具体的には、ＳＳＣＧによって生成された拡散クロック信号を送信側の回路に使用する場合、データの送信間隔が１つの送信単位のデータごとに変化するとともに、上述の時間誤差の累積によってその変化量が大きくなる。上述の時間誤差が増大すると、送信側の回路から送信されたデータを、異なるクロック信号で動作する受信側の回路が正しく認識できず、即ち、データを正しく受信できなくなる可能性がある。

本発明は、上述の問題に鑑みてなされたものである。本発明は、スペクトラム拡散されたクロック信号を生成する際に、基準クロック信号に対する時間誤差を低減するための技術を提供することを目的とする。

本発明は、例えば、クロック生成装置として実現できる。本発明の一態様に係るクロック生成装置は、基準クロック信号を生成する第１クロック生成手段と、前記基準クロック信号の周波数変調を行うことで、スペクトラム拡散された拡散クロック信号を生成する際に、前記拡散クロック信号の周波数として、前記基準クロック信号の周波数である基準周波数から増加した周波数と前記基準周波数から減少した周波数とを、前記基準クロック信号のクロックパルスごとに交互に選択することによって、前記基準クロック信号の周波数変調を行う第２クロック生成手段と、を備えることを特徴とする。

本発明によれば、スペクトラム拡散されたクロック信号を生成する際に、基準クロック信号に対する時間誤差を低減することが可能になる。

ＳＳＣＧ回路２００の構成例を示すブロック図。 ＳＳＣＧ回路２００における第１及び第２Ｕ／Ｄ制御信号、並びに各カウンタのカウント値の変化の例を示す図。 ＳＳＣＧ回路２００によって生成される拡散クロック信号の周波数及び時間誤差についての時間変化の例を示す図。 ＭＦＰのハードウェア構成例を示す断面図。 レーザスキャナユニットのハードウェア構成例を示す図。 比較例のＳＳＣＧ回路によって生成される拡散クロック信号の周波数及び時間誤差についての時間変化の例を示す図。

以下、本発明の例示的な実施形態について図面を参照して詳細に説明する。

図１は、一実施形態に係るスペクトラム拡散クロック生成（ＳＳＣＧ）回路２００の構成例を示すブロック図である。ＳＳＣＧ回路２００は、周波数拡散制御部２２０及び変調周期制御部２３０を備え、外部の発振回路２０１から、周波数が所定の周波数ｆｉで一定のクロック信号の入力を受けて動作する。発振回路２０１からの入力クロック信号（ｆｉ）は、周波数拡散制御部２２０及び変調周期制御部２３０にそれぞれ入力される。

周波数拡散制御部２２０は、逓倍回路２２１、第１アップダウン（Ｕ／Ｄ）カウンタ２２２、第２アップダウン（Ｕ／Ｄ）カウンタ２２３、セレクタ２２４、変調パターン制御部２２５、ルックアップテーブル（ＬＵＴ）２２６、及び第１プログラマブルカウンタ２２７によって構成されている。変調周期制御部２３０は、分周回路２３１、及びプログラマブルカウンタ２３２によって構成される。

周波数拡散制御部２２０において、逓倍回路２２１は、ＳＳＣＧ回路２００の外部（発振回路２０１）からの入力クロック信号（ｆｉ）をＮ倍に逓倍することで、周波数ｆｉ＊Ｎ（＝ｆｒ）の基準クロック信号を生成する。逓倍回路２２１は、基準クロック信号（ｆｒ）を、第１及び第２Ｕ／Ｄカウンタ２２２，２２３、変調パターン制御部２２５、並びに第１プログラマブルカウンタ２２７へ出力する。このように、本実施形態の逓倍回路２２１は、基準クロック信号を生成する第１クロック生成手段の一例として機能する。

第１Ｕ／Ｄカウンタ２２２は、逓倍回路２２１から出力された基準クロック信号のアップカウント及びダウンカウントを所定の時間間隔で交互に繰り返してカウント値Ｃ１を生成する。第２Ｕ／Ｄカウンタ２２３は、逓倍回路２２１から出力された基準クロック信号のアップカウント及びダウンカウントを所定の時間間隔で交互に繰り返してカウント値Ｃ２を生成する。本実施形態では、この所定の時間間隔は、第１プログラマブルカウンタ２２７による周波数変調の変調周期と等しくなるように制御される。また、第２Ｕ／Ｄカウンタ２２３は、第１Ｕ／Ｄカウンタ２２２がアップカウントを行っている場合にダウンカウントを行い、第１Ｕ／Ｄカウンタ２２２がダウンカウントを行っている場合にアップカウントを行う。

具体的には、第１Ｕ／Ｄカウンタ２２２は、第２プログラマブルカウンタ２３２から出力される第１Ｕ／Ｄ制御信号に従って、基準クロック信号（ｆｒ）のアップカウントまたはダウンカウントを行ってカウント値Ｃ１を生成する。第２Ｕ／Ｄカウンタ２２３は、第２プログラマブルカウンタ２３２から出力される第２Ｕ／Ｄ制御信号に従って、基準クロック信号（ｆｒ）のアップカウントまたはダウンカウントを行ってカウント値Ｃ２を生成する。第１及び第２Ｕ／Ｄ制御信号は、基準クロック信号のアップカウントとダウンカウントとの間の切り替えを制御する信号であり、後述するように、ハイレベルとローレベルとの間で交互に変化するパルス信号として生成される。第１及び第２Ｕ／Ｄカウンタ２２２，２２３はそれぞれ、生成したカウント値Ｃ１，Ｃ２をセレクタ２２４へ出力する。

セレクタ２２４は、第１Ｕ／Ｄカウンタ２２２から出力されたカウント値Ｃ１と、第２Ｕ／Ｄカウンタ２２３から出力されたカウント値Ｃ２とのいずれかを選択してＬＵＴ２２６へ出力する。ＬＵＴ２２６へ出力された、カウント値Ｃ１，Ｃ２のいずれかのカウント値は、ＬＵＴ２２６に保管される。セレクタ２２４は、変調パターン制御部２２５から出力される切替信号に従って、第１プログラマブルカウンタ２２７へ出力するカウント値の選択を行う。変調パターン制御部２２５は、逓倍回路２２１から出力された基準クロック信号（ｆｒ）に従って選択信号を生成してセレクタ２２４へ出力する。

本実施形態では、変調パターン制御部２２５は、基準クロック信号（ｆｒ）のクロックパルスが入力されるごとに、カウント値Ｃ１，Ｃ２を交互に選択することを指示する選択信号を生成して出力する。これにより、セレクタ２２４は、基準クロック信号（ｆｒ）のクロックパルスごとに、カウント値Ｃ１，Ｃ２を交互に選択してＬＵＴ２２６へ出力することになる。なお、変調パターン制御部２２５は、クロックパルスごとに、カウント値Ｃ１，Ｃ２を交互に選択するパターン以外のパターンを使用してもよい。変調パターン制御部２２５は、レジスタ（図示せず）に予め設定されたパターンに従って選択信号を生成してもよい。その場合、レジスタに設定するパターンによって、静止される拡散クロック信号における、後述する時間誤差の変化を制御することが可能である。

第１プログラマブルカウンタ２２７は、基準クロック信号（ｆｒ）を周波数変調することで、スペクトラム拡散された拡散クロック信号（ｆｏ）を生成するように構成される。ここで、基準クロック信号の周波数ｆｒは、所定の周波数ｆｉ＊Ｎで一定である。これに対し、拡散クロック信号の周波数ｆｏは、基準クロック信号の周波数ｆｒを中心周波数とした所定の周波数範囲（周波数拡散範囲）内で、周期的に変化する。このように本実施形態では、基準クロック信号の周波数ｆｒを中心周波数とした所定の周波数拡散範囲にわたって、クロック信号のスペクトラム拡散を行うセンタースプレッド方式を想定している。なお、拡散クロック信号の周波数ｆｏの時間変化の１周期は、拡散周期（変調周期）に相当する。このように、本実施形態の第１プログラマブルカウンタ２２７は、基準クロック信号の周波数変調を行うことで、スペクトラム拡散された拡散クロック信号を生成する第２クロック生成手段の一例として機能する。

より具体的には、第１プログラマブルカウンタ２２７は、基準クロック信号の周波数ｆｒ（＝ｆｉ＊Ｎ）に対応して設定されるカウント値Ｃｒに、ＬＵＴ２２６に保管されたカウント値Ｃを加算して得られるカウント値Ｃｏ（＝Ｃｒ＋Ｃ）に従って、基準クロック信号（ｆｒ）のカウントを行う。更に、第１プログラマブルカウンタ２２７は、得られたカウント値Ｃｏに従って、拡散クロック信号を生成する。即ち、第１プログラマブルカウンタ２２７は、基準クロック信号（ｆｒ）のクロックパルスが入力されるごとに、カウント値Ｃ１，Ｃ２を交互にカウント値Ｃｒ（基準カウント値）に加算して得られるカウント値Ｃｏに従って、拡散クロック信号を生成する。具体的には、第１プログラマブルカウンタ２２７は、カウント値Ｃｏに対応する周波数のクロック信号を生成し、生成したクロック信号を拡散クロック信号として出力する。

変調周期制御部２３０において、分周回路２３１は、発振回路２０１からの入力クロック信号（ｆｉ）を（１／Ｍ）倍に分周することで、周波数ｆｉ／Ｍの分周クロック信号を生成する。分周回路２３１は、生成した分周クロック信号（ｆｉ／Ｍ）を、第２プログラマブルカウンタ２３２へ出力する。

第２プログラマブルカウンタ２３２は、分周クロック信号のカウントを行ってカウント値Ｃｍを生成（更新）する。更に、第２プログラマブルカウンタ２３２は、カウント値Ｃｍに従って第１及び第２Ｕ／Ｄ制御信号を生成して第１及び第２Ｕ／Ｄカウンタ２２２，２２３へそれぞれ出力する。

図２は、ＳＳＣＧ回路２００における第１及び第２Ｕ／Ｄ制御信号、並びに各カウンタのカウント値の変化の一例を示す図である。図２に示すように、第１及び第２Ｕ／Ｄ制御信号は、変調周期の１／２周期ごとにローレベル（Ｌレベル）とハイレベル（Ｈレベル）との間でレベル（極性）が切り替わり、かつ、第１及び第２Ｕ／Ｄ制御信号間で極性（論理）が反転した信号として生成される。また、分周クロック信号のクロックパルスをカウントして得られるカウント値Ｃｍは、予め設定された変調周期の１／２周期に対応する値に達するごとに０にリセットされている。第２プログラマブルカウンタ２３２は、カウント値Ｃｍを０にリセットするごとに、第１及び第２Ｕ／Ｄ制御信号の極性をそれぞれＬレベルとＨレベルとの間で反転させる（切り替える）。このように、第２プログラマブルカウンタ２３２は、カウント値Ｃｍが変調周期の１／２周期に対応する値に達するごとに、第１及び第２Ｕ／Ｄ制御信号の極性をＬレベルとＨレベルとの間で反転させる（切り替える）ことで、上述の変調周期を制御する。

第１及び第２Ｕ／Ｄカウンタ２２２，２２３は、上述のようにして生成される第１及び第２Ｕ／Ｄ制御信号に従って、基準クロック信号（ｆｒ）のカウントを行う。具体的には、第１Ｕ／Ｄカウンタ２２２は、第１Ｕ／Ｄ制御信号が、Ｈレベルである場合には基準クロック信号（ｆｒ）のアップカウントを行い、Ｌレベルである場合には基準クロック信号（ｆｒ）のダウンカウントを行う。これにより、図２に示すようなカウント値Ｃ１が生成される。同様に、第２Ｕ／Ｄカウンタ２２３は、第２Ｕ／Ｄ制御信号が、Ｈレベルである場合には基準クロック信号（ｆｒ）のアップカウントを行い、Ｌレベルである場合には基準クロック信号（ｆｒ）のダウンカウントを行う。これにより、図２に示すようなカウント値Ｃ２が生成される。

図２のカウント値Ｃ１，Ｃ２のように、第１及び第２Ｕ／Ｄカウンタ２２２，２２３のそれぞれは、第１及び第２Ｕ／Ｄ制御信号に従って、変調周期の１／２周期ごとにアップカウントとダウンカウントとを交互に繰り返す。また、第１及び第２Ｕ／Ｄ制御信号が反転した極性を有することで、第１Ｕ／Ｄカウンタ２２２がアップ（ダウン）カウントを行っている間に第２Ｕ／Ｄカウンタ２２３はダウン（アップ）カウントを行うことになる。

セレクタ２２４は、このようにして生成されたカウント値Ｃ１，Ｃ２を、基準クロック信号（ｆｒ）のクロックパルスごとに、カウント値Ｃ１，Ｃ２を交互に選択してＬＵＴ２２６へ出力する。これにより、第１プログラマブルカウンタ２２７は、基準クロック信号（ｆｒ）のクロックパルスが入力されるごとに、カウント値Ｃ１，Ｃ２を交互にカウント値Ｃｒに加算することで、カウント値Ｃｏを取得する。その結果、第１プログラマブルカウンタ２２７のカウント値Ｃｏは、図２に示すように、基準カウント値Ｃｒを基準として増加したカウント値と減少したカウント値との間で交互に変化することになる。

図３は、本実施形態に係るＳＳＣＧ回路２００によって生成される拡散クロック信号の周波数及び時間誤差についての時間変化の例を示す図である。第１プログラマブルカウンタ２２７は、基準クロック信号（ｆｒ）のクロックパルスが入力されるごとに、図２に示すようなカウント値Ｃｏに対応する周波数のクロック信号を生成する。その結果、図３に示すような変調（拡散）パターンで周波数が時間的に変化する拡散クロック信号が生成される。図３に示すように、拡散クロック信号の周波数は、基準クロック信号の周波数ｆｒを中心周波数として、カウント値Ｃｏの増減に対応した所定の周波数範囲（ｆｒ−Δ／２からｆｒ＋Δ／２の範囲）内で、周期的に変化することになる。また、拡散クロック信号の周波数は、１クロックパルスごとに、基準周波数ｆｒに対して、増加した周波数と減少した周波数との間で交互に切り替えられる。

ここで、図６は、典型的なＳＳＣＧ回路によって生成される拡散クロック信号の周波数及び時間誤差の時間変化の例を示す図であり、本実施形態に対する比較例を示している。図６に示すように、拡散クロック信号の周波数は、周波数ｆｒを中心周波数とした所定の周波数範囲（ｆｒ−Δ／２からｆｒ＋Δ／２の範囲）内で、周期的に変化するとともにクロックパルスごとに段階的に増加または減少する。

この場合、クロックパルスの時間間隔が等間隔の基準クロック信号に対する、拡散クロック信号の時間誤差は、周波数の変化に伴って、図６に示すように変化する。即ち、時間誤差は、拡散クロック信号の周波数の変化に伴って、クロックパルスごとに徐々に累積され、最大となった後に徐々に減少することを周期的に繰り返す。その結果、比較例の拡散クロック信号では、拡散クロック信号の周波数の変化に伴って、時間誤差が非常に大きくなるタイミングが生じる。それにより、送信側と受信側とで異なるクロック信号で動作する、非同期でデータの送受信を行うシステムにおいて、受信側の回路の動作に不具合が生じる可能性がある。

これに対し、図３に示すように、本実施形態のＳＳＣＧ回路２００によって生成される拡散クロック信号では、クロックパルスごとにの時間誤差が累積され続けることがなく、図６に示す比較例よりも時間誤差が十分に少なくなる。これは、本実施形態のＳＳＣＧ回路２００は、１クロックパルスごとに、基準周波数ｆｒに対して、増加した周波数と減少した周波数との間で周波数を交互に切り替えるように、基準クロック信号の周波数変調（スペクトル拡散）を行うためである。

このように、ＳＳＣＧ回路２００は、拡散クロック信号の周波数として、基準周波数ｆｒから増加した周波数と基準周波数ｆｒから減少した周波数とを、基準クロック信号のクロックパルスごとに交互に選択することで、基準クロック信号の周波数変調を行う。これにより、ＳＳＣＧ回路２００は、図３に示すような拡散クロック信号を生成することができる。したがって、本実施形態によれば、拡散クロック信号を生成する際に、拡散クロック信号の周波数の変化に伴う、基準クロック信号に対する時間誤差を低減することが可能である。その結果、拡散クロック信号を使用する回路の誤動作を防止することが可能になる。また、送信側と受信側とで異なるクロック信号で動作する、非同期でデータの送受信を行うシステムにおいて、受信側の回路の動作に不具合を防止することが可能になる。

＜画像形成装置（ＭＦＰ）への適用例＞
次に、上述の実施形態のＳＳＣＧ回路２００の適用例として、画像形成装置に適用した場合について説明する。画像形成装置は、例えば、印刷装置（プリンタ）、複写機、複合機、及びファクシミリ装置等の、モノカラー（単色）またはマルチカラー（多色）の画像を記録媒体に形成する装置である。なお、複合機とは、例えば、複写機能、印刷機能、スキャナ機能、及びファクシミリ機能を含む複数種類の機能のうち、少なくとも２つ以上の複数の機能を有する装置である。以下では、一例として、ＳＳＣＧ回路２００が適用される画像形成装置が、複写機能、印刷機能及びスキャナ機能を有するマルチファインクションプリンタ（ＭＦＰ）である場合について説明する。

（ＭＦＰの構成及び動作）
図４は、図１に示すＳＳＣＧ回路２００が適用されるＭＦＰ１００のハードウェア構成例を示す断面図である。ＭＦＰ１００は、記録媒体（記録紙）への画像形成を行うプリンタユニット１０１と、原稿の画像の読み取りを行うリーダユニット１０２と、読み取り対象となる原稿の搬送を行うＡＤＦユニット１０３とで構成される。

プリンタユニット１０１では、給紙カセット１１０に収納された記録紙Ｐが、ピックアップローラ１１１、給紙ローラ１１２及びリタードローラ１１３によって、１枚ずつ搬送路に給紙される。給紙カセット１１０から給紙された記録紙Ｐは、搬送ローラ１１４によって搬送される。記録紙Ｐは、レジストローラ対１１５の位置に達すると、停止しているレジストローラ対１１５によって斜行補正が行われる。その後、レジストローラ対１１５の回転が開始されることで、記録紙Ｐは、感光ドラム１３１（感光体）と転写ローラ１３３との間の転写ニップ部へ搬送される。

プリンタユニット１０１において、レーザスキャナユニット１２０、感光ドラム１３１、帯電ローラ１３２、転写ローラ１３３、及び現像ローラ１４１を含む現像器１４０は、記録紙Ｐへ画像を形成する画像形成部を構成する。画像形成部では、回転駆動される感光ドラム１３１の外周面が、帯電ローラ１３２の作用によって、所定の極性の電位に一様に帯電する。レーザスキャナユニット１２０は、帯電した感光ドラム１３１を光ビーム（レーザ光）によって露光する。具体的には、レーザスキャナユニット１２０は、時系列のデジタル画素信号に応じて変調されたレーザ光Ｌを出力し、帯電した感光ドラム１３１をレーザ光Ｌで走査することで、感光ドラム１３１上（感光体上）に静電潜像を形成する。

その後、現像器１４０から供給される現像剤（トナー）によって、感光ドラム１３１上の静電潜像が、トナー像として現像される。感光ドラム１３１上に形成されたトナー像は、感光ドラム１３１の回転に伴って、転写ニップ部へ移動する。感光ドラム１３１上のトナー像は、感光ドラム１３１と逆極性の転写バイアスが転写ローラ１３３に印加されることで、転写ニップ部において記録紙Ｐの表面に転写される。

画像形成部においてトナー像が転写された記録紙Ｐは、定着器１５０内へ搬送される。定着器１５０は、定着ヒータ及び加圧ローラによって熱及び圧力を記録紙Ｐに加えることで、記録紙Ｐ上のトナー像を記録紙Ｐに定着させる。このようにして画像が形成された記録紙Ｐは、定着器１５０の通過後、排紙ローラ１６０によって装置外部の排紙トレイへ排紙（排出）される。

また、記録紙Ｐへ両面印刷が行われる場合には、第１面に対する画像形成が終了した記録紙Ｐは、反転フラッパ１７１の位置を通過後、排紙ローラ１６０によって逆方向に搬送され、反転フラッパ１７１によって反転搬送路１７０へ導かれる。反転搬送路１７０に導かれた記録紙Ｐは、搬送ローラ１７２，１７３によって、再びレジストローラ対１１５の位置へ搬送される。その際、記録紙Ｐは、第１面に対する画像形成の際と比較して、第１面及び第２面が反転した状態となっている。その後、記録紙Ｐは、第１面に対する上述の画像形成と同様に、第２面に対する画像形成が行われた後、排紙トレイへ排出される。

（ＭＦＰ１００の制御構成）
図５は、ＭＦＰ１００の制御構成例を示すブロック図であり、特に、レーザスキャナユニット１２０の制御に関連する構成を示している。図５に示すように、ＭＦＰ１００は、レーザスキャナユニット１２０を制御するコントローラ５００を備える。コントローラ５００は、ＣＰＵ５０１、制御クロック生成部５０２、画像クロック生成部５０３、スペクトラム拡散（ＳＳ）クロック生成部５０４、メモリ５０５、ＲＯＭ５０６、及び画像データ生成部５１０を備える。図５の構成例では、画像クロック生成部５０３が図１の発振回路２０１に対応し、ＳＳクロック生成部５０４が図１のＳＳＣＧ回路２００に対応する。

ＣＰＵ５０１は、制御クロック生成部５０２によって生成されるクロック信号に従って動作する。ＣＰＵ５０１は、ＲＯＭ５０６に格納された制御プログラムを読み出して実行することによって、レーザスキャナユニット１２０を制御する。なお、ＣＰＵ５０１は、レーザスキャナユニット１２０だけでなく、ＭＦＰ１００全体の動作を制御しうる。

画像クロック生成部５０３は、所定の周波数（周波数ｆｉ）のクロック信号を、ＳＳクロック生成部５０４への入力クロック信号として生成する。入力クロック信号は、クロックパルスの周期が一定のパルス信号であり、基準クロック信号（ｆｒ）を生成するために用いられる。画像クロック生成部５０３は、生成したクロック信号（ｆｉ）をＳＳクロック生成部５０４へ出力する。

ＳＳクロック生成部５０４は、ＣＰＵ５０１からの指示に従って、画像クロック生成部５０３から出力されたクロック信号（ｆｉ）をＮ倍（例えばＮ＞１）に逓倍することで、基準クロック信号（ｆｒ）を生成する。ＳＳクロック生成部５０４は、生成した基準クロック信号を用いて、メモリ５０５からレーザドライバ１２２への画像データの出力用の拡散クロック信号を生成する。

具体的には、ＳＳクロック生成部５０４は、ＣＰＵ５０１によって設定される、スペクトラム拡散に関連するパラメータに従って、基準クロック信号を周波数変調することで、基準クロック信号のスペクトラム拡散を行う。スペクトラム拡散に関連するパラメータには、拡散周期（変調周期）及び周波数拡散範囲が含まれる。ＳＳクロック生成部５０４は、基準クロック信号のスペクトラム拡散を行うことで、基準クロック信号から、スペクトラム拡散されたクロック信号（拡散クロック信号）を生成する。ＳＳクロック生成部５０４は、生成した拡散クロック信号を、メモリ５０５へ出力する。

画像データ生成部５１０は、ＣＰＵ５０１からの指示に従って、リーダユニット１０２または外部装置から入力された画像データに基づいて、レーザ光Ｌによる感光ドラム１３１の走査における走査ライン（主走査ライン）ごとの画像データを生成する。即ち、画像データ生成部５１０は、感光ドラム１３１上の主走査ラインごとに画像を形成するための画像データ（時系列のデジタル画素信号）を生成する。画像データ生成部５１０は、生成した画像データをメモリ５０５に格納する。メモリ５０５からレーザドライバ１２２への画像データの出力（転送）は、ＣＰＵ５０１による制御下で、拡散クロック信号に同期して行われる。

画像形成処理の実行時には、ＣＰＵ５０１は、ポリゴンモータ１２６へ出力する駆動信号を用いて、ポリゴンモータ１２６（ポリゴンミラー１２７）が所定の回転数（回転速度）で回転するよう、ポリゴンモータ１２６を制御する。ポリゴンモータ１２６の回転速度が所定の回転速度に達すると、ＣＰＵ５０１は、レーザドライバ１２２へ出力するレーザ制御信号を用いて、半導体レーザ１２３を発光させるよう、レーザドライバ１２２を制御する。ＢＤセンサ１２４は、半導体レーザ１２３から出力されたレーザ光を受光すると、ＢＤ信号を生成してＣＰＵ５０１へ送信する。ＣＰＵ５０１は、ＢＤ信号の受信タイミングを基準として、当該受信タイミングから一定時間の経過後に画像データをレーザドライバ１２２へ出力（転送）されるよう、メモリ５０５からレーザドライバ１２２への画像データの出力を制御する。

このように、コントローラ５００においては、メモリ５０５への画像データの書き込みまでの処理は、制御クロック生成部５０２によって生成されるクロック信号に同期して行われる。一方、メモリ５０５からの画像データの読み出し及びレーザドライバ１２２への画像データの出力（転送）は、ＳＳクロック生成部５０４によって生成される拡散クロック信号に同期して行われる。なお、画像データを受信するレーザドライバ１２２は、ＳＳクロック生成部５０４によって生成される拡散クロック信号とは異なるクロック信号で動作している。

本実施形態によれば、上述のように、ＳＳクロック生成部５０４によって拡散クロック信号を生成する際に、拡散クロック信号の周波数の変化に伴う、基準クロック信号に対する時間誤差を低減することが可能である。このため、ＳＳクロック生成部５０４によって生成される拡散クロック信号に同期してコントローラ５００から送信された画像データを受信するレーザドライバ１２２において、正しく画像データを認識（受信）することが可能である。したがって、拡散クロック信号の使用に起因して、ＭＦＰ１００によって形成される画像の画素位置がずれることがなく、画像形成品質の低下を防止できる。また、マルチカラー（多色）の画像を形成する画像形成装置に本実施形態のＳＳＣＧ回路２００を適用した場合には、拡散クロック信号の使用に起因して色ずれが発生することを防止できる。

２００：ＳＳＣＧ回路、２０１：発振回路、２２０：周波数拡散制御部、２２１：逓倍回路、２２２：第１Ｕ／Ｄカウンタ、２２３：第２Ｕ／Ｄカウンタ、２２４：セレクタ、２２５：拡散パターン制御部、２２６：ＬＵＴ、２２７：第１プログラマブルカウンタ、２３０：拡散周期制御部、２３１：分周回路、２３２：第２プログラマブルカウンタ

Claims (9)

1. 基準クロック信号を生成する第１クロック生成手段と、
   前記基準クロック信号の周波数変調を行うことで、スペクトラム拡散された拡散クロック信号を生成する際に、前記拡散クロック信号の周波数として、前記基準クロック信号の周波数である基準周波数から増加した周波数と前記基準周波数から減少した周波数とを、前記基準クロック信号のクロックパルスごとに交互に選択することによって、前記基準クロック信号の周波数変調を行う第２クロック生成手段と、
   を備えることを特徴とするクロック生成装置。
2. 前記基準クロック信号のアップカウント及びダウンカウントを所定の時間間隔で交互に繰り返して第１カウント値を生成する第１カウンタと、
   前記基準クロック信号のアップカウント及びダウンカウントを所定の時間間隔で交互に繰り返して第２カウント値を生成する第２カウンタであって、前記第１カウンタがアップカウントを行っている場合にダウンカウントを行い、前記第１カウンタがダウンカウントを行っている場合にアップカウントを行う、前記第２カウンタと、を更に備え、
   前記第２クロック生成手段は、前記第１カウンタから出力される前記第１カウント値と、前記第２カウンタから出力される前記第２カウント値とを、前記基準クロック信号のクロックパルスごとに交互に選択して得られるカウント値に対応する周波数のクロック信号を、前記拡散クロック信号として生成する
   ことを特徴とする請求項１に記載のクロック生成装置。
3. 前記第２クロック生成手段は、前記基準周波数に対応する基準カウント値に対して、前記基準クロック信号のクロックパルスごとに、前記第１カウント値と前記第２カウント値とを交互に加算して得られるカウント値に従って、前記拡散クロック信号を生成する
   ことを特徴とする請求項２に記載のクロック生成装置。
4. 前記第１カウンタ及び前記第２カウンタは、それぞれ、前記周波数変調の変調周期の１／２周期ごとに、前記基準クロック信号のアップカウントとダウンカウントとの間の切り替えを行う
   ことを特徴とする請求項２または３に記載のクロック生成装置。
5. 前記第１カウンタ及び前記第２カウンタに、前記基準クロック信号のアップカウントとダウンカウントとの間の切り替えを制御する制御信号を出力することによって、前記変調周期を制御する制御手段を更に備える
   ことを特徴とする請求項４に記載のクロック生成装置。
6. 前記制御手段は、ハイレベルとローレベルとの間で交互に変化するパルス信号を、前記第１カウンタ及び前記第２カウンタへ出力する第１制御信号及び第２制御信号として生成し、
   前記第１制御信号及び前記第２制御信号の１周期は、前記変調周期と等しく、
   前記第２制御信号は、前記第１制御信号の前記ハイレベルと前記ローレベルとが反転したパルス信号である
   ことを特徴とする請求項５に記載のクロック生成装置。
7. 前記第１クロック生成手段は、外部から入力される、周波数が一定のクロック信号をＮ倍に逓倍することによって、前記基準クロック信号を生成する
   ことを特徴とする請求項１から５のいずれか１項に記載のクロック生成装置。
8. 請求項１から７のいずれか１項に記載のクロック生成装置と、
   画像データに応じた光ビームによって感光体上を走査することで、当該感光体に静電潜像を形成する画像形成手段と、
   前記クロック生成装置によって生成された拡散クロック信号に同期して前記画像データを前記画像形成手段へ転送する転送手段と、
   を備えることを特徴とする画像形成装置。
9. 基準クロック信号を生成する第１クロック生成工程と、
   前記基準クロック信号を周波数変調することで、スペクトラム拡散された拡散クロック信号を生成する際に、前記拡散クロック信号の周波数として、前記基準クロック信号の周波数である基準周波数から増加した周波数と前記基準周波数から減少した周波数とを、前記基準クロック信号のクロックパルスごとに交互に選択することによって、前記基準クロック信号の周波数変調を行う第２クロック生成工程と、
   を含むことを特徴とするクロック生成方法。

Images