JP2003157058A - 液晶パネル駆動システム及び液晶表示装置 - Google Patents
液晶パネル駆動システム及び液晶表示装置Info
- Publication number
- JP2003157058A JP2003157058A JP2001355634A JP2001355634A JP2003157058A JP 2003157058 A JP2003157058 A JP 2003157058A JP 2001355634 A JP2001355634 A JP 2001355634A JP 2001355634 A JP2001355634 A JP 2001355634A JP 2003157058 A JP2003157058 A JP 2003157058A
- Authority
- JP
- Japan
- Prior art keywords
- frequency divider
- output signal
- liquid crystal
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
ループ内のプログラマブルカウンタの削減ができる液晶
パネル駆動システムとそれを用いた液晶表示装置を提供
することを目的とする。 【解決手段】 VCO1の発振周波数を低くする1/X
分周器と、PLLループ3に入力されるクロックを一定
に保つための1/Y分周器を備え、1/X分周器7の分
周比を4に、1/Y分周器8の分周比を1に設定して、
所定値に対して4倍高い値のVCO1の周波数で水平シ
フトクロックとそれ以外のパルスを同一に生成する。
Description
ステムに関するものである。
て、特開平8−289232号公報に開示されている。
従来の液晶駆動システムの構成について図4に、図5に
各部の動作波形を示す。以下、これらの図を用いて動作
を説明する。
器(以下、「VCO1」という。)の出力信号f1(図
5)を3分の1に分周する1/3分周器2で分周して出
力信号f2(図5)を得ている。この1/3分周器2の
出力信号f2と水平同期信号入力端子14から与えられ
る外部入力信号H−SYNCとでフェーズロックループ
(以下、「PLLループ」という。)3を形成し、1/
3分周器2の出力信号f2をモード選択スイッチのSW
5を介して1/N分周器で分周し、N相水平シフトクロ
ック周波数信号f3(図5)を水平シフトクロックf3
として水平シフトクロック出力端子15から出力する。
表示時に4:3パネル駆動時と同じ処理を行う。
行う場合は、VCO1の出力信号f1をPLLループ3
から得られる、4:3表示時での両サイド黒表示部と中
央表示部の切り換え信号f7(図5)により切り換え、
切り換え器4で1/2分周あるいは1/4分周の切り換
えを行う。これによって得られた出力信号f9(図5)
をモード選択スイッチのSW5を介して1/N分周器6
で分周する。さらに、4:3表示時のN相水平シフトク
ロック周波数f10(図5)を水平シフトクロック出力
端子15から出力する。
と、ワイドパネルにおいてはワイド表示時の水平シフト
クロック周波数に対し、中央表示部の水平シフトクロッ
クは0.75倍、両サイド黒表示部のシフトクロックは
1.5倍となるサイドブラックでの4:3表示が可能と
なる。
システムでは、複数の液晶パネルを駆動するためには、
水平画素数の値により水平シフトクロックが決定するた
めVCO1の周波数をパネルごとに設定するが、低画素
数から高画素数のパネル全てに対応するためにはVCO
1の周波数設定範囲を大きく確保する必要があり、回路
規模の増大や調整感度の低下の問題が発生していた。
ック信号f2も変化するため、シフトクロック以外のパ
ルスを生成するPLLループ内のプログラマブルカウン
タからデコードされる値も液晶パネルごとに必要となり
回路の増大を招いていた。
O1の周波数設定範囲を狭くし、PLLループ内のプロ
グラマブルカウンタの削減ができる液晶パネル駆動シス
テムとそれを用いた液晶表示装置を提供することを目的
とする。
に、本発明の液晶パネル駆動システム及び液晶表示装置
は、VCO1の発振周波数を低くする1/X分周器と、
PLLループ3に入力されるクロックを一定に保つため
の1/Y分周器を備えている。
て説明する。
一実施形態を示す回路構成図であり、図2と図3は図1
各部の動作波形図である。
来例で必要なクロック周波数f1(図2)を生成するた
めには、1/X分周器7の分周比を4に、1/Y分周器8
の分周比を1に設定することにより、従来技術に比べて
4倍高い値のVCO1周波数で水平シフトクロックとそ
れ以外のパルスを同一に生成できる。
とができ、これによって駆動したいパネルに必要な水平
シフトクロックを生成するために必要なVCO1の発振
周波数の設定を狭い範囲で実現することが可能となる。
晶パネルの場合として、水平画素数100ヶの4:3パ
ネルと200ヶの4:3パネルの場合を例に説明する。
この場合、両者のパネルを駆動するために必要なパルス
である水平シフトクロックは、水平画素が100ヶのパ
ネルに対して水平画素数200ヶのパネルは2倍の周波
数が必要となる。一方、PLLループ3から生成される
その他のパルスのタイミングは全て同一の値を採用す
る。
明を行う。
周比を4、分周器8の分周比を1に設定すると、VCO
発振信号f11(図3)は、分周器7により1/4分周
されてパルスf1が生成され、分周器2で更に1/3分
周された信号f2がモード選択SW5で選択され、さら
に分周器6で分周されてN相の水平シフトクロックf3
(図3)が出力される。
8で1/Y分周したパルスf12(図3)が入力され
る。結果的に、VCO1の発振周波数f11に対し水平
シフトクロックf3は1/24に分周され、PLLルー
プ3に入力されるパルスf12は1/12に分周されて
いることになる。
周比を2、分周器8の分周比を2に設定すると、VCO
発振信号f11(図3)は、分周器7により1/2分周
されてパルスf1が生成され、分周器2で更に1/3分
周された信号f2が前記モード選択SW5で選択され、
さらに、分周器6で分周されたN相の水平シフトクロッ
クf3(図3)が出力される。PLLループ3にはクロ
ックf2を分周器8で1/2分周したパルスf12(図
3)が入力される。結果的に、VCO1の発振周波数f
11に対し水平シフトクロックf3は、1/12に分周
され、PLLループ3に入力されるパルスf12は、1
/12に分周される。
異なってもPLLループ3には同じ周波数のパルスが入
力される。PLLループ3のプログラマブルカウンタ値
が兼用でき、これによって回路を大幅に削減することが
できる。
した周波数のパルスが出力されることになる。
から高画素まで駆動するシステムにおいてもVCO1の
発振周波数設定範囲を狭くでき、かつ水平シフトクロッ
ク以外のパルスを生成するPLLループ内のプログラマ
ブルカウンタからデコードされる値も兼用することが可
能であることから回路の増大を防ぐことができる。
を示す図
パネル駆動時の各部動作波形図
Claims (3)
- 【請求項1】 発振器の出力信号を第1の比率で分周す
る第1の分周器と、 第1の分周器の出力信号を3分周した信号を出力する1
/3分周器と、前記1/3分周器の出力信号を第2の比
率で分周する第2の分周器と、 第2の分周器の出力信号と入力水平同期信号とが入力さ
れるPLLループと、 前記PLLループの出力信号により、前記第1の分周器
の出力信号を1/2分周するか1/4分周するかを切り
換える切り換え手段と、 前記1/3分周器の出力信号と前記切り換え手段の出力
信号とを外部から与えられる信号によって選択してワイ
ド表示または4:3表示とするモード選択スイッチと、 前記モード選択スイッチからの出力を入力して1/N分
周し、そのN相出力信号をワイド表示モードまたは4:
3表示モードでのパネルのN相水平シフトクロックとす
る1/N分周器とを備えたことを特徴とする液晶パネル
駆動システム。 - 【請求項2】 前記PLLループに入力される信号が、
前記VCOの出力信号と前記N相水平シフトクロックの
周波数との比に応じた値で前記発振器の出力信号を分周
した信号であることを特徴とする請求項1記載の液晶パ
ネル駆動システム。 - 【請求項3】 液晶パネルと、 発振器の出力信号を第1の比率で分周する第1の分周器
と、 第1の分周器の出力信号を3分周した信号を出力する1
/3分周器と、前記1/3分周器の出力信号を第2の比
率で分周する第2の分周器と、 第2の分周器の出力信号と入力水平同期信号とが入力さ
れるPLLループと、 前記PLLループの出力信号により、前記第1の分周器
の出力信号を1/2分周するか1/4分周するかを切り
換える切り換え手段と、 前記1/3分周器の出力信号と前記切り換え手段の出力
信号とを外部から与えられる信号によって選択してワイ
ド表示または4:3表示とするモード選択スイッチと、 前記モード選択スイッチからの出力を入力して1/N分
周し、そのN相出力信号をワイド表示モードまたは4:
3表示モードでのパネルのN相水平シフトクロックとす
る1/N分周器とを備えた液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001355634A JP3965978B2 (ja) | 2001-11-21 | 2001-11-21 | 液晶パネル駆動システム及び液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001355634A JP3965978B2 (ja) | 2001-11-21 | 2001-11-21 | 液晶パネル駆動システム及び液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003157058A true JP2003157058A (ja) | 2003-05-30 |
JP3965978B2 JP3965978B2 (ja) | 2007-08-29 |
Family
ID=19167313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001355634A Expired - Fee Related JP3965978B2 (ja) | 2001-11-21 | 2001-11-21 | 液晶パネル駆動システム及び液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3965978B2 (ja) |
-
2001
- 2001-11-21 JP JP2001355634A patent/JP3965978B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3965978B2 (ja) | 2007-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100510499B1 (ko) | 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치 | |
KR200204617Y1 (ko) | Lcd모니터의 수직화면 제어장치 | |
JP2011150373A (ja) | 表示パネル制御回路および表示パネル制御方法 | |
JPH09258701A (ja) | マトリックス型表示装置およびその駆動方法 | |
JP2003157058A (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
JP3638335B2 (ja) | 液晶パネルの表示変換装置 | |
JPH10229504A (ja) | 同期処理回路 | |
JPH10143133A (ja) | Osd装置 | |
JP4449102B2 (ja) | 画像表示装置 | |
JP3226464B2 (ja) | 3相クロックパルス発生回路 | |
JP2728570B2 (ja) | マトリクス表示装置 | |
US20040135759A1 (en) | Horizontal shift clock pulse selecting circuit for driving a color LCD panel | |
JPH07160222A (ja) | 液晶表示装置 | |
JP2001228816A (ja) | 基準信号生成装置及びその信号生成方法 | |
JPH10271419A (ja) | 液晶表示装置 | |
KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
JPH10327067A (ja) | 分周器 | |
JP3539121B2 (ja) | ドットクロック生成回路 | |
JPH0944118A (ja) | インターフェイス回路 | |
JP3276797B2 (ja) | 水平出力パルス発生回路 | |
JP2715179B2 (ja) | マイクロコンピュータ | |
JPH10304283A (ja) | 液晶表示装置 | |
JPH10173518A (ja) | Pll回路およびそれを用いた画像表示装置 | |
JP2002010102A (ja) | 発振器用位相制御装置 | |
JPH026468Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |