KR920009008B1 - 온 스크린 표시 시스템 - Google Patents

온 스크린 표시 시스템 Download PDF

Info

Publication number
KR920009008B1
KR920009008B1 KR1019900009672A KR900009672A KR920009008B1 KR 920009008 B1 KR920009008 B1 KR 920009008B1 KR 1019900009672 A KR1019900009672 A KR 1019900009672A KR 900009672 A KR900009672 A KR 900009672A KR 920009008 B1 KR920009008 B1 KR 920009008B1
Authority
KR
South Korea
Prior art keywords
data
horizontal
ram
gate
screen display
Prior art date
Application number
KR1019900009672A
Other languages
English (en)
Other versions
KR920001938A (ko
Inventor
이재경
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019900009672A priority Critical patent/KR920009008B1/ko
Publication of KR920001938A publication Critical patent/KR920001938A/ko
Application granted granted Critical
Publication of KR920009008B1 publication Critical patent/KR920009008B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

온 스크린 표시 시스템
제1도는 종래 온 스크린 표시 시스템 구성도.
제2도는 제1도에 따른 각부 타이밍도.
제3도는 본 발명에 따른 온 스크린 표시 시스템 구성도.
제4도는 제3도에 따른 각부 타이밍도.
제5도는 본 발명에 따른 제어흐름도.
제6도는 본 발명을 설명하기 위한 설명도.
* 도면의 주요부분에 대한 부호의 설명
AN11, AN12: 앤드게이트 11, 12 : 제1, 제2분주기
13 : 인터페이스부 14 : 램
15 : 온 스크린 표시 데이타롬 16 : 마이컴
17 : 발진부 B : 수평위치 레지스터
C : 수평크기 레지스터 D : 램어드레스 레지스터
E : 수직크기 레지스터
본 발명은 온 스크린 표시(OSD) 시스템에 관한 것으로 특히, 소프트웨어로 문자크기와 위치를 조절할 수 있도록 함과 아울러 집적소자화 할 경우 그 크기를 최소화 시킬 수 있도록 한 온 스크린 표시 시스템에 관한 것이다.
제1도는 종래 온 스크린 표시 시스템 구성도로서, 이에 도시된 바와같이 수직동기신호(Vsync)와 수평동기신호(Hsync)를 앤드게이트(AN1)에서 조합하여 수평위치 설정부(1)에 인가하고, 그의 출력과 상기 앤드게이트(AN1)의 출력을 앤드게이트 (AN2)에서 조합한 후 문자 수직크기 설정부(2)에 인가하며, 상기 수직동기신호 (Vsync)를 상기 수평위치 설정부(1) 및 문자 수직크기 설정부(2)의 리세트신호 (
Figure kpo00001
)로 인가하고, 상기 수평동기신호(Hsync)를 일측에 입력받는 앤드게이트(AN3)의 출력을 인가받아 클럭을 발진하는 발진부(3)의 발진출력을 그 앤드게이트(AN3)의 타측입력으로 인가한 후 그 앤드게이트(AN3)의 출력과 상기 문자 수직크기 설정부(2)의 출력을 앤드게이트(AN4)에서 조합하여 수직위치 설정부(4)에 인가하고, 그 수직위치 설정부(4)의 출력과 상기 앤드게이트(AN3)의 출력을 앤드게이트(AN5)에서 조합하여 문자 수평크기 설정부(5)에 인가하며, 그 문자 수평크기 설정부(5)의 출력과 상기 앤드게이트(AN3)의 출력을 앤드게이트(AN6)에서 조합하여 병렬입력을 받아 직렬출력을 하는 인터페이스부(6)에 클럭신호(CLK)로 인가하며, 롬(8)의 데이타를 인가받고 상기 수직위치 설정부(4)의 출력을 읽기신호(RD)로 인가받아 출력하는 램(7)의 출력데이타를 상기 인터페이스부(6)를 통해 온 스크린 표시 데이타(OSD DATA)로 출력하도록 구성되었다. 여기서, 수평동기신호(Hsync)를 출력하도록 구성되었다. 여기서, 수평동기신호(Hsync)를 수직위치 설정부(4) 및 문자 수직크기 설정부(5)의 리세트신호 (
Figure kpo00002
)로 인가하며, 수평위치 설정부(1), 분자 수직크기 설정부(2), 수직위치 설정부 (4) 및 문자 수직크기 설정부(5)는 각기 입력을 설정된 크기에 따라 카운팅하도록 한다.
이와같이 구성된 종래 온 스크린 표시 시프템의 작용 및 문제점을 설명하면 다음과 같다.
제2a도 내지 제2k는 제1도에 따른 각부 타이밍도로서, 제2a도와 같은 수직동기신호(Vsync)와 제2b도와 같은 수평동기신호(Hsync)를 앤드게이트(AN1)에서 조합하면, 제2c도와 같은 수평동기신호(Hsync)가 수평위치 설정부(1)에 출력되고, 그에 따라 수평위치 설정을 위한 임의의 카운트를 하여 출력하면, 앤드게이트(AN2)에서 상기 앤드게이트(AN1)의 출력인 수평동기신호에 동기하여 제2d도와 가은 파형의 신호로 문자 수직크기 설정부(2)에 인가되는데, 이 문자 수직크기 설정부(2)에서도 임의의 카운트를 실시하여 문자 수직크기를 결정하는 제2e도와 같은 출력을 한다. 수평위치가 설정되면 그 라인이 시작하는 수직위치를 설정해야 하므로 발진부(3)의 제2f도와 같은 파형의 발진클럭과 수평동기신호(Hsync)를 앤드게이트(AN3)를 통해 제2g도와 같은 파형의 신호로 동기시킨 후 상기 문자 수직크기 설정부(2)의 제2e도와 같은 출력과 앤드게이트(AN4)에서 조합하여 제2h도와 같은 파형의 신호로 수직위치 설정부(4)에 인가시켜 카운트한 후 앤드게이트(AN5)에서 상기 제2i도와 같은 앤드게이트(AN3) 출력과 조합한다. 이 앤드게이트(AN=)는 제2i도와 같은 파형의 신호로 출력하고, 문자 수평크기 설정부(5)에서 카운트한 출력과 상기 앤드게이트(AN3)의 출력을 앤드게이트(AN()에서 조합하여 제2j도와 같은 신호로 인터페이스부(6)의 클럭신호(CLK)로 인가한다. 또한, 상기 수직위치 설정부(4)의 제2k도와 같은 읽기신호(RD)에 따라 램(7)은 인터페이스부(6)에 온 스크린 표시 데이타를 병렬데이타로 입력시키고, 병렬입력되는 온 스크린 표시 데이타를 앤드게이트(AN6)의 출력인 제2j도와 같은 클럭신호(CLK)에 동기하여 온 스크린 표시 데이타를 직렬데이타로 출력한다.
이때 1라인은 온 스크린 데이타 출력이 완료되면, 수평동기신호(Hsync)에 의해 수직위치 설정부(4) 및 문자 수평크기 설정부(5)가 리세트(
Figure kpo00003
)되고, 다시 램(RAM)은 롬(8)을 부터 온 스크린 데이타를 입력받아 수직위치 설정부(4)의 출력에 따라 인터페이스부(6)에 출력한다. 이와같은 과정으로 수평위치 설정부(1) 및 분자 수직크기 설정부(2)가 리세트(
Figure kpo00004
)되는 수직동기신호(Vsync)가 입력되는 때까지를 주기로 반복한다.
그러나 이와같은 종래 온 스크린 표시 시스템은 하드웨어로 실현하기 때문에 접적소자화 할 경우에 많은 칩면적을 치지하고, 특히 각 블록들이 입력되는 신호를 이미 설정한 기준값만큼 카운트해야 하므로 설계가 복잡하여 집적회로의 소형화에 어려움이 많다.
본 발명은 이와같은 문제점을 감안하여 온 스크린 표시의 수평, 수직위치를 마이컴을 통해 소프트웨어로 제어하도록 하여 온 스크린 표시 시스템의 집적회로화 할 경우 칩면적을 최소화하도록 한 온 스크린 표시 시스템을 창안한 것으로, 이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.
제3도는 본 발명에 따른 온 스키린 표시 시스템 구성도로서, 이에 도시한 바와같이 수직동기신호(Vsync)와 수평동기신호(Hsync)를 앤드게이트(AN11)에서 조합 후 제1분기주(11)를 통해 임의의 수로 분주하여 마이컴(16)에 제1인터럽트신호(INT1)로 출력하고, 상기 수평동기신호(Hsync)와 발진기(17)의 발진클럭을 앤드게이트 (AN12)를 통해 조합한 후 제2분주기(12)를 통해 임의의 수로 분주한 후 상기 마이컴 (16)에 제2인터럽트신호(INT2)로 출력함과 아울러 인터페이스부(13)에 클럭신호 (CLK)로 인가하며, 상기 제1분주기(11)는 상기 수직동기신호(Vsync)를, 상기 제2분주기(12)는 상기 수평동기신호(Hsync)를 각기 리세트신호(
Figure kpo00005
)로 인가받고, 온 스크린 표시 롬(15)의 데이타를 입력받는 램(14)은 상기 마이컴(16)의 읽기 제어 신호(
Figure kpo00006
)에 따라 상기 인터페이스부(13)에 병렬데이타로 출력하도록 구성하였다.
이와같이 구성한 본 발명의 작용 및 효과를 설명하면 다음과 같다.
제4a도 내지 제4f도는 제3도의 각부 타이밍도로서, 제4a도 및 제4b도와 같은 수직동기신호(Vsync) 및 수평동기신호(Hsync)가 앤드게이트(AN11)를 통해 조합되어 제1분주기(11)에 입력된다.
이 제1분주기(11)에서는 수평동기신호(Hsync)를 설정한 임의의 값으로 분주하여 제4c도와 같은 파형의 제1인터럽트신호(INT1)로 마이컴(16)에 입력시킨다. 또한, 상기 제4b도와 같은 수평동기신호(Hsync)와 제4d도와 같은 발진기(17)의 발진 클럭을 앤드게이트(AN12)를 통해 조합하여 제4e도와 같은 파형의 신호로 제2분주기 (12)에 입력시키고 이 제2분주기(12)는 수평동기신호(Hsync)내의 발진 클럭을 임의의 값으로 분주하여, 상기 마이컴(16)에 제2인터럽트신호(INT2)로 출력함과 아울러 인터페이스부(13)의 동기 클럭신호(CLK)로 출력한다. 이 인터페이스부(13)는 마이컴(16)의 제어에 따라 램(14)에서 출력되는 병렬 데이타를 입력받고 상기 제2분주기(12)의 출력인 제2인터럽트신호(INT2)와 같은 동기 클럭(CLK)에 동기를 맞취 직렬 데이타로 변환하여 온 스크린 표시 데이타로 출력한다.
제5도는 제3도 본 발명에 따른 마이컴(16)의 온 스크린 표시제어 흐름도로서, 이에 도시한 바와같이 마이컴(16)은 제1분주기(11)와 제2분주기(12)에 따른 제1인터럽트신호(INT1) 및 제2인터럽트신호(INT2)의 상승에지를 감지하여 그에따라 제어하는데, 마이컴(16)내에는 수평위치 레지스터(B), 수평크기 레지스터(C), 램 어드레스 레지스터(D) 및 수직크기 레지스터(E)를 구비하고 있고, 그 레지스터(B, C, D, E) 각각에 따른 임의의 값을 설정한 후 상기 인터럽트신호(INT1), (INT2)에 따라 제어동작을 한다. 먼저, 제1인터럽트신호(IN1)가 발생될 때 마다 수평위치 레지스터(B)의 값을 하나씩 감소시키면서 그 수평위치 레지스터(B)에 설정된 수평위치 설정을 위한 임의의 값만큼 상기 제1인터럽트신호(INT1)를 감지하여 수평위치를 찾은 후 롬(15)의 데이타를 램(14)으로 전송시킴과 아울러 그 램(14)에 읽기신호(
Figure kpo00007
)를 출력하여 온 스크린 표시 데이타를 인터페이스부(13)에 입력시키고, 다시 제2분주기(12)를 통해 제2인터럽트신호(INT2)를 감지하여, 수평크기 결정을 위한 임의의 설정값을 갖는 수평크기 레지스터 (C)의 값을 그 제2인터럽트신호(INT2)가 발생될 때 마다 감소시키므로서 수평크기 레지스터(C)의 값이 제로가 되는 때에 수평크기를 결정하며, 이때 제2인터럽트신호 (INT2)를 동기클럭(CLK)으로 하여 인터페이스부(13)는 온 스크린 표시 데이타를 직렬 데이타로 출력한다.
한편, 상기 수평크기 레지스터(C)의 값이 제로가 되면, 다시 초기화시킨 후 수직동기신호(Vsync)가 고전위 구간인지 판별하고, 이때 고전위 구간이면 수평동기신호 (Hsync)가 고전위 구간인지를 판별하여 고전위이면, 램어드레스 레지스터(D)값을 "1"증가 (D=D+1)시킨 후 그 어드레스에 따른 램(14)의 데이타를 인터페이스부(13)에 전송하고 이후 제2인터럽트신호(INT2)를 감지하여 수평크기 레지스터(C)값을 감소시키는 과정을 반복한다. 한편, 상기에서 수평동기신호(Hsync)가 고전위 구간이 아니면 즉, 저전위 구간이 되면, 상기 램(14)의 어드레스 레지스터(D)를 초기상태에서 "1" 감소시킨(D=초기상태-1)값으로 설정하고, 수직크기 레지스터(E)값을 "1" 감소시킨 후 그 수직크기 레지스터(E)값이 제로가 될 때 까지 상기 램어드레스 레지스터(D)값을 "1"증가시키면서 램(14)의 데이타를 인터페이스부(13)에 전송한 후 제2인터럽트신호 (INT2)에 따른 제어과정을 반복하고, 상기 수직크기 레지스터(E)값이 제로가 되면 상기 롬(15)에서 램(14)에 새로운 온 스크린 표시 데이타를 저장한 후 상기 램어드레스 레지스터(D) 및 수직크기 레지스터(E)의 설정값을 초기화하여 상기 램(14)의 데이타를 인터페이스부(13)에 전송하는 과정으로 궤환하는데, 이 반복과정중 수직동기신호 (Vsync)가 저전위가 되면 한 화면의 온 스크린 표시를 마친다.
즉, 수직동기신호(Vsync)의 한 주기를 주기로 반복한다.
제6도는 본 발명을 설명하기 위한 설명도로서, 제1인터럽트신호(INT1)에 따라 수평위치 레지스터(B)의 설정값을 감소시켜 수평위치(BB)를 설정한 후 제2인터럽트신호(INT2)에 따라 수평크기 레지스터(C)의 설정값을 감소시켜 수평크기(CC)를 설정하며, 수평동기신호(Hsync)의 한 주기동안 램(14)의 어드레스(D)를 증가시키면서 램(14)의 데이타를 인터페이스부(13)에 병렬데이타로 인가하며, 이때 인터페이스부 (13)는 상기 제2인터럽트신호(INT2)에 동기하여 온 스크린 표시 데이타를 직렬 데이타로 출력하고, 수직크기 레지스터(E)에 설정한 값에 의해 수직크기(E)를 결정하는데, 이때에는 램어드레스 레지스터(D)의 값을 초기상태에서 부터 지정되도록 하여 같은 번지의 데이타를 수평동기신호(Hsync) 주기로 수직크기(E)만큼 반복한다.
여기서, 롬(15)의 데이타를 램(14)에 전송할 때는 한 라인에 해당하는 데이타를 전송하고, 램(14)에 전송할 때는 한 라인에 해당하는 데이타를 전송하고, 램(14)의 데이타는 어드레스 레지스터(D)에 의해 지정하는 어드레스에 따라 한 글자에 해당하는 데이타를 인터페이스부(13)에 전송한다.
또한, 수직크기 레지스터(E)의 값에 따라 수직크기를 결정하는데 E=1일 경우는 램(14)에 저장된 데이타를 한 라인을 한번만 표시하게 되고, E=2, 3이면 두번, 세번 램(14)의 같은 어드레스를 지정하여 같은 데이타를 두, 세라인에 반복 표시한다.
이상에 설명한 바와같이 본 발명은 온 스크린 표시에 있어서, 한 주기 수직동기신호 구간에서 수평동기신호를 분주하여 인터럽트를 걸고, 한 주기 수평동기신호 구간에서 인터럽트를 걸어 이 인터럽트에 따라 수평위치, 수평크기, 수직크기 등을 소프트웨어로서 처리하여 결정하므로 하드웨어를 대폭 감소시킬 수 있는 효과가 문자의 크기, 위치를 자유롭게 조절할 수 있고, 온 스크린 표시 데이타 램 크기가 한 라인의 문자수 만큼만 저장하면 되므로 램의 크기를 대폭 줄일 수 있는 효과가 있다.

Claims (1)

  1. 수직동기신호(Vsync)와 수평동기신호(Hsync)를 앤드게이트(AN11)에서 조합 후 제1분주기(11)를 통해 임의의 크기로분주하여 마이컴(16)에 제1인터럽트신호 (INT1)로 인가하고, 상기 수평동기신호(Hsync)와 발진부(17)의 발진클럭을 앤드게이트(AN12)에서 조합 후 제2분주기(12)를 통해 일정크기로 분주하여 상기 마이컴(16)에 제2인터럽트신호(INT2)로 인가함과 아울러 인터페이스부(13)의 동기클럭(CLK)으로 인가하며, 상기 마이컴(16)은 상기 제1인터럽트신호(INT1) 및 제2인터럽트신호 (INT2)에 따라 온 스크린 문자의 수평위치, 수평크기 및 수직크기를 결정하여 온 스크린 표시 데이타 롬(15)의 데이타를 램(14)에 전송 후 그 램(14)의 데이타를 상기 인터페이스부(13)에 전송시켜, 그 인터페이스부(13)에서 그 입력 병렬 데이타를 상기 동기클럭(CLK)에 따라 직렬 데이타로 변환하여 온 스크린 표시 데이타로 출력하도록 구성한 것을 특징으로 하는 온 스크린 표시 시스템.
KR1019900009672A 1990-06-28 1990-06-28 온 스크린 표시 시스템 KR920009008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900009672A KR920009008B1 (ko) 1990-06-28 1990-06-28 온 스크린 표시 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900009672A KR920009008B1 (ko) 1990-06-28 1990-06-28 온 스크린 표시 시스템

Publications (2)

Publication Number Publication Date
KR920001938A KR920001938A (ko) 1992-01-30
KR920009008B1 true KR920009008B1 (ko) 1992-10-12

Family

ID=19300603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009672A KR920009008B1 (ko) 1990-06-28 1990-06-28 온 스크린 표시 시스템

Country Status (1)

Country Link
KR (1) KR920009008B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521942B1 (ko) * 1998-08-22 2006-01-27 엘지전자 주식회사 오에스디 문자 안정화장치 및 안정화방법

Also Published As

Publication number Publication date
KR920001938A (ko) 1992-01-30

Similar Documents

Publication Publication Date Title
US5432905A (en) Advanced asyncronous video architecture
JPH10153989A (ja) ドットクロック回路
JP4040712B2 (ja) スタートパルス垂直信号生成器およびtft液晶表示装置のゲート駆動方法
KR100744135B1 (ko) 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법
KR920009008B1 (ko) 온 스크린 표시 시스템
JP3375764B2 (ja) 字体生成装置
KR900005789A (ko) 클럭 신호 발생 장치 및 그 방법
KR940004182Y1 (ko) 경사체 글자체 표시장치
US20060125818A1 (en) Image data synchronizer applied for image scaling device
JP2715179B2 (ja) マイクロコンピュータ
KR930005811B1 (ko) 표시제어장치 및 이를 집적화한 반도체 집적회로장치
JP2584307B2 (ja) 表示位置自動調整方式
JPS6197690A (ja) Crt表示装置の画面合成表示方式
JPH0327144B2 (ko)
KR910008966A (ko) 수평 동기 펄스 측정 회로
KR0143124B1 (ko) 타이밍의 조정 가능한 비디오 신호 생성기
JP2811195B2 (ja) 表示装置
JP2561672Y2 (ja) Crt表示装置の複合同期信号発生回路
JPH06165062A (ja) オンスクリーンディスプレイ装置
JPS62267792A (ja) 同期制御回路
JP2000092034A (ja) カウンタインタフェース
JPS58176687A (ja) 文字表示装置
JPH0351893A (ja) 画像表示装置
JPH07140955A (ja) 画像同期制御装置
JPH1069253A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060929

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee