JP2584307B2 - 表示位置自動調整方式 - Google Patents
表示位置自動調整方式Info
- Publication number
- JP2584307B2 JP2584307B2 JP63320821A JP32082188A JP2584307B2 JP 2584307 B2 JP2584307 B2 JP 2584307B2 JP 63320821 A JP63320821 A JP 63320821A JP 32082188 A JP32082188 A JP 32082188A JP 2584307 B2 JP2584307 B2 JP 2584307B2
- Authority
- JP
- Japan
- Prior art keywords
- display position
- display
- value
- signal
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔概要〕 パーソナル・コンピュータ等に接続されたCRTコント
ローラにビデオ・アダプタを接続し、ビデオ・アダプタ
を設けることにより、CRTディスプレイの代わりにフラ
ット・ディスプレイを使用できるように構成された表示
システムにおいて、 表示位置を補正する手段として手操作が必要であると
言う従来の技術の問題点を解決するために、 ビデオ・アダプタに、水平同期信号からビデオ信号の
発生までの時間を計数する計数手段、当該計数手段の値
を記憶する表示位置記憶手段、表示位置記憶手段の値と
計数手段の値とを比較する比較回路等を設け、これによ
り、表示位置補正のための手操作を無くするようにした
ものである。
ローラにビデオ・アダプタを接続し、ビデオ・アダプタ
を設けることにより、CRTディスプレイの代わりにフラ
ット・ディスプレイを使用できるように構成された表示
システムにおいて、 表示位置を補正する手段として手操作が必要であると
言う従来の技術の問題点を解決するために、 ビデオ・アダプタに、水平同期信号からビデオ信号の
発生までの時間を計数する計数手段、当該計数手段の値
を記憶する表示位置記憶手段、表示位置記憶手段の値と
計数手段の値とを比較する比較回路等を設け、これによ
り、表示位置補正のための手操作を無くするようにした
ものである。
本発明は、CRTコントローラにビデオ・アダプタを接
続し、ビデオ・アダプタを設けることにより、CRTディ
スプレイの代わりにフラット・ディスプレイを使用でき
るようになった表示システムにおいて、フラット・ディ
スプレイにおける画像の表示開始位置を自動的に調整で
きるようにしたものである。
続し、ビデオ・アダプタを設けることにより、CRTディ
スプレイの代わりにフラット・ディスプレイを使用でき
るようになった表示システムにおいて、フラット・ディ
スプレイにおける画像の表示開始位置を自動的に調整で
きるようにしたものである。
第７図はCRT接続のパーソナル・コンピュータの概要
を示す図である。同図において、１は中央処理装置、２
はメモリ、３はCRTコントローラ、４はCRT、＊Hsyncは
負論理の水平同期信号、＊Vsyncは負論理の垂直同期信
号をそれぞれ示している。
を示す図である。同図において、１は中央処理装置、２
はメモリ、３はCRTコントローラ、４はCRT、＊Hsyncは
負論理の水平同期信号、＊Vsyncは負論理の垂直同期信
号をそれぞれ示している。
中央処理装置１がCRTコントローラ３に対してデータ
の表示を指示すると、CRTコントローラ３は同期信号
（＊Hsync及び＊Vsync）とビデオ信号をCRT4に送出す
る。
の表示を指示すると、CRTコントローラ３は同期信号
（＊Hsync及び＊Vsync）とビデオ信号をCRT4に送出す
る。
ところで、パーソナル・コンピュータ等の机上卓（デ
スク・トップ型）コンピュータの表示装置にCRTを使用
していたユーザが省スペース等の目的でCRTの代わりに
フラット・ディスプレイを使用する場合、一般にはビデ
オ・アダプタと呼ばれるボードを本体とフラット・ディ
スプレイの間に入れる。第８図はフラット・ディスプレ
イ接続のパーソナル・コンピュータの概要を示す図であ
る。同図において、５はビデオ・アダプタ、６はフラッ
ト・ディスプレイをそれぞれ示している。
スク・トップ型）コンピュータの表示装置にCRTを使用
していたユーザが省スペース等の目的でCRTの代わりに
フラット・ディスプレイを使用する場合、一般にはビデ
オ・アダプタと呼ばれるボードを本体とフラット・ディ
スプレイの間に入れる。第８図はフラット・ディスプレ
イ接続のパーソナル・コンピュータの概要を示す図であ
る。同図において、５はビデオ・アダプタ、６はフラッ
ト・ディスプレイをそれぞれ示している。
ビデオ・アダプタ５は、CRTコントローラ３から出力
される＊Hsync,＊Vsync及びビデオ信号を受け取り、同
期信号，ビデオ信号及びシフト・クロックをフラット・
ディスプレイ６に送る。フラット・ディスプレイとは、
液晶ディスプレイやプラズマ・ディスプレイなどを含む
概念である。
される＊Hsync,＊Vsync及びビデオ信号を受け取り、同
期信号，ビデオ信号及びシフト・クロックをフラット・
ディスプレイ６に送る。フラット・ディスプレイとは、
液晶ディスプレイやプラズマ・ディスプレイなどを含む
概念である。
第８図に示す表示システムでは、フラット・ディスプ
レイ６で必要なクロック信号はビデオ・アダプタ５で作
成されるが、表示開始位置の割出しについても同様に正
確に割出す必要がある。それが正確に出せないときは手
で補正（位置調整）してやる必要がある。
レイ６で必要なクロック信号はビデオ・アダプタ５で作
成されるが、表示開始位置の割出しについても同様に正
確に割出す必要がある。それが正確に出せないときは手
で補正（位置調整）してやる必要がある。
水平同期信号とビデオ信号の位置関係は一定の定めら
れた数値になっているが、CRTコントローラの素子等の
バラツキ等で変動するので、本体毎に異なっている。
れた数値になっているが、CRTコントローラの素子等の
バラツキ等で変動するので、本体毎に異なっている。
これをそのままディスプレイに表示させると、水平表
示位置が数ドット左右にずれることがある。そこで、表
示位置を正常な位置に持って行くことが必要になる。第
９図は従来のビデオ・アダプタの例を示すブロック図で
ある。同図において、７は発振器、８は位相制御回路、
９は表示位置調整回路、10は調整用スイッチ、11はラッ
チ回路、12はANDゲートをそれぞれ示している。
示位置が数ドット左右にずれることがある。そこで、表
示位置を正常な位置に持って行くことが必要になる。第
９図は従来のビデオ・アダプタの例を示すブロック図で
ある。同図において、７は発振器、８は位相制御回路、
９は表示位置調整回路、10は調整用スイッチ、11はラッ
チ回路、12はANDゲートをそれぞれ示している。
発振器７はVCOと呼ばれるものであり、発振器７と位
相制御回路８とでPLLを構成している。位相制御回路８
には＊Hsyncが入力される。また、表示位置調整回路９
には＊Hsyncと＊Vsyncとが入力され、表示位置調整回路
９からはフラット・ディスプレイへの同期信号及びDSPE
N信号（ディスプレイ・エネーブル信号）が出力され
る。表示位置調整回路９には調整用スイッチ10が付加さ
れており、調整用スイッチ10を操作することにより、＊
Hsyncの立上りからDSPEN信号の立上り迄の時間を調整す
る。なお、表示位置調整回路９の中には、図示しない
が、シフト回路やマルチプレクサ等が存在する。ラッチ
回路11は、反転ビデオ信号（＊Video）を発振器７から
出力されるドット・クロックに同期して取り込み、フラ
ット・ディスプレイ６にビデオ信号を送出する。ANDゲ
ート12には、ドット・クロックとDSPEN信号が入力され
る。ANDゲート12の出力がシフト・クロックSCLKとな
る。
相制御回路８とでPLLを構成している。位相制御回路８
には＊Hsyncが入力される。また、表示位置調整回路９
には＊Hsyncと＊Vsyncとが入力され、表示位置調整回路
９からはフラット・ディスプレイへの同期信号及びDSPE
N信号（ディスプレイ・エネーブル信号）が出力され
る。表示位置調整回路９には調整用スイッチ10が付加さ
れており、調整用スイッチ10を操作することにより、＊
Hsyncの立上りからDSPEN信号の立上り迄の時間を調整す
る。なお、表示位置調整回路９の中には、図示しない
が、シフト回路やマルチプレクサ等が存在する。ラッチ
回路11は、反転ビデオ信号（＊Video）を発振器７から
出力されるドット・クロックに同期して取り込み、フラ
ット・ディスプレイ６にビデオ信号を送出する。ANDゲ
ート12には、ドット・クロックとDSPEN信号が入力され
る。ANDゲート12の出力がシフト・クロックSCLKとな
る。
また、表示位置を正常な位置に持って行く方法として
は、例えば特開昭62−239190号公報に記載された方法が
知られている。この方法は、ビデオ・アダプタにマイク
ロプロセッサを搭載して、パーソナル・コンピュータの
Vsync,Hsync信号と、独自にマイクロプロセッサが指定
したカウンタ・アップ情報を比較し、正しく指定出来た
か否かを読み出せるようにして、再度カウンタへ指定パ
ラメータをセットする方法である。
は、例えば特開昭62−239190号公報に記載された方法が
知られている。この方法は、ビデオ・アダプタにマイク
ロプロセッサを搭載して、パーソナル・コンピュータの
Vsync,Hsync信号と、独自にマイクロプロセッサが指定
したカウンタ・アップ情報を比較し、正しく指定出来た
か否かを読み出せるようにして、再度カウンタへ指定パ
ラメータをセットする方法である。
第９図のようなビデオ・アダプタを使用した表示シス
テムでは、表示画面上の表示開始位置を調整するため
に、操作者が表示画面を見ながら調整用スイッチを操作
する必要があり、表示開始位置の調整が煩雑であると言
う欠点が存在した。
テムでは、表示画面上の表示開始位置を調整するため
に、操作者が表示画面を見ながら調整用スイッチを操作
する必要があり、表示開始位置の調整が煩雑であると言
う欠点が存在した。
特開昭62−239190号公報の方法は、多くのパーソナル
・コンピュータに対応できる利点がある反面、マイクロ
プロセッサを使用することによるコスト・アップを招く
ことになり、また、画面の左側に表示しないような画面
があると、左詰めで表示されて余白が見えなくなると言
う欠点を持つ。
・コンピュータに対応できる利点がある反面、マイクロ
プロセッサを使用することによるコスト・アップを招く
ことになり、また、画面の左側に表示しないような画面
があると、左詰めで表示されて余白が見えなくなると言
う欠点を持つ。
本発明は、この点に鑑みて創作されたものであって、
CRTコントローラにビデオ・アダプタを接続しビデオ・
アダプタにフラット・ディスプレイを接続した表示シス
テムにおいて、表示画面上の表示開始位置を少ないハー
ドウェアで以て自動的に調整できるようにすることを目
的としている。
CRTコントローラにビデオ・アダプタを接続しビデオ・
アダプタにフラット・ディスプレイを接続した表示シス
テムにおいて、表示画面上の表示開始位置を少ないハー
ドウェアで以て自動的に調整できるようにすることを目
的としている。
第１図は本発明の原理説明図である。本発明は、CRT
コントローラと、ビデオ・アダプタと、フラット・ディ
スプレイとを有する表示システムを前提としている。CR
Tコントローラは、水平同期信号、垂直同期信号及びビ
デオ信号を出力する。ビデオ・アダプタは、CRTコント
ローラから出力される水平同期信号、垂直同期信号及び
ビデオ信号を受信して、同期信号、ビデオ信号及びシフ
ト・クロックをフラット・ディスプレイに対して送出す
る。
コントローラと、ビデオ・アダプタと、フラット・ディ
スプレイとを有する表示システムを前提としている。CR
Tコントローラは、水平同期信号、垂直同期信号及びビ
デオ信号を出力する。ビデオ・アダプタは、CRTコント
ローラから出力される水平同期信号、垂直同期信号及び
ビデオ信号を受信して、同期信号、ビデオ信号及びシフ
ト・クロックをフラット・ディスプレイに対して送出す
る。
ビデオ・アダプタは、計数手段と、表示位置記憶手段
と、書替手段と、シフト・クロック生成手段とを有して
いる。計数手段は、水平同期信号が変化してからビデオ
信号が出てくる迄の時間を計数する。表示位置記憶手段
は、水平同期信号が変化してからビデオ信号を出てくる
迄の時間を記憶する。書替手段は、計数手段の値と表示
位置記憶手段の値を比較し、計数手段の方が小さけれ
ば、計数手段の値を表示位置記憶手段に書き込むための
制御を行う。シフト・クロック生成手段は、水平同期信
号が変化してから、表示位置記憶手段の値によって定ま
る時間の経過後に、シフト・クロック列を出力する。
と、書替手段と、シフト・クロック生成手段とを有して
いる。計数手段は、水平同期信号が変化してからビデオ
信号が出てくる迄の時間を計数する。表示位置記憶手段
は、水平同期信号が変化してからビデオ信号を出てくる
迄の時間を記憶する。書替手段は、計数手段の値と表示
位置記憶手段の値を比較し、計数手段の方が小さけれ
ば、計数手段の値を表示位置記憶手段に書き込むための
制御を行う。シフト・クロック生成手段は、水平同期信
号が変化してから、表示位置記憶手段の値によって定ま
る時間の経過後に、シフト・クロック列を出力する。
第２図は本発明のビデオ・アダプタの構成例を示す図
である。同図において、13は自動調整回路を示す。
である。同図において、13は自動調整回路を示す。
自動調整回路13は、＊Hsyncの立上りから＊Videoが検
出されるまでのドット・クロック数を計数し、今まで計
数したドット・クロック数の内の最小値を表示位置調整
回路９に出力する。この最小ドット・クロック数に等価
な時間をTMINとすると、表示位置調整回路９は、＊H
syncの立上りからTMIN時間後にDSPENを１にする。
出されるまでのドット・クロック数を計数し、今まで計
数したドット・クロック数の内の最小値を表示位置調整
回路９に出力する。この最小ドット・クロック数に等価
な時間をTMINとすると、表示位置調整回路９は、＊H
syncの立上りからTMIN時間後にDSPENを１にする。
第３図は本発明によるドット・クロックの生成を説明
する図である。＊Hsyncの立上りから＊Videoの立下りま
での時間Ｔが今までの中で最小であると、＊Hsyncの立
上りからＴ時間後にシフト・クロックSCLKが生成され
る。
する図である。＊Hsyncの立上りから＊Videoの立下りま
での時間Ｔが今までの中で最小であると、＊Hsyncの立
上りからＴ時間後にシフト・クロックSCLKが生成され
る。
第４図は本発明の自動調整回路の構成例のブロック図
である。同図において、14はフリップ・フロップ、15−
１と15−２はカウンタ要素、16−１と16−２は比較回路
要素、17−１と17−２は表示位置記憶レジスタ要素、18
はMIN保持レジスタ、19はANDゲート、20はドライバをそ
れぞれ示している。
である。同図において、14はフリップ・フロップ、15−
１と15−２はカウンタ要素、16−１と16−２は比較回路
要素、17−１と17−２は表示位置記憶レジスタ要素、18
はMIN保持レジスタ、19はANDゲート、20はドライバをそ
れぞれ示している。
表示位置調整回路９を除く符号14ないし20の部分は全
て自動調整回路13の中に存在する。フリップ・フロップ
14は、Hsync信号の立上リで初期化されて１を出力す
る。フリップ・フロップ14にはクロックとしてドット・
クロックが印加され、入力として＊Videoが印加されて
いる。ANDゲート19には、フリップ・フロップ14の出力
とドット・クロックが入力され、ANDゲート19の出力
は、カウンタ要素15−1,15−２のクロック入力に印加さ
れる。
て自動調整回路13の中に存在する。フリップ・フロップ
14は、Hsync信号の立上リで初期化されて１を出力す
る。フリップ・フロップ14にはクロックとしてドット・
クロックが印加され、入力として＊Videoが印加されて
いる。ANDゲート19には、フリップ・フロップ14の出力
とドット・クロックが入力され、ANDゲート19の出力
は、カウンタ要素15−1,15−２のクロック入力に印加さ
れる。
カウンタ要素15−１及び15−２は、カウンタを構成し
ている。カウンタ要素15−１及び15−２はそれぞれ16進
のカウンタである。カウンタ要素15−1,15−２のクリア
端子には、＊Hsync信号より作成されるパルスが印加さ
れている。カウンタ要素15−１がキャリーを出力する
と、カウンタ要素15−２のエネーブル端子に１が印加さ
れ、カウンタ15−２は計数可能な状態になる。
ている。カウンタ要素15−１及び15−２はそれぞれ16進
のカウンタである。カウンタ要素15−1,15−２のクリア
端子には、＊Hsync信号より作成されるパルスが印加さ
れている。カウンタ要素15−１がキャリーを出力する
と、カウンタ要素15−２のエネーブル端子に１が印加さ
れ、カウンタ15−２は計数可能な状態になる。
比較回路要素16−１及び16−２は、比較回路を構成し
ている。比較回路要素のＡ入力とＢ入力には比較対象デ
ータが入力され、Ｃ入力には前段からの比較結果が入力
される。表示位置記憶レジスタ要素17−１及び17−２
は、表示位置記憶レジスタを構成している。
ている。比較回路要素のＡ入力とＢ入力には比較対象デ
ータが入力され、Ｃ入力には前段からの比較結果が入力
される。表示位置記憶レジスタ要素17−１及び17−２
は、表示位置記憶レジスタを構成している。
比較回路は、カウンタの値と表示位置記憶レジスタの
値とを比較する。カウンタの値が表示位置記憶レジスタ
の値より小なる時は、MIN保持レジスタ18がセットさ
れ、これにより、カウンタの値が表示位置記憶レジスタ
に書き込まれる。カウンタの値が表示位置記憶レジスタ
より大であれば、何もされない。このように、表示位置
記憶レジスタには最小値が保持されるので、この数値を
使用して表示位置を決定すれば、手操作で調整する必要
がなくなる。
値とを比較する。カウンタの値が表示位置記憶レジスタ
の値より小なる時は、MIN保持レジスタ18がセットさ
れ、これにより、カウンタの値が表示位置記憶レジスタ
に書き込まれる。カウンタの値が表示位置記憶レジスタ
より大であれば、何もされない。このように、表示位置
記憶レジスタには最小値が保持されるので、この数値を
使用して表示位置を決定すれば、手操作で調整する必要
がなくなる。
第５図はカウンタの記憶タイミングを示す図である。
＊Hsyncが立ち下がると、比較結果検出タイミング信号
が生成される。カウンタの値が表示位置記憶レジスタの
値より小さいときには、比較回路からパルスが出力さ
れ、このパルスがMIN保持レジスタに入力され、MIN保持
レジスタからパルスが出力され、このパルスによりカウ
ンタの値が表示位置記憶レジスタにセットされる。
＊Hsyncが立ち下がると、比較結果検出タイミング信号
が生成される。カウンタの値が表示位置記憶レジスタの
値より小さいときには、比較回路からパルスが出力さ
れ、このパルスがMIN保持レジスタに入力され、MIN保持
レジスタからパルスが出力され、このパルスによりカウ
ンタの値が表示位置記憶レジスタにセットされる。
第６図はシフト・クロックの生成方法を示す図であ
る。シフト・クロックは表示位置調整回路によって生成
される。＊Hsyncが立ち上がると、カウンタの初期化信
号が生成され、これによりカウンタは初期化される。カ
ウンタの値はクロックが生成される毎に＋１される。カ
ウンタの値と表示位置記憶レジスタの値は比較器で比較
され、カウンタの値が表示位置記憶レジスタの値以上に
なると、比較器の出力は１になり、比較器の出力が１に
なると、クロックはシフト・クロックとして出力され
る。
る。シフト・クロックは表示位置調整回路によって生成
される。＊Hsyncが立ち上がると、カウンタの初期化信
号が生成され、これによりカウンタは初期化される。カ
ウンタの値はクロックが生成される毎に＋１される。カ
ウンタの値と表示位置記憶レジスタの値は比較器で比較
され、カウンタの値が表示位置記憶レジスタの値以上に
なると、比較器の出力は１になり、比較器の出力が１に
なると、クロックはシフト・クロックとして出力され
る。
以上の説明から明らかなように、本発明によれば、表
示位置記憶レジスタに、水平同期信号からビデオ信号が
現れる迄の時間の最小値が常に保持されるので、この値
を使用して表示開始位置を決定すれば、手操作で表示開
始位置を調整する必要がなくなると言う顕著な効果を奏
することが出来る。
示位置記憶レジスタに、水平同期信号からビデオ信号が
現れる迄の時間の最小値が常に保持されるので、この値
を使用して表示開始位置を決定すれば、手操作で表示開
始位置を調整する必要がなくなると言う顕著な効果を奏
することが出来る。
第１図は本発明の原理説明図、第２図は本発明のビデオ
・アダプタの構成例を示す図、第３図は本発明によるシ
フト・クロックの生成を説明する図、第４図は本発明の
自動調整回路の構成例を示す図、第５図はカウンタの記
憶タイミングを示す図、第６図はシフト・クロックの生
成方法を説明する図、第７図はCRT接続のパーソナル・
コンピュータの概要を示す図、第８図はフラット・ディ
スプレイ接続のパーソナル・コンピュータの概要を示す
図、第９図は従来のビデオ・アダプタの構成例を示す図
である。 １……中央処理装置、２……メモリ、３……CRTコント
ローラ、４……CRT、＊Hsync……負論理の水平同期信
号、＊Vsync……負論理の垂直同期信号、５……ビデオ
・アダプタ、６……フラット・ディスプレイ、７……発
振器、８……位相制御回路、９……表示位置調整回路、
10……調整用スイッチ、11……ラッチ回路、12……AND
ゲート、13……自動調整回路、14……フリップ・フロッ
プ、15−１と15−２……カウンタ要素、16−１と16−２
……比較回路要素、17−１と17−２……表示位置記憶レ
ジスタ要素、18……MIN保持レジスタ、19……ANDゲー
ト、20……ドライバ。
・アダプタの構成例を示す図、第３図は本発明によるシ
フト・クロックの生成を説明する図、第４図は本発明の
自動調整回路の構成例を示す図、第５図はカウンタの記
憶タイミングを示す図、第６図はシフト・クロックの生
成方法を説明する図、第７図はCRT接続のパーソナル・
コンピュータの概要を示す図、第８図はフラット・ディ
スプレイ接続のパーソナル・コンピュータの概要を示す
図、第９図は従来のビデオ・アダプタの構成例を示す図
である。 １……中央処理装置、２……メモリ、３……CRTコント
ローラ、４……CRT、＊Hsync……負論理の水平同期信
号、＊Vsync……負論理の垂直同期信号、５……ビデオ
・アダプタ、６……フラット・ディスプレイ、７……発
振器、８……位相制御回路、９……表示位置調整回路、
10……調整用スイッチ、11……ラッチ回路、12……AND
ゲート、13……自動調整回路、14……フリップ・フロッ
プ、15−１と15−２……カウンタ要素、16−１と16−２
……比較回路要素、17−１と17−２……表示位置記憶レ
ジスタ要素、18……MIN保持レジスタ、19……ANDゲー
ト、20……ドライバ。
Claims (1)
- 【請求項１】フラット・ディスプレイと、 水平同期信号、垂直同期信号及びビデオ信号を出力する
CRTコントローラと、 CRTコントローラから出力される水平同期信号、垂直同
期信号及びビデオ信号を受信して、同期信号、ビデオ信
号及びシフト・クロックをフラット・ディスプレイに対
して送出するビデオ・アダプタと を具備する表示システムにおいて、 ビデオ・アダプタの中に、 水平同期信号が変化してからビデオ信号が出てくる迄の
時間を計数する計数手段と、 水平同期信号が変化してからビデオ信号が出てくる迄の
時間を記憶する表示位置記憶手段と、 計数手段の値と表示位置記憶手段の値を比較し、計数手
段の方が小さければ、計数手段の値を表示位置記憶手段
に書き込むための制御を行う書替手段と、 水平同期信号が変化してから、表示位置記憶手段の値に
よって定まる時間の経過後に、シフト・クロック列を出
力するシフト・クロック生成手段とを設けた ことを特徴とする表示位置自動調整方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320821A JP2584307B2 (ja) | 1988-12-20 | 1988-12-20 | 表示位置自動調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320821A JP2584307B2 (ja) | 1988-12-20 | 1988-12-20 | 表示位置自動調整方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02165195A JPH02165195A (ja) | 1990-06-26 |
| JP2584307B2 true JP2584307B2 (ja) | 1997-02-26 |
Family
ID=18125611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63320821A Expired - Lifetime JP2584307B2 (ja) | 1988-12-20 | 1988-12-20 | 表示位置自動調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584307B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2692564B2 (ja) * | 1993-12-28 | 1997-12-17 | 日本電気株式会社 | 水平表示位置自動補正回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60250396A (ja) * | 1984-05-26 | 1985-12-11 | 富士通株式会社 | 液晶表示制御集積回路装置 |
| JPS62156990U (ja) * | 1986-03-07 | 1987-10-05 |
-
1988
- 1988-12-20 JP JP63320821A patent/JP2584307B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02165195A (ja) | 1990-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0404415A2 (en) | Microcomputer system including a microprocessor reset circuit | |
| KR920000455B1 (ko) | 인터페이스 장치 | |
| US5068731A (en) | Video image enlargement and reduction system and method | |
| JPH0467372B2 (ja) | ||
| JP2695535B2 (ja) | タイマ入力制御回路及びカウンタ制御回路 | |
| JP2584307B2 (ja) | 表示位置自動調整方式 | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| CN101312035B (zh) | 点时钟产生电路、半导体器件以及点时钟产生方法 | |
| JP2954043B2 (ja) | Ｏｓｄ装置 | |
| JP2557077B2 (ja) | 同期アクセス方式のキヤラクタ表示システム | |
| US7047433B2 (en) | Method and circuit for synchronizing a higher frequency clock and a lower frequency clock | |
| JPH05327486A (ja) | 同期信号生成回路 | |
| JP2619650B2 (ja) | クロック信号発生装置 | |
| KR0158645B1 (ko) | 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 | |
| JP2785327B2 (ja) | 表示制御装置及びこれを用いる表示装置 | |
| KR920009008B1 (ko) | 온 스크린 표시 시스템 | |
| KR100294265B1 (ko) | 콤퍼지트 타입 동기 신호를 이용하여 화소 클럭을 발생하는 액정 디스플레이 장치 | |
| JP3024534B2 (ja) | 周波数変換回路 | |
| JPS63301992A (ja) | 表示制御装置 | |
| JP2715179B2 (ja) | マイクロコンピュータ | |
| JP2516946B2 (ja) | 画面表示制御装置 | |
| JPH0573022A (ja) | デイスプレイ制御装置 | |
| JPH04324492A (ja) | モニタインターフェース | |
| JP2516941B2 (ja) | 画面表示制御装置 | |
| JP2663484B2 (ja) | メモリ装置 |