CN101312035B - 点时钟产生电路、半导体器件以及点时钟产生方法 - Google Patents

点时钟产生电路、半导体器件以及点时钟产生方法 Download PDF

Info

Publication number
CN101312035B
CN101312035B CN2008100887927A CN200810088792A CN101312035B CN 101312035 B CN101312035 B CN 101312035B CN 2008100887927 A CN2008100887927 A CN 2008100887927A CN 200810088792 A CN200810088792 A CN 200810088792A CN 101312035 B CN101312035 B CN 101312035B
Authority
CN
China
Prior art keywords
clock
dividing ratio
frequency dividing
dot clock
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100887927A
Other languages
English (en)
Other versions
CN101312035A (zh
Inventor
加藤隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101312035A publication Critical patent/CN101312035A/zh
Application granted granted Critical
Publication of CN101312035B publication Critical patent/CN101312035B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/32—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory with means for controlling the display position
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明涉及点时钟产生电路、半导体器件以及点时钟产生方法。点时钟产生电路包括：分频比保持单元，以保持指定时钟分频比的分频比信息并且与帧的切换同步地输出该分频比信息；以及时钟发生器，根据从该分频比保持单元输出的分频比信息对基准时钟的频率分频，从而产生点时钟。

Description

点时钟产生电路、半导体器件以及点时钟产生方法
技术领域
本发明涉及一种用于产生点时钟的电路，该点时钟是用于当显示装置以点来显示时的基准时钟。
背景技术
最近，已经有在分辨率不同的多个图像之间切换显示的显示装置。这样的显示装置根据来自用户的指令或经由装置之间的通信来切换它的分辨率。此时，显示装置需要切换用于控制显示时序的点时钟。
已经实施并建议了多种点时钟切换方法。一种方法是使用时钟产生电路，该时钟产生电路具有在其内插入的PLL(锁相环)以切换PLL分频比。使用该方法，在改变分频比后，并没有立即切换到理想的时钟频率，而是存在几十到几百毫秒的时间段，在该时间段中，时钟频率不稳定。在该时间段中，不能显示正常的图像。因此，通常在该时间段中，显示装置配置成不显示图像。在此，为方便起见，这段没有图像显示的时间段被称作“帧非显示周期”。在例如日本未审专利申请No.S64-73386以及No.H02-251890中描述了解决不稳定的时钟频率时间段的技术。
然而，即使解决了不稳定时钟频率时间段的问题，也不能确保在帧开始时发生点时钟切换。进一步，对于不能显示正常图像的帧来说，当正在显示一帧时，发生点时钟切换的可能性很高。因此，经常将从切换时钟频率直到显示帧开始的时间段设置为帧非显示周期。
因此，我们现在已经发现需要这样一种时钟产生电路：当切换它的分辨率时，该时钟产生电路实现了无需帧非显示周期来显示图像的显示装置。
发明内容
根据本发明的一方面，提供了一种点时钟产生电路，包括：分频比保持单元，以保持指定时钟分频比的分频比信息并且与帧的切换同步地输出该分频比信息；以及时钟发生器，根据从分频比保持单元输出的分频比信息来对基准时钟的频率分频，从而产生点时钟。
根据本发明的另一个方面，还提供了一种半导体器件，包括：点时钟产生电路；以及控制电路，所述控制电路检测改变点时钟频率的时刻并且将分频比信息输出到点时钟产生电路。
根据本发明的又一方面，提供了点时钟产生方法，包括：保持指定时钟分频比的分频比信息；输出与帧的切换保持同步的分频比信息，并且产生具有根据该分频比信息的输出而变化的时钟频率的点时钟。
根据本发明，能够提供一种时钟产生电路，实现了一种当切换分辨率时，显示图像而没有帧非显示周期的显示装置。
附图说明
从以下结合附图的特定优选实施例的描述，本发明上述及其他的目的、优点和特点将更显而易见，其中：
图1是示出根据本发明的实施例1的点时钟产生电路的示例结构的框图；
图2是示出使用图1的点时钟产生电路的显示装置的示例结构的框图；
图3是示出实施例1的点时钟产生电路的示例操作的时序图；
图4是示出根据本发明的实施例2的点时钟产生电路的示例结构的框图；以及
图5是示出实施例2的点时钟产生电路的示例操作的时序图。
具体实施方式
现在在此将参考示例性的实施例描述本发明。本领域的技术人员应该认识到，可以使用本发明的教导完成许多可替换的实施例而且本发明不限于出于说明目的而示出的各实施例。
下面将参考附图描述本发明的实施例。为了清楚起见，在下面的描述和附图中作出了必要的省略和简化。在附图中，具有相同的结构或功能的组件以及对应部分由相同的附图标记来指示，并且省略其重复的描述。
(实施例1)
图1是示出根据本发明的实施例1的点时钟产生电路的示例结构的框图。图1中所示的点时钟产生电路(点时钟产生装置)1包括可编程时钟发生器(时钟发生器)10以及时钟分频比保持单元(分频比保持单元)20。
可编程时钟发生器10经由输出端子12输出通过对基准时钟的频率分频而产生的点时钟。进一步，可编程时钟发生器10可以根据经由输入端子13输入的时钟分频比(分频比信息)来切换它的分频比。再进一步，当其分频比切换时，可编程时钟发生器10不产生不稳定的时钟时间段。存在各种技术来防止产生不稳定的时钟时间段，例如在公开号S64-73386的日本未审专利申请中所描述的技术，以及能在此使用的任何技术。
输入端子(基准时钟输入端子)11具有输入到其上的基准时钟。
输出端子(点时钟输出端子)12输出通过根据分频比对基准时钟的频率分频而产生的点时钟。
输入端子(时钟分频比输入端子)13具有输入到其上的指定时钟分频比的分频比信息。
分频比信息只需要是指定(识别)时钟分频比的信息，以便可编程时钟发生器10可以选择它，并且可以是时钟分频比的值、表示预定时钟分频比的标记等等。例如，可以使用这样的技术，其中存储了多个预定的时钟分频比以便标记与每个时钟分频比相关联，并且其中该分频比信息指定了标记中的一个。在下面的描述中，将描述分频比信息是时钟分频比的情况。
时钟分频比保持单元20包括第一分频比寄存器(第一时钟分频比寄存器)21以及第二分频比寄存器(第二时钟分频比寄存器)22。
第一分频比寄存器(第一寄存器)21保持将要设置的分频比信息。
第二分频比寄存器(第二寄存器)22在切换帧的时刻保持已保持在第一分频比寄存器中的分频比信息。
输入端子(第一写有效信号输入端子)23具有输入到其上的以使数据写入到第一分频比寄存器21的写有效信号。
输入端子(写入数据输入端子)24具有输入到其上的要被写入到第一分频比寄存器21中的数据。
输入端子(第二写有效信号输入端子)25具有输入到其上的以使数据写入到第二分频比寄存器22的写有效信号。
输出端子(时钟分频比输出端子)26输出时钟分频比。
当将写有效信号输入到输入端子25时，第一分频比寄存器21的输出值输入到第二分频比寄存器22。从其中可以检测到帧切换的信号，优选地例如是垂直同步信号，被用作写有效信号。
接着，将描述使用图1的点时钟产生电路的显示装置的示例结构。图2是示出使用图1的点时钟产生电路的显示装置的示例结构的框图。图2的显示装置包括：显示控制器(半导体器件)100、显示单元200、以及显示存储器300。在图2中，示出了点时钟产生电路1的输入和输出端子而省略了其他电路的端子。
显示控制器100包括控制显示数据的功能元件。显示控制器100包括：图1的点时钟产生电路1、通信控制电路2、控制电路(中央控制电路)3、总线接口电路4、基准时钟产生电路5、同步信号产生电路6、以及显示控制电路7。
显示单元200显示从显示控制器100输出的视频信号。例如，CRT(阴极射线管)、LCD(液晶显示器)、PDP(等离子体显示面板)等等被用作该显示单元。
显示存储器300存储将要显示在显示单元200上的显示数据。
通信控制电路2具有输入到其上的通信数据并且将该数据输出到控制电路3。通信控制电路2向控制电路3通知，例如用户指令以切换显示屏。此时，如果需要改变分辨率，则也会通知要变化到的分辨率。
控制电路3基于从通信控制电路2输入的指令将要处理的指令和数据通知给其他电路。控制电路3由例如，CPU(中央处理器)来实施。
总线接口电路4在其下游电路中设置来自的控制电路3的指令。在本实施例中，控制电路3检测改变分辨率的时刻并且经由总线接口电路4将与要变化到的分辨率相对应的时钟分频比输出到点时钟产生电路1。
基准时钟产生电路5将基准时钟输出到输入端子11。
同步信号产生电路6将水平同步信号或垂直同步信号输出到显示控制电路7。而且，同步信号产生电路6将垂直同步信号输出到输入端子25。
显示控制电路7从显示存储器300读取显示数据并且将视频信号与点时钟和同步信号(水平和垂直同步信号)同步地输出到显示单元200。
接着，将使用图3描述本实施例的点时钟产生电路1的操作。图3是示出本实施例的点时钟产生电路1的示例操作的时序图。图中的数值是示例性的，并且这些量并非意在限定于这些数值。T1到T4表示时刻。在加到左边的信号名称末端的方括号中的数字是信号输入和输出端子的附图标记并且与图1中相应的附图标记相同。图3示出了在时刻T2出现切换点时钟的指令的情况。
可编程时钟发生器10根据经由时钟分频比输入端子13输入的时钟分频比对基准时钟频率分频(T1)。可编程时钟发生器10将被分频的点时钟输出到点时钟输出端子12上。注意在本示例中，虽然切换了帧，但是在时刻T1处分频比没有变化。
例如，显示装置的控制电路3识别来自用户等等的分辨率切换指令(点时钟切换指令)(T2)。控制电路3响应于该点时钟切换指令将变化后的时钟分频比输入到输入端子24，并且将写有效信号(写脉冲)输入到写有效信号输入端子23(T2)。在基准时钟的下一个上升时刻(T3)，用通过输入端子24所指定的变化后的时钟分频比来替换第一分频比寄存器21的内容。
然后，当从其中能识别出帧的切换的信号，优选地是垂直同步信号脉冲，被输入到输入端子25时，第一分频比寄存器21的内容写入到第二分频比寄存器22(T4)。当替换第二分频比寄存器22的内容时，时钟分频比输入端子13上的值经由时钟分频比输出端子26而变化，并且因此点时钟输出端子12上的点时钟切换了频率。
如此，通过使用本实施例的点时钟产生电路1，点时钟可以与帧切换同步地切换。用这种方法，不提供帧非显示周期，可以实现当切换分辨率时，其显示图像不被干扰的显示装置。
特别地，可编程时钟发生器10具有切换时钟频率而不产生不稳定的时钟时间段的功能。用这种方法，通过本实施例的点时钟产生电路1，减少了与切换时钟频率相关的帧非显示周期。此外，时钟分频比保持单元20与帧切换同步地输出时钟分频比，并且此时，可编程时钟发生器10读取时钟分频比并且切换时钟。用这种方法，本实施例的点时钟产生电路1可以在显示帧的同时防止切换点时钟，并且点时钟在帧的开始时切换。这样，与现有技术相比可以减少帧非显示周期。
(实施例2)
在实施例2中，将要描述将调整用来改变时钟频率的时序的功能添加到实施例1的点时钟产生电路的实施。
图4是示出根据本发明的实施例2的点时钟产生电路的示例结构的框图。图4的点时钟产生电路8配置有实施例1的点时钟产生电路1，具有添加到其上的时钟分频比切换时序调整单元(调整单元)30。
时钟分频比切换时序调整单元30包括偏移量寄存器31、比较/确定单元32、和计数器33。
偏移量寄存器31保持偏移量(时间)，通过该偏移量来延迟改变时钟频率的时序。
比较/确定单元32将该偏移量与计数器33的计数值相比较，如果两者相等，则经由输出端子37将写有效信号输出到输入端子25。
输入端子34具有输入到其上的使数据写入偏移量寄存器31中的写有效信号。
输入端子35具有输入到其上的将要写入偏移量寄存器31中的数据。
输入端子36具有输入到其上的计数器开始信号以指示计数器33开始记数。
输出端子37输出使数据写入到第二分频比寄存器22的写有效信号。
时钟分频比保持单元20的输入端子25具有输入到其上的通过输出端子37输出的写有效信号。
注意，本实施例的点时钟产生电路8可以代替点时钟产生电路1(未示出)并入显示控制器100。在这种情况下，图2所示出的点时钟产生电路1的各输入端子变化如下。增加了输入端子34、35，并且设置输入端子36来代替输入端子25。在下面的描述中，作为示例将描述在图2的显示装置中点时钟产生电路8的操作的情况。
下面将使用图5描述本实施例的点时钟产生电路8的操作。图5是示出本实施例的点时钟产生电路8的示例操作的时序图。图中的数值是示例性的，并且这些量并非意在限制于这些数值。T11到T16表示时刻。在加到左边的信号名称末端的方括号中的数字是信号输入和输出端子的附图标记并且与图4中相应的附图标记相同。图5示出了在时刻T13出现切换点时钟的指令的情况。
当将计数器开始信号，优选地是，垂直同步信号脉冲输入到输入端子36，计数器33清零并且开始计数(T11)。比较/确定单元32将偏移量寄存器31的输出值和计数器33的输出值相比较，并且如果确定它们相等(T12)，则可编程时钟发生器10根据经由时钟分频比输入端子13输入的时钟分频比，对基准时钟频率分频，并且将该点时钟输出到点时钟输出端子12上。注意在本示例中，虽然切换了帧，但是在时刻T12分频比没有改变。将详细描述在时刻T16的时钟分频比切换时序调整单元30的操作。
例如，显示装置的控制电路3识别来自用户等的分辨率切换指令(点时钟切换指令)(T13)。控制电路3响应于点时钟切换指令将变化后的时钟分频比输入到输入端子24，并且将写脉冲输入到输入端子23(T13)。在基准时钟的下一个上升时刻(T14)，将第一分频比寄存器21的内容用经由输入端子24指定的变化后的时钟分频比来代替。
当在分频比切换时序调整单元30中，偏移量寄存器31的内容响应于该点时钟切换指令而变化的情况下，控制电路3将改变后的偏移量输入到输入端子35并且将写脉冲输入到输入端子34(T13)。在基准时钟的下一个上升时刻(T14)，将偏移量寄存器31的内容用经由输入端子35指定的改变后的偏移量来代替。
然后，当将从其中可以识别到帧切换的信号，优选地是垂直同步信号脉冲，输入到输入端子36时，计数器33清零并且开始计数。比较/确定单元32将偏移量寄存器31的输出值与计数器33的输出值相比较，并且如果确定它们相等(T16)，则产生用于第二分频比寄存器22的写有效信号脉冲。该写有效信号导致计数器33停止计算。
写有效信号经由输出端子37输出到输入端子25，并且第一分频比寄存器21的内容写入到第二分频比寄存器22。当第二分频比寄存器22的内容变化时，经由输出端子26输出到输入端子13时钟分频比的值改变。结果，可编程时钟发生器10根据该时钟分频比改变时钟频率，并且切换点时钟，该点时钟经由输出端子12输出。如此，在比时刻T15晚偏移量的时刻T16处，切换点时钟。
以这种方式，通过使用本实施例的点时钟产生电路8，除了实施例1的效果之外，还可以调整从帧切换到点时钟切换的时间段。用这种方法，可以对应于显示装置的功能来调整改变分辨率的时序。
图2所示的显示装置仅仅为示例，并且上述实施例的点时钟产生电路1、8可以用于需要点时钟的任何显示装置，而并非只限于图2所示结构的显示装置。进一步地，图2的显示控制器(半导体器件)100的结构仅仅是示例，并且其结构并不局限于此。具有插入其中的点时钟产生电路1或8的半导体器件只需要配置成至少具有控制电路3。再者，在上述实施例中，已经描述了控制电路3输出点时钟切换指令并且同步信号产生电路6输出从其中检测帧切换的信号(垂直同步信号)的情况，但是本发明不局限于此。点时钟产生电路1、8可以根据来自外部的点时钟切换指令和从其中检测帧切换的信号来操作。
上述实施例的时钟产生电路通常可以用于显示装置。
根据本发明的优选实施例，如上所述，可以切换时钟频率，并且可以提供包括时钟产生部件(例如，图1的可编程时钟发生器10)的点时钟产生电路和指令时钟产生部件以便将时钟频率与帧切换同步切换的部件(例如，图1的时钟分频比保持单元20)，其中当切换时钟频率时所述时钟产生部件不产生不稳定的时钟时间段。用这种方法，可以与帧切换同步地切换点时钟，因此不必提供帧非显示周期。此外，可以实现当切换显示图像的分辨率时，显示图像不受干扰的显示装置。
此外，通过提供调整时序以改变时钟频率的部件，能调整切换点时钟的时序。
本发明并非旨在限于上述各实施例。本领域技术人员应该了解，在本发明的范围内可以作出各实施例的各要素的修改、补充和替换。
很明显，本发明不局限于上述各实施例，而是在没有脱离本发明的范围和精神下可以修改和变化。

Claims (8)

1.一种点时钟产生电路，包括：
分频比保持单元，保持指定时钟分频比的分频比信息，并且与帧的切换同步地输出所述分频比信息；以及
时钟发生器，根据从所述分频比保持单元输出的所述分频比信息对基准时钟的频率分频，以便产生点时钟，
其中所述分频比保持单元包括：
第一寄存器，保持将要设置的所述分频比信息；以及
第二寄存器，在帧切换时保持已保持在所述第一寄存器中的所述分频比信息，并且将保持在其中的所述分频比信息输出到所述时钟发生器。
2.根据权利要求1的点时钟产生电路，其中所述分频比保持单元基于垂直同步信号检测帧的切换。
3.根据权利要求1的点时钟产生电路，其中所述时钟发生器根据所述分频比信息来切换所述点时钟的频率，而不产生点时钟频率不稳定的时间段。
4.根据权利要求2的点时钟产生电路，其中所述时钟发生器根据所述分频比信息来切换所述点时钟的频率，而不产生点时钟频率不稳定的时间段。
5.根据权利要求1的点时钟产生电路，进一步包括：
调整单元，调整从检测出所述帧切换到由所述分频比保持单元输出所述分频比信息的时刻的时间，
其中所述分频比保持单元在由所述调整单元调整的时刻将所述分频比信息输出到所述时钟发生器。
6.根据权利要求2的点时钟产生电路，进一步包括：
调整单元，调整从检测出所述帧切换到由所述分频比保持单元输出所述分频比信息的时刻的时间，
其中所述分频比保持单元在由所述调整单元调整的时刻将所述分频比信息输出到所述时钟发生器。
7.一种半导体器件，包括：
根据权利要求1的点时钟产生电路；以及
控制电路，检测改变点时钟频率的时刻，并且将分频比信息输出到所述点时钟产生电路。
8.一种点时钟产生方法，包括：
保持指定时钟分频比的分频比信息；
与帧的切换同步地输出保持的所述分频比信息；以及
产生具有根据输出的所述分频比信息而变化的时钟频率的点时钟。
CN2008100887927A 2007-05-07 2008-05-07 点时钟产生电路、半导体器件以及点时钟产生方法 Expired - Fee Related CN101312035B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007122601A JP2008276132A (ja) 2007-05-07 2007-05-07 ドットクロック発生回路、半導体装置及びドットクロック発生方法
JP2007122601 2007-05-07
JP2007-122601 2007-05-07

Publications (2)

Publication Number Publication Date
CN101312035A CN101312035A (zh) 2008-11-26
CN101312035B true CN101312035B (zh) 2012-01-11

Family

ID=39969095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100887927A Expired - Fee Related CN101312035B (zh) 2007-05-07 2008-05-07 点时钟产生电路、半导体器件以及点时钟产生方法

Country Status (5)

Country Link
US (1) US20080278465A1 (zh)
JP (1) JP2008276132A (zh)
KR (1) KR100935821B1 (zh)
CN (1) CN101312035B (zh)
TW (1) TW200907885A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5385718B2 (ja) * 2009-07-28 2014-01-08 ルネサスエレクトロニクス株式会社 クロックデータリカバリ回路
CN101631051B (zh) * 2009-08-06 2012-10-10 中兴通讯股份有限公司 时钟调整装置及方法
CN102064826B (zh) * 2010-12-22 2012-10-17 烽火通信科技股份有限公司 一种全数字时钟产生电路及全数字时钟产生方法
KR102105873B1 (ko) * 2014-04-11 2020-06-02 삼성전자 주식회사 디스플레이 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001616A2 (en) * 1998-11-13 2000-05-17 Sony Corporation Clock generator, and image displaying apparatus and method
CN1281294A (zh) * 1999-07-19 2001-01-24 三菱电机株式会社 时钟生成电路
CN1469339A (zh) * 2002-06-27 2004-01-21 株式会社日立制作所 显示控制驱动装置和显示系统
CN1591536A (zh) * 2003-09-02 2005-03-09 精工爱普生株式会社 信号输出调整电路及显示驱动器
JP2005338619A (ja) * 2004-05-28 2005-12-08 Oki Electric Ind Co Ltd ドットクロック同期生成回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828659B2 (ja) * 1989-11-29 1996-03-21 沖電気工業株式会社 分周比切り替えが可能な分周装置
JP3109940B2 (ja) * 1993-04-28 2000-11-20 キヤノン株式会社 表示制御装置及び情報処理装置
JP3302202B2 (ja) * 1994-11-10 2002-07-15 キヤノン株式会社 表示制御装置
JP3406432B2 (ja) * 1995-09-21 2003-05-12 シャープ株式会社 液晶映像表示装置および映像表示装置の映像信号処理回路
JP3487119B2 (ja) * 1996-05-07 2004-01-13 松下電器産業株式会社 ドットクロック再生装置
JP3717289B2 (ja) * 1997-10-20 2005-11-16 富士通株式会社 集積回路装置
JP3462744B2 (ja) * 1998-03-09 2003-11-05 株式会社日立製作所 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置
JP3586369B2 (ja) * 1998-03-20 2004-11-10 インターナショナル・ビジネス・マシーンズ・コーポレーション ビデオ・クロックの周波数を下げる方法及びコンピュータ
JP3620434B2 (ja) * 2000-07-26 2005-02-16 株式会社日立製作所 情報処理システム
JP2003005694A (ja) * 2001-06-20 2003-01-08 Fujitsu General Ltd 映像信号処理装置
JP2004151222A (ja) * 2002-10-29 2004-05-27 Sharp Corp 液晶表示制御装置および液晶表示装置
JP4879043B2 (ja) * 2007-02-22 2012-02-15 富士通セミコンダクター株式会社 Ａｄ変換回路及びマイクロコントローラ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001616A2 (en) * 1998-11-13 2000-05-17 Sony Corporation Clock generator, and image displaying apparatus and method
CN1281294A (zh) * 1999-07-19 2001-01-24 三菱电机株式会社 时钟生成电路
CN1469339A (zh) * 2002-06-27 2004-01-21 株式会社日立制作所 显示控制驱动装置和显示系统
CN1591536A (zh) * 2003-09-02 2005-03-09 精工爱普生株式会社 信号输出调整电路及显示驱动器
JP2005338619A (ja) * 2004-05-28 2005-12-08 Oki Electric Ind Co Ltd ドットクロック同期生成回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平7123287A 1995.05.12

Also Published As

Publication number Publication date
KR100935821B1 (ko) 2010-01-08
TW200907885A (en) 2009-02-16
JP2008276132A (ja) 2008-11-13
US20080278465A1 (en) 2008-11-13
CN101312035A (zh) 2008-11-26
KR20080099197A (ko) 2008-11-12

Similar Documents

Publication Publication Date Title
CN100458907C (zh) 驱动液晶显示装置的方法
CN103366717B (zh) 显示方法、装置及系统
JP4833207B2 (ja) 表示制御回路及び表示システム
CN101312035B (zh) 点时钟产生电路、半导体器件以及点时钟产生方法
CN100557677C (zh) 显示系统中不用外部存储器来变换帧速率的装置和方法
CN102270423A (zh) 模式转换方法、显示驱动集成电路和图像处理系统
CN108710479B (zh) 同步显示方法及装置、电子设备及存储介质
CN102117594A (zh) 用于对齐帧数据的技术
CN101650419B (zh) 雷达图像自适应液晶显示控制方法
KR100744135B1 (ko) 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법
CN110221729A (zh) 一种驱动方法、装置及显示装置
TWI223558B (en) Image processing device
CN102055933A (zh) 一种osd控制器及其控制方法
CN107317980B (zh) 半导体装置、影像显示系统以及影像信号输出方法
CN107026647A (zh) 时间数字系统以及频率合成器
CN101453595B (zh) 显示控制装置及其方法
US7047433B2 (en) Method and circuit for synchronizing a higher frequency clock and a lower frequency clock
CN114827658A (zh) 一种显示单元及其数据传输方法
KR101147361B1 (ko) Ｒｔｃ 제어 회로
EP2485475A1 (en) Image output device and image synthesizing method
JP2001331157A (ja) 映像信号変換装置
JP2584307B2 (ja) 表示位置自動調整方式
US20060125818A1 (en) Image data synchronizer applied for image scaling device
US6084442A (en) Digital oscillator for generating two fixed pulse signals from one clock
RU1795445C (ru) Устройство дл отображени информации на экране электронно-лучевого индикатора

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20130507