JP2692564B2 - 水平表示位置自動補正回路 - Google Patents
水平表示位置自動補正回路Info
- Publication number
- JP2692564B2 JP2692564B2 JP5336195A JP33619593A JP2692564B2 JP 2692564 B2 JP2692564 B2 JP 2692564B2 JP 5336195 A JP5336195 A JP 5336195A JP 33619593 A JP33619593 A JP 33619593A JP 2692564 B2 JP2692564 B2 JP 2692564B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image signal
- image
- frame memory
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
表示を行う草地の第1の画像信号と第1の画像信号以外
の画像信号を合成する装置に関する。
行う装置の第1の画像信号と、第1の画像信号以外の画
像信号を合成する装置としてコンピュータ自体が生成す
る画面(以下、「PC画面」とビデオ画面を合成する、
ビデオオーバレイボードを例に上げ説明する。
デオ画面とを、ある位置及び範囲で切り換え表示する装
置である。
信号内の水平同期信号と画像表示信号の開始位置とに差
がある。よって、PC画面位置を水平同期信号から一義
的に設定しようとすると、PC型に画像開始位置のズレ
が発生する。
記の位置ズレが発生していると、PC画面内で抜いた範
囲に、ビデオ画面が当てはまらず、ビデオ画面で表示し
たい部分が表示できない場合がある。
する、前記ビデオオーバレイボードを例に上げ提示した
位置ズレを回避するために従来までは、ソフトウェア
(チューニングソフト)を利用し対処していた。このソ
フトウェアを利用したチューニング方法を前記ビデオオ
ーバレイボードを例に上げ以下に示す。
アを利用したチューニングする場合のブロック図及びフ
ローチャートである。図9の、ハードウェア内の各ブロ
ックを説明する。
効画像信号をデジタル信号(たとえば、輝度信号Y;色
差信号Cr,Cb各8ビット精度)に変換して書き込む
ためのメモリである。
PC側の水平同期信号とPC−RGBデータとの時間差
タイミングを調整する。
する場合の補正値を入れるレジスタである。
き込みタイミング制御部で書き込み開始位置の基準とな
る水平同期信号の位相を、上記水平位置補正レジスタの
値によって調整し出力する。
記水平位置補正レジスタのデータを書き込むメモリであ
る。
の動作を説明する。
ソフトを立ち上げる。前記チューニングソフトでは、ま
ずハードウェア内の前記水平位置補正レジスタの値を読
み込む(この読み込まれたデータは、電源投入時に前記
EEPROMより、前記水平位置補正レジスタに設定さ
れた値である)。その状態で、PCグラフィックス機能
を使用して、CRT上の任意の座標にグラフィックを表
示する。同時に、フレームメモリへのデータの書き込み
によって、前記PCグラフィックスで表示した水平位置
と同じ座標・幅で任意のデータを設定し、CRT上に表
示する。これらPCグラフィックスでCRT上に表示さ
れた部分と、前記フレームメモリに書き込まれたCRT
上に表示された部分が、重なっているか否かを目視によ
り確認する。2つの表示位置が重なっていない場合、前
記水平位置補正レジスタの値を、PC本体からのキーボ
ードまたはマウス等により操作し変更する。前記水平位
置補正レジスタの値を変更することによって、前記PC
水平位置調整部から出力される水平同期信号の位相が変
化し、PCグラフィックスの表示位置が水平方向に移動
する。ここで、もう一度目視によりPCグラフィックス
でCRT上に表示された部分と、前記フレームメモリに
書き込まれCRTに表示された部分と、前記フレームメ
モリに書き込まれCRT上に表示された部分が重なるま
で続け、重なった場合は前記水平位置補正レジスタの値
を前記EEPROMに書き込みチューニングを終了す
る。
いるため、電源投入毎にチューニングを設定する必要は
ない。
合わせるためのソフトチューニングでは、ビデオ画面の
座標位置の設定を、水平位置補正レジスタを持ち、ユー
ザーが逐次手動入力を行い、かつ目視でズレの補正を行
っていた。また、座標位置の調整幅(移動量)が大きく
取ることも出来ず、元から取り込まれた位置が、原点座
標より前記データがあったりすると、調整ができない場
合があった。
面を合成し表示する、前記ビデオオーバレイボードを例
に上げ提示した目的を達成するため本発明は、CPUで
制御して画像表示を行う装置の第1の画像信号以外の画
像信号データを取り込むフレームメモリと、前記フレー
ムメモリに書き込む第1の画像信号以外の画像信号デー
タを制御するデータ制御部と、第1の画像信号データの
値を制御するデータ制御部と、前記CPUで制御して画
像表示を行う装置の画面上に、第1の画像信号以外の画
像信号データの表示範囲を設定するウインドウ位置・幅
設定レジスタを用い、第1の画像信号データと、前記フ
レームメオリに書き込まれている第1の画像信号以外の
画像信号データとを合成させるデータセルクタと、前記
データセレクタにより合成された画像データのうち、指
定された座標データを読みとる合成データ取得レジスタ
を用い、データをデコードし、前記フレームメモリに書
き込まれている第1の画像信号以外の画像信号データ
と、第1の画像信号データの座標位置を比較する座標表
示位置比較器と、前記座標表示位置比較器からの補正値
を設定する水平位置補正レジスタを用い、第1の画像信
号内の水平同期信号のデイレイ量を変化させる水平位置
調整部と、を具備する構成とした。
して画像表示を行う装置の第1の画像信号と、第1の画
像信号以外の画像信号を合成する装置について、PC画
面とビデオ画面を合成する装置を例に上げ、図面を参照
して説明する。
である。各ブロックごとに実施例を説明する。フレーム
メモリデータ制御部1は、ビデオ画面を扱うためのフレ
ームメモリ1−1と、そのフレームメモリに書き込むデ
ータの制御をするデータ制御部1−2からなる。PCデ
ータ制御部2は、PC本体のRGBデータの制御をする
PC−RGBデータ制御部2−1と、PC側の水平同期
信号のタイミングによってPC−RGBデータの書き込
みのタイミングを制御するデータ書き込みタイミング制
御部2−2からなる。水平位置制御部3は、前記水平同
期信号のディレイ量を調整する水平同期調整部3−1
と、前記水平同期信号のディレイ量を調整する際の補正
値を設定する水平位置補正レジスタ3−2からなる。一
致検出部4は、PC−RGBデータと、フレームメモリ
データの合成されたデータの中から、任意の座標のデー
タを手得する構成データ取得レジスタ4−1と、その取
得したデータからPC−RGBデータと、フレームメモ
リデータとの位置検出のために設定した座標位置データ
が一致しているかを検出する座標位置比較器4−2から
なる。その他、PC−RGBデータと、フレームメモリ
のデータを合成するデータセレクタ5と、PC画面上
の、どの位置・幅でPC画面上にビデオ画面を表示する
かを設定するウインドウ表示位置・幅設定レジスタ6か
らなる。各ブロック内での回路構成を以下に示す。
号をデジタル信号(例えば、輝度Y;色差信号Cr,C
b各8ビット制度)に変換した画像データを書き込むた
めのメモリである。
2−1・表示位置制御部1−2−2からなり、有効画像
データ取り込みスタート時から水平位置の設定した座標
位置が終了するまでを、ウインドウ表示位置・幅設定レ
ジスタ6によって、ビデオ画像を表示する画面の座標と
幅を取得し、その範囲に対してビット制御部1−2−1
を用いて、本来フレームメモリ1−1に有効画像開始位
置から、設定した座標位置まで、任意の一定値データを
書き込む。
1−1・表示位置制御部2−1-2からなり、有効画像デ
ータ取り込みスタート時から水平位置の設定した座標位
置が終了するまで、ウィンドウ表示位置・幅設定レジス
タ6によってビデオ画像を表示する画面の座標と幅を取
得し、水平同期信号とADクロックをカウントすること
で、ビット制御部2−1−1によりレジスタで設定され
た座標に、任意の一定値を設定する。
2は、PC側の水平同期信号とPC−RGBデータとの
時間差タイミングを調整する。
−1・セレクタ3−1−2からなり、本来のPC−RG
Bデータの水平同期信号に対して、1ドット単位でディ
レイさせた水平同期信号を発生させ、それらのディレイ
量の中から、水平位置補正レジスタ3−2で設定されら
ディレイ量の水平同期信号を、セレクタ3−1−2によ
り選択し出力する。
水平位置調整部3−1での、水平同期信号のディレイ量
となる補正値を設定するレジスタである。
より合成された画像データのうち指定された座標のデー
タを取得するレジスタである。
−2−1・カウンタ4−2−2・数個の論理ゲートから
なる。合成データ取得レジスタ4−1により、水平ライ
ン方向に取得されたデータは、デコード回路4−2−1
を用いて、データ制御部1−2、PC−RGBデータ制
御部2−1によって設定した座標位置の合成画面データ
値をデコードする。デコード回路4−2−1の動作は、
データ制御部1−2、PC−RGBデータ制御部2−1
によって設定した任意の一定値の場合は”H”信号、そ
の他のデータの場合は”L”信号に設定する。ここで、
デコード回路4−2−1から出力された信号の、L状態
をD/Aクロックでカウントし、カウントされた値が1
以上の場合は、PC−RGBデータと、フレームメモリ
内のデータの座標がずれていることを示し、前記座標位
置比較器4−2の出力がH状態となり、カウントされた
値が一致していることを示し、前記座標位置比較器4−
2の出力がL状態となる。
タと、フレームメモリ側のデータを切り換え制御を行う
ものであり、これにより画面合成が可能となる。
は、ビデオ画面を表示する画面の座標と幅を設定するレ
ジスタである。
について説明する。
インドウ表示位置・幅設定レジスタ6より設定された座
標の範囲内の前記フレームメモリ1−1に書き込むデー
タをすべて任意の一定値に設定し(図6中のハッチング
部)、垂直ライン方向に対する表示幅の左右端のみは、
図6のように別の値を設定する。同時に、前記PC−R
GBデータ制御部2−1では、前記ウインドウ表示位置
・幅設定レジスタ6により設定された座標の左右端に対
応する座標(図7中ハッチング部)に図7のように垂直
ライン方向表示幅の任意の一定値を設定する。これら前
記データ制御部1−2及び前記PC−RGBデータ制御
部2−1で設定されたデータを含む、PC−RGBデー
タと、フレームメモリのデータを前記データセレクタ5
により合成する。
により合成されたデータを図8のように水平ライン方向
に取得する。取得されたデータは、1つずつ前記座標位
置比較器4−2に送られる。1ライン単位でのデータの
取得が終わると、前記座標位置比較器4−2で、PC−
RGBデータと、フレームメモリ内のデータの座標が一
致しているかを、前記座標位置比較器4−2の出力が”
L”信号状態か”H”信号状態かで判定する。
記水平位置補正レジスタ3−2へ、PC−RGBデータ
と、フレームメモリ内のデータの設定した座標データが
前記座標位置比較器4−2の出力により”H”信号状
態、つまり一致していない状態の場合、前記水平位置補
正レジスタ3−2内の補正値の変更(シフト)が行わ
れ、ゼンィPC水平位置調整部3−1から出力される水
平同期信号のディレイ量が変化する。水平同器信号のデ
ィレイ量が変化したら、タイミングのずれたPC−RG
Bデータと、フレームメモリのデータを前記データケレ
クタ5により合成し、前記合成データ取得レジスタ4−
1でのデータの取得を行い、上記の動作を前記座標位置
比較器4−2の出力が、一致していることを示す”L”
信号状態になるまで繰り返す。前記座標位置比較器4−
2からPC−RGBデータと、フレームメモリのデータ
の画像位置データが一致していることを示す”L”信号
状態が返ってきたら、水平位置調整動作を終了し、映像
信号の取り込み及び表示を開始する。
示を行う装置の第1の画像信号と、第1の画像信号以外
の画像信号を合成する装置において、PC画面とビデオ
画面を合成する装置を例に上げ説明した、上記のような
構成を有することにより、以下のような効果を奏する。
ようにユーザーが逐次手動入力を行い、かつ目視によっ
て確認するわずらわしい設定作業がなくなる。また、前
記CPUで制御し画像表示を行う装置の第1の画像信号
と第1の画像信号以外の画像信号を合成表示する度に調
整を行うため、装置などの設置を行う度にチューニング
を行う必要がなくなる。
の全体構成を示すブロック図である。
な構成例を示すブロック図である。
ロック図である。
ック図である。
図である。
ムメモリに設定するデーターの一例を示す図。
例を示す図である。
み込み方の一例を示す図である。
を示すブロック図である。
流れを示すフローチャートである。
Claims (1)
- 【請求項1】 CPUで制御して画像表示を行う装置の
画面像に表示される第1の画像信号と、第1の画像信号
以外の画像信号を合成する装置において、 第1の画像信号以外の画像信号データを書き込むフレー
ムメモリと、前記フレームメモリに書き込む第1の画像
信号以外の画像信号データの制御をするデータ制御部
と、 第1の画像信号データの値を制御するデータ制御部と、
前記CPUで制御して画像表示を行う装置の画面上に、
第1の画像信号以外の画像信号データの表示範囲を設定
するウィンドウ表示位置・幅設定レジスタを用い、第1
の画像信号データと、前記フレームメモリに書き込まれ
ている第1の画像信号以外の画像信号データとを合成さ
せるデータセレクタと、 前記データセレクタにより合成された画像データのう
ち、指定された座標データを読みとる合成データ取得レ
ジスタを用い、データをデコードし、前記フレームメモ
リに書き込まれている第1の画像信号以外の画像信号デ
ータと、第1の画像信号データの座標位置を比較する座
標表示位置比較器と、 前記座標表示位置比較器からの補正値を設定する水平位
置補正レジストを用い、第1の画像信号内の水平同期信
号のディレイ量を変化させる水平位置調整部と、 を具備することを特徴とした水平表示位置自動補正回
路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5336195A JP2692564B2 (ja) | 1993-12-28 | 1993-12-28 | 水平表示位置自動補正回路 |
US08/358,365 US5548307A (en) | 1993-12-28 | 1994-12-19 | Horizontal position compensation circuit |
US08/615,165 US5635960A (en) | 1993-12-28 | 1996-03-12 | Horizontal position compensation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5336195A JP2692564B2 (ja) | 1993-12-28 | 1993-12-28 | 水平表示位置自動補正回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07199904A JPH07199904A (ja) | 1995-08-04 |
JP2692564B2 true JP2692564B2 (ja) | 1997-12-17 |
Family
ID=18296632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5336195A Expired - Fee Related JP2692564B2 (ja) | 1993-12-28 | 1993-12-28 | 水平表示位置自動補正回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5548307A (ja) |
JP (1) | JP2692564B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2692564B2 (ja) * | 1993-12-28 | 1997-12-17 | 日本電気株式会社 | 水平表示位置自動補正回路 |
US5926482A (en) * | 1994-05-05 | 1999-07-20 | Sprint Communications Co. L.P. | Telecommunications apparatus, system, and method with an enhanced signal transfer point |
JP2692636B2 (ja) * | 1995-03-22 | 1997-12-17 | 日本電気株式会社 | 状態表示回路 |
US6014163A (en) * | 1997-06-09 | 2000-01-11 | Evans & Sutherland Computer Corporation | Multi-camera virtual set system employing still store frame buffers for each camera |
US5847701A (en) * | 1997-06-10 | 1998-12-08 | Paradise Electronics, Inc. | Method and apparatus implemented in a computer system for determining the frequency used by a graphics source for generating an analog display signal |
US5987624A (en) * | 1997-06-10 | 1999-11-16 | Paradise Electronics, Inc. | Method and apparatus for automatically determining signal parameters of an analog display signal received by a display unit of a computer system |
TW368645B (en) * | 1998-02-06 | 1999-09-01 | Benq Corp | Jumping prevention method for OSD display area on the screen and the device thereof |
US6606127B1 (en) * | 1999-06-10 | 2003-08-12 | Enseo, Inc. | System and method for synchronizing, storing and accurately reproducing video signals |
JP4660879B2 (ja) | 2000-04-27 | 2011-03-30 | ソニー株式会社 | 情報提供装置および方法、並びにプログラム |
CN113568700B (zh) * | 2021-09-22 | 2022-01-11 | 卡莱特云科技股份有限公司 | 显示画面调整方法、装置、计算机设备和存储介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4802007A (en) * | 1986-12-18 | 1989-01-31 | U.S. Philips Corporation | Picture pick-up and display system with electronic and printed picture display |
JP2584307B2 (ja) * | 1988-12-20 | 1997-02-26 | 株式会社ピーエフユー | 表示位置自動調整方式 |
US5020116A (en) * | 1989-12-13 | 1991-05-28 | Hughes Aircraft Company | Image registration method and apparatus |
US5144418A (en) * | 1990-12-18 | 1992-09-01 | General Electric Company | Crystal stabilization of amplitude of light valve horizontal sweep |
JP2692564B2 (ja) * | 1993-12-28 | 1997-12-17 | 日本電気株式会社 | 水平表示位置自動補正回路 |
-
1993
- 1993-12-28 JP JP5336195A patent/JP2692564B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-19 US US08/358,365 patent/US5548307A/en not_active Expired - Fee Related
-
1996
- 1996-03-12 US US08/615,165 patent/US5635960A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5635960A (en) | 1997-06-03 |
US5548307A (en) | 1996-08-20 |
JPH07199904A (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6466220B1 (en) | Graphics engine architecture | |
JP5744418B2 (ja) | 投影装置及び投影方法 | |
US4920571A (en) | Image processing system with capability of enlarging and reducing operations | |
JP3419046B2 (ja) | 映像表示装置 | |
JP2002527953A (ja) | キーストーン歪みを防止する方法および装置 | |
JP2692564B2 (ja) | 水平表示位置自動補正回路 | |
US5473382A (en) | Video signal converting apparatus for converting an interlace video signal into a non-interlace video signal for reduction | |
US20050180655A1 (en) | Image conversion device image conversion method and image projection device | |
US7050077B2 (en) | Resolution conversion device and method, and information processing apparatus | |
JP3188135B2 (ja) | 映像信号処理回路 | |
US20080111821A1 (en) | Dynamic tile sizing in an image pipeline | |
JPH0363771A (ja) | 電子画像処理システム | |
JP2001324952A (ja) | 映像信号処理装置 | |
JP5676924B2 (ja) | 投影装置及び投影方法 | |
JP2006308665A (ja) | 画像処理装置 | |
JP2002238064A (ja) | 大画面表示装置 | |
US20080174601A1 (en) | Video Control for Providing Multiple Screen Resolutions Using Modified Timing Signal | |
US5905821A (en) | Compression/expansion circuit having transfer means and storage means with address management of the storage means | |
JP2005275242A (ja) | 映像キャプチャ回路及び映像キャプチャ方法 | |
JP6040217B2 (ja) | 投影装置及び投影方法 | |
JPH07311568A (ja) | 画像出力方法および装置 | |
KR100618270B1 (ko) | 영상표시장치에서 화면 영상 분할을 위하여 스케일러부가데이터를 읽는 방법 | |
CN116723302A (zh) | 一种投影机垂直梯形校正方法、装置、设备及存储介质 | |
JP2002271751A (ja) | 表示制御方法及び装置 | |
JP2004129212A (ja) | 画像投射装置および画像変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |