JP2594904B2 - ビデオ信号処理装置 - Google Patents
ビデオ信号処理装置Info
- Publication number
- JP2594904B2 JP2594904B2 JP60105895A JP10589585A JP2594904B2 JP 2594904 B2 JP2594904 B2 JP 2594904B2 JP 60105895 A JP60105895 A JP 60105895A JP 10589585 A JP10589585 A JP 10589585A JP 2594904 B2 JP2594904 B2 JP 2594904B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- circuit
- input
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ビデオ信号を処理するビデオ信号処理装置
に関し、特に入力されるビデオ信号に異常が発生してい
るか否かを検出するビデオ・プリンタ等に用いられるの
に好適なビデオ信号処理装置に関するものである。
に関し、特に入力されるビデオ信号に異常が発生してい
るか否かを検出するビデオ・プリンタ等に用いられるの
に好適なビデオ信号処理装置に関するものである。
［従来の技術］ 従来、この種のビデオ信号処理装置は、第４図のよう
に構成されていた。ここで、入力された同期信号Sync
は、HD分離回路１およびVD分離回路２に供給され、それ
ぞれより、水平同期信号HDおよび垂直同期信号VDが出力
される。これらHD信号およびVD信号をフィールド判別回
路３に供給してフィールド判別信号FDを取り出す。この
FD信号は、正常状態では、第５図（Ｂ）のように、第５
図（Ａ）に示すVD信号に対応して、すなわち、Sync信号
の奇数フィールドおよび偶数フィールドに対応して出力
される。
に構成されていた。ここで、入力された同期信号Sync
は、HD分離回路１およびVD分離回路２に供給され、それ
ぞれより、水平同期信号HDおよび垂直同期信号VDが出力
される。これらHD信号およびVD信号をフィールド判別回
路３に供給してフィールド判別信号FDを取り出す。この
FD信号は、正常状態では、第５図（Ｂ）のように、第５
図（Ａ）に示すVD信号に対応して、すなわち、Sync信号
の奇数フィールドおよび偶数フィールドに対応して出力
される。
ビデオ・プリンタ等の装置では、インターレースした
ビデオ信号をA/D変換し、メモリに転送する際に、奇数
フィールドおよび偶数フィールドの2V期間にわたってA/
D変換を行い、それと共にFD信号によって、フィールド
の奇偶を判別してメモリのアドレス選択を行う。
ビデオ信号をA/D変換し、メモリに転送する際に、奇数
フィールドおよび偶数フィールドの2V期間にわたってA/
D変換を行い、それと共にFD信号によって、フィールド
の奇偶を判別してメモリのアドレス選択を行う。
このときSync信号に欠落やノイズ混入等の異常が存在
すると、第５図（Ｃ）または（Ｄ）のように、FD信号の
欠落が生じる。このため、例えば、ビデオ・プリンタの
場合、正しいプリントが行われず、画質が著しく劣化し
たプリントが出力されてしまうことになる。
すると、第５図（Ｃ）または（Ｄ）のように、FD信号の
欠落が生じる。このため、例えば、ビデオ・プリンタの
場合、正しいプリントが行われず、画質が著しく劣化し
たプリントが出力されてしまうことになる。
［発明が解決しようとする問題点］ そこで、本発明の目的は、上述の如き従来技術の欠点
を除去し、入力されるビデオ信号に異常が発生している
か否かを正確且つ迅速に検出することができるビデオ信
号処理装置を提供することにある。
を除去し、入力されるビデオ信号に異常が発生している
か否かを正確且つ迅速に検出することができるビデオ信
号処理装置を提供することにある。
［問題点を解決するための手段］ かかる目的を達成するために、本発明のビデオ信号処
理装置は、ビデオ信号を処理する装置であって、ビデオ
信号を入力し、入力されたビデオ信号に含まれている水
平同期信号および垂直同期信号を分離する同期信号分離
回路と、前記同期信号分離回路によって分離された水平
同期信号および垂直同期信号を用いて、前記入力された
ビデオ信号が奇数フィールドであるか偶数フィールドで
あるかを判別し、該判別結果を示すフィールド判別信号
を出力するフィールド判別回路と、前記フィールド判別
回路より出力されるフィールド判別信号を入力し、入力
されたフィールド判別信号の立ち上がりに応答して１垂
直同期期間よりも長く２垂直同期期間よりも短い所定の
パルス幅を示す第１パルス信号を発生する第１パルス信
号発生回路と、前記フィールド判別回路より出力される
フィールド判別信号を入力し、入力されたフィールド判
別信号の立ち下がりに応答して１垂直同期期間よりも長
く２垂直同期期間よりも短い所定のパルス幅を示す第２
パルス信号を発生する第２パルス信号発生回路と、前記
第１パルス信号発生回路から発生される第１パルス信号
と前記第２パルス信号発生回路から発生される第２パル
ス信号とを入力し、入力された第１パルス信号と第２パ
ルス信号とが示す信号の状態に応じて、前記入力された
ビデオ信号に異常が発生していることを示す異常信号を
発生する異常信号発生回路とを具えたことを特徴とす
る。
理装置は、ビデオ信号を処理する装置であって、ビデオ
信号を入力し、入力されたビデオ信号に含まれている水
平同期信号および垂直同期信号を分離する同期信号分離
回路と、前記同期信号分離回路によって分離された水平
同期信号および垂直同期信号を用いて、前記入力された
ビデオ信号が奇数フィールドであるか偶数フィールドで
あるかを判別し、該判別結果を示すフィールド判別信号
を出力するフィールド判別回路と、前記フィールド判別
回路より出力されるフィールド判別信号を入力し、入力
されたフィールド判別信号の立ち上がりに応答して１垂
直同期期間よりも長く２垂直同期期間よりも短い所定の
パルス幅を示す第１パルス信号を発生する第１パルス信
号発生回路と、前記フィールド判別回路より出力される
フィールド判別信号を入力し、入力されたフィールド判
別信号の立ち下がりに応答して１垂直同期期間よりも長
く２垂直同期期間よりも短い所定のパルス幅を示す第２
パルス信号を発生する第２パルス信号発生回路と、前記
第１パルス信号発生回路から発生される第１パルス信号
と前記第２パルス信号発生回路から発生される第２パル
ス信号とを入力し、入力された第１パルス信号と第２パ
ルス信号とが示す信号の状態に応じて、前記入力された
ビデオ信号に異常が発生していることを示す異常信号を
発生する異常信号発生回路とを具えたことを特徴とす
る。
［作 用］ 本発明によれば、同期信号の異常を検出できるので、
同期異常の影響を受ける動作の阻止、たとえば著しく画
質の劣ったプリントが出力されることを未然に防ぐこと
が可能となる。
同期異常の影響を受ける動作の阻止、たとえば著しく画
質の劣ったプリントが出力されることを未然に防ぐこと
が可能となる。
［実施例］ 以下に、図面を参照して本発明を詳細に説明する。
第３図は本発明の一実施例を示すブロック図である。
ここで、入力されたSync信号をHD分離回路１およびVD分
離回路２に供給して、それぞれ、HD信号およびVD信号を
分離して出力し、さらにこれらHD信号およびVD信号をフ
ィールド判別回路３に供給することにより、フィールド
判別信号FDを出力するところまでは、第４図の従来例と
同様である。
ここで、入力されたSync信号をHD分離回路１およびVD分
離回路２に供給して、それぞれ、HD信号およびVD信号を
分離して出力し、さらにこれらHD信号およびVD信号をフ
ィールド判別回路３に供給することにより、フィールド
判別信号FDを出力するところまでは、第４図の従来例と
同様である。
本発明では、FD信号を立ち上がり検出回路４および立
ち下り検出回路５に入力する。これら検出回路４および
５は、モノマルチバイブレータなどのように一定のパル
ス幅を形成する回路で構成でき、そのパルス幅を、1V期
間よりも長く、かつ2V期間よりも短いパルス幅に設定し
ておく。
ち下り検出回路５に入力する。これら検出回路４および
５は、モノマルチバイブレータなどのように一定のパル
ス幅を形成する回路で構成でき、そのパルス幅を、1V期
間よりも長く、かつ2V期間よりも短いパルス幅に設定し
ておく。
立ち上がり検出回路４および立ち下り検出回路５の各
出力をアンド・ゲート６に入力する。そのアンド出力を
ラッチ回路７によりラッチして同期異常（Sync Error）
信号を出力する。
出力をアンド・ゲート６に入力する。そのアンド出力を
ラッチ回路７によりラッチして同期異常（Sync Error）
信号を出力する。
例えば、ビデオ・プリンタの場合には、この同期異常
信号によりプリントの出力を禁止し、もって、同期異常
に起因して著しく画質の劣化したプリントが出力される
ことを防ぐ。
信号によりプリントの出力を禁止し、もって、同期異常
に起因して著しく画質の劣化したプリントが出力される
ことを防ぐ。
８はプリント・スタート・スイッチ、９はリセット・
パルス発生回路であり、プリントを行いたいときには、
かかるプリント・スタート・スイッチ８を投入し、その
プリント・スタート信号をリセット・パルス発生回路９
に入力し、ここで得られたラッチ・リセット信号をラッ
チ回路７に入力する。これにより、同期異常（Sync Err
or）信号は、プリント毎に初期化される。
パルス発生回路であり、プリントを行いたいときには、
かかるプリント・スタート・スイッチ８を投入し、その
プリント・スタート信号をリセット・パルス発生回路９
に入力し、ここで得られたラッチ・リセット信号をラッ
チ回路７に入力する。これにより、同期異常（Sync Err
or）信号は、プリント毎に初期化される。
第２図を用いて、第１図示の本発明ビデオ信号処理装
置の動作を説明する。
置の動作を説明する。
第２図（Ａ）に示すように欠落の生じたFD信号が立ち
上がり検出回路４および立ち下り検出回路５に入力され
ると、それぞれの回路４および５からは、第２図（Ｂ）
および（Ｃ）に示すような検出出力が出力される。この
ように立ち上り検出出力および立ち下り検出出力がアン
ド・ゲート６に入力される。そのアンド出力がラッチ回
路７によりラッチされて、第２図（Ｄ）に示すような同
期異常信号が出力される。この同期異常信号は、第２図
（Ｅ）に示すようなリセット信号により、プリント・ス
タート毎に初期化される。
上がり検出回路４および立ち下り検出回路５に入力され
ると、それぞれの回路４および５からは、第２図（Ｂ）
および（Ｃ）に示すような検出出力が出力される。この
ように立ち上り検出出力および立ち下り検出出力がアン
ド・ゲート６に入力される。そのアンド出力がラッチ回
路７によりラッチされて、第２図（Ｄ）に示すような同
期異常信号が出力される。この同期異常信号は、第２図
（Ｅ）に示すようなリセット信号により、プリント・ス
タート毎に初期化される。
なお、本例では検出回路４および５とアンド・ゲート
６とにより、フィールド判別の異常検出回路を構成して
いるが、フィールド判別信号の異常を検出するために
は、たとえばフィールド判別信号を積分して行き、あら
かじめ定めたスレッショールドレベルと比較することに
より異常検出を行ったり、あるいはVD信号に同期して、
フィールド判別信号のサンプリングを行い、そのサンプ
リング出力における高レベルおよび低レベルのそれぞれ
の個数をカウンタにより計数して異常を検出するなど種
々の形態でフィールド判別の異常を検出することができ
る。
６とにより、フィールド判別の異常検出回路を構成して
いるが、フィールド判別信号の異常を検出するために
は、たとえばフィールド判別信号を積分して行き、あら
かじめ定めたスレッショールドレベルと比較することに
より異常検出を行ったり、あるいはVD信号に同期して、
フィールド判別信号のサンプリングを行い、そのサンプ
リング出力における高レベルおよび低レベルのそれぞれ
の個数をカウンタにより計数して異常を検出するなど種
々の形態でフィールド判別の異常を検出することができ
る。
第３図は本発明の具体的実施例の詳細回路例を示す。
ここで、11および12はリトリガラブルモノステーブル
マルチバイブレータ、13および14はＤフリップフロッ
プ、15はインバータ、16および17はそれぞれモノステー
ブルマルチバイブレータ11および12の時定数回路であ
り、それぞれHDパルスのパルス幅に対応する時間および
VD信号の１周期と２周期との間の時間、たとえば第２図
の例では、1.5周期の時間を定める。18は同期信号Sync
からVD信号を抽出するローパスフィルタとしての積分回
路、19および20はそれぞれFD信号の立ち上りおよび立ち
下り端縁を検出する微分回路である。
マルチバイブレータ、13および14はＤフリップフロッ
プ、15はインバータ、16および17はそれぞれモノステー
ブルマルチバイブレータ11および12の時定数回路であ
り、それぞれHDパルスのパルス幅に対応する時間および
VD信号の１周期と２周期との間の時間、たとえば第２図
の例では、1.5周期の時間を定める。18は同期信号Sync
からVD信号を抽出するローパスフィルタとしての積分回
路、19および20はそれぞれFD信号の立ち上りおよび立ち
下り端縁を検出する微分回路である。
モノステーブルマルチバイブレータ11および12はその
各入力端子ＡまたはＢに入力が加えられる度毎にトリガ
され、所定時間幅の出力を得る。各リセット端子Ｒには
一定の電圧を印加しておき、リセットがかからないよう
にしておく。フリップフロップ13のリセット端子Ｒおよ
びプリセット端子Ｐは接地しておく。フリップフロップ
13のプリセット端子Ｐにはモノステーブルマルチバイブ
レータ12の出力を供給し、同リセット端子Ｒにはリセ
ットパルスRPを供給する。
各入力端子ＡまたはＢに入力が加えられる度毎にトリガ
され、所定時間幅の出力を得る。各リセット端子Ｒには
一定の電圧を印加しておき、リセットがかからないよう
にしておく。フリップフロップ13のリセット端子Ｒおよ
びプリセット端子Ｐは接地しておく。フリップフロップ
13のプリセット端子Ｐにはモノステーブルマルチバイブ
レータ12の出力を供給し、同リセット端子Ｒにはリセ
ットパルスRPを供給する。
同期信号Syncが供給されると、モノステーブルマルチ
バイブレータ11はその1/2HパルスによりトリガされてHD
信号を形成すると共に、積分回路18からの出力をインバ
ータ15で反転してVD信号を得る。フリップフロップ13に
はHD信号をＤ入力端子に供給し、VD信号をクロック入力
端子に供給することにより、FD信号を形成する。
バイブレータ11はその1/2HパルスによりトリガされてHD
信号を形成すると共に、積分回路18からの出力をインバ
ータ15で反転してVD信号を得る。フリップフロップ13に
はHD信号をＤ入力端子に供給し、VD信号をクロック入力
端子に供給することにより、FD信号を形成する。
ここで、Ｑ出力をＡ入力端子にも供給するのは、ノイ
ズなどによりかかるマルチバイブレータ11が不所望に再
びトリガされるのを防止するためである。
ズなどによりかかるマルチバイブレータ11が不所望に再
びトリガされるのを防止するためである。
微分回路19および20はFD信号の立ち上りおよび立ち下
りを検出し、それら検出出力によりモノステーブルマル
チバイブレータ12をそれぞれトリガする。したがって、
同期欠落があり、第２図（Ａ）に示すようなFD信号が得
られると、出力は高レベルとなり、ラッチ回路として
のフリップフロップ14のＱ出力も高レベルとなる。この
状態は、リセットパルスRPが入来することによってリセ
ットされ、低レベル状態になる。
りを検出し、それら検出出力によりモノステーブルマル
チバイブレータ12をそれぞれトリガする。したがって、
同期欠落があり、第２図（Ａ）に示すようなFD信号が得
られると、出力は高レベルとなり、ラッチ回路として
のフリップフロップ14のＱ出力も高レベルとなる。この
状態は、リセットパルスRPが入来することによってリセ
ットされ、低レベル状態になる。
［発明の効果］ 以上の如く、本発明のビデオ信号処理装置によれば、
入力されるビデオ信号に異常が発生しているか否かを正
確且つ迅速に検出することができるので、入力ビデオ信
号に発生した異常により影響を受ける動作の阻止、例え
ば本発明をビデオ・プリンタ等に適用した場合には、入
力されるビデオ信号における同期信号の異常発生によっ
て著しく画質の劣ったプリンタが出力されるといったこ
とを未然に防ぐことが可能となる。
入力されるビデオ信号に異常が発生しているか否かを正
確且つ迅速に検出することができるので、入力ビデオ信
号に発生した異常により影響を受ける動作の阻止、例え
ば本発明をビデオ・プリンタ等に適用した場合には、入
力されるビデオ信号における同期信号の異常発生によっ
て著しく画質の劣ったプリンタが出力されるといったこ
とを未然に防ぐことが可能となる。
第１図は本発明ビデオ信号処理装置の一実施例を示すブ
ロック図、 第２図は本発明の一実施例の動作を説明するタイミング
チャート、 第３図は本発明の具体的実施例を示す回路図、 第４図は従来のビデオ信号処理装置の一例を示すブロッ
ク図、 第５図はその正常なFD信号および異常なFD信号を説明す
るタイミングチャートである。 １……HD分離回路、 ２……VD分離回路、 ３……フィールド判別回路、 ４……立ち上り検出回路、 ５……立ち下り検出回路、 ６……アンド・ゲート、 ７……ラッチ回路、 ８……プリント・スタート・スイッチ、 ９……リセットパルス発生回路。
ロック図、 第２図は本発明の一実施例の動作を説明するタイミング
チャート、 第３図は本発明の具体的実施例を示す回路図、 第４図は従来のビデオ信号処理装置の一例を示すブロッ
ク図、 第５図はその正常なFD信号および異常なFD信号を説明す
るタイミングチャートである。 １……HD分離回路、 ２……VD分離回路、 ３……フィールド判別回路、 ４……立ち上り検出回路、 ５……立ち下り検出回路、 ６……アンド・ゲート、 ７……ラッチ回路、 ８……プリント・スタート・スイッチ、 ９……リセットパルス発生回路。
Claims (1)
- 【請求項１】ビデオ信号を処理する装置であって、 ビデオ信号を入力し、入力されたビデオ信号に含まれて
いる水平同期信号および垂直同期信号を分離する同期信
号分離回路と、 前記同期信号分離回路によって分離された水平同期信号
および垂直同期信号を用いて、前記入力されたビデオ信
号が奇数フィールドであるか偶数フィールドであるかを
判別し、該判別結果を示すフィールド判別信号を出力す
るフィールド判別回路と、 前記フィールド判別回路より出力されるフィールド判別
信号を入力し、入力されたフィールド判別信号の立ち上
がりに応答して１垂直同期期間よりも長く２垂直同期期
間よりも短い所定のパルス幅を示す第１パルス信号を発
生する第１パルス信号発生回路と、 前記フィールド判別回路より出力されるフィールド判別
信号を入力し、入力されたフィールド判別信号の立ち下
がりに応答して１垂直同期期間よりも長く２垂直同期期
間よりも短い所定のパルス幅を示す第２パルス信号を発
生する第２パルス信号発生回路と、 前記第１パルス信号発生回路から発生される第１パルス
信号と前記第２パルス信号発生回路から発生される第２
パルス信号とを入力し、入力された第１パルス信号と第
２パルス信号とが示す信号の状態に応じて、前記入力さ
れたビデオ信号に異常が発生していることを示す異常信
号を発生する異常信号発生回路とを具えたことを特徴と
するビデオ信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105895A JP2594904B2 (ja) | 1985-05-20 | 1985-05-20 | ビデオ信号処理装置 |
| US06/855,733 US4792853A (en) | 1985-05-15 | 1986-04-25 | Video signal processing devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105895A JP2594904B2 (ja) | 1985-05-20 | 1985-05-20 | ビデオ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61264871A JPS61264871A (ja) | 1986-11-22 |
| JP2594904B2 true JP2594904B2 (ja) | 1997-03-26 |
Family
ID=14419635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105895A Expired - Fee Related JP2594904B2 (ja) | 1985-05-15 | 1985-05-20 | ビデオ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594904B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0879030A (ja) * | 1994-08-30 | 1996-03-22 | Mitsubishi Electric Corp | 高周波信号検出装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60256282A (ja) * | 1984-06-01 | 1985-12-17 | Hitachi Ltd | ビデオプリンタ用の信号発生装置 |
-
1985
- 1985-05-20 JP JP60105895A patent/JP2594904B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61264871A (ja) | 1986-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025496A (en) | Odd/even field detector for video signals | |
| US4792852A (en) | Vertical synchronizing signal detection circuit | |
| US4353091A (en) | Circuit for detecting faults in horizontal sync pulse signals | |
| US3978285A (en) | Frame synchronizing device | |
| JP2594904B2 (ja) | ビデオ信号処理装置 | |
| JPH0614758B2 (ja) | 映像信号処理方法 | |
| US4942478A (en) | Recording apparatus | |
| JP2584324B2 (ja) | Ｖｔｒの再生モード識別回路 | |
| US5231509A (en) | Burst gate pulse generating device for use in image signal reproducing system | |
| US5274452A (en) | Horizontal synchronizing signal separator | |
| JP2574896B2 (ja) | フィールド判別装置 | |
| JPS61269595A (ja) | ビデオ信号処理装置 | |
| US4910587A (en) | Information signal processing apparatus | |
| JP2532413B2 (ja) | カウンタ装置 | |
| JP2932967B2 (ja) | 映像信号の方式自動判別方法とその装置 | |
| KR890007495Y1 (ko) | 등화펄스 검출회로 | |
| JP2596183B2 (ja) | 垂直ブランキングパルス出力装置 | |
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JP2549001B2 (ja) | 映像信号取り込み回路 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JPH0763190B2 (ja) | ビデオ信号処理装置 | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JPH07210106A (ja) | 等価パルス期間無効判別回路 | |
| JPH04373263A (ja) | 画像処理装置のフィールド補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |