JPS61264871A - ビデオ信号処理装置 - Google Patents
ビデオ信号処理装置Info
- Publication number
- JPS61264871A JPS61264871A JP60105895A JP10589585A JPS61264871A JP S61264871 A JPS61264871 A JP S61264871A JP 60105895 A JP60105895 A JP 60105895A JP 10589585 A JP10589585 A JP 10589585A JP S61264871 A JPS61264871 A JP S61264871A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- abnormality
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、同期信号を分離−整形する同期信号回路に関
し、特にビデオ・プリンタ等を用いて同期信号の異常を
検出するのに好適な同期信号回路に関するものである。
し、特にビデオ・プリンタ等を用いて同期信号の異常を
検出するのに好適な同期信号回路に関するものである。
［開示の概要］
本明細書及び図面は、同期信号を分離、整形する同期信
号回路において、水平同期信号及び垂直同期信号を分離
する同期信号分離回路と、分離された水平同期信号及び
垂直同期信号よりフィールド判別信号を得るフィールド
判別回路と、その判別信号の異常を検出する検出回路と
を具えたことにより、同期信号の異常を検出できるので
、同期異常の影響を受ける動作、たとえば著しく画質の
劣ったプリントが出力されることを未然に防ぐことがで
きる技術を開示するものである。
号回路において、水平同期信号及び垂直同期信号を分離
する同期信号分離回路と、分離された水平同期信号及び
垂直同期信号よりフィールド判別信号を得るフィールド
判別回路と、その判別信号の異常を検出する検出回路と
を具えたことにより、同期信号の異常を検出できるので
、同期異常の影響を受ける動作、たとえば著しく画質の
劣ったプリントが出力されることを未然に防ぐことがで
きる技術を開示するものである。
なお、この概要はあくまでも本発明の技術内容に迅速に
アクセスするためにのみ供されるものであって、本発明
の技術的範囲および権利解釈に対しては何の影響も及ぼ
さないものである。
アクセスするためにのみ供されるものであって、本発明
の技術的範囲および権利解釈に対しては何の影響も及ぼ
さないものである。
［従来の技術］
従来、この種の同期信号回路は、第４図のように構成さ
れていた。ここで、入力された同期信号５ｙｎｃは、Ｈ
Ｄ分離回路１およびＶＤ分離回路２に供給され、それぞ
れより、ＨＤ信号およびＶＤ倍信号出力される。これら
ＨＤ信号およびＶＤ倍信号フィールド判別匣路３に供給
してフィールド判別信号ＦＤを取り出す、このＦＤ信号
は、正常状態では、第５図（Ｂ）のように、第５図（Ａ
）に示すＶＤ倍信号対応して、すなわち、 Ｓｙｎｃ信
号の奇数フィールドおよび偶数フィールドに対応して出
力される。
れていた。ここで、入力された同期信号５ｙｎｃは、Ｈ
Ｄ分離回路１およびＶＤ分離回路２に供給され、それぞ
れより、ＨＤ信号およびＶＤ倍信号出力される。これら
ＨＤ信号およびＶＤ倍信号フィールド判別匣路３に供給
してフィールド判別信号ＦＤを取り出す、このＦＤ信号
は、正常状態では、第５図（Ｂ）のように、第５図（Ａ
）に示すＶＤ倍信号対応して、すなわち、 Ｓｙｎｃ信
号の奇数フィールドおよび偶数フィールドに対応して出
力される。
ビデオ・プリンタ等の装置では、インターレースしたビ
デオ信号をＡ／Ｄ変換し、メモリに転送する際に、奇数
フィールドおよび偶数フィールドの２ｖ期間にわたって
Ａ／Ｄ変換を行い、それと共にＦＤ信号によって、フィ
ールドの奇偶を判別してメモリのアドレス選択を行う。
デオ信号をＡ／Ｄ変換し、メモリに転送する際に、奇数
フィールドおよび偶数フィールドの２ｖ期間にわたって
Ａ／Ｄ変換を行い、それと共にＦＤ信号によって、フィ
ールドの奇偶を判別してメモリのアドレス選択を行う。
このときＳｙｎｃＭ号に欠落やノイズ混入等の異常が存
在すると、第５図（Ｃ）または（Ｄ）のように。
在すると、第５図（Ｃ）または（Ｄ）のように。
ＦＤ信号の欠落が生じる。このため、例えば、ビデオ・
プリンタの場合、正しいプリントが行われず、画質が著
しく劣化したプリントが出力されてしまうことになる。
プリンタの場合、正しいプリントが行われず、画質が著
しく劣化したプリントが出力されてしまうことになる。
［発明が解決しようとする問題点］
そこで、本発明の目的は、上述の如き従来技術の欠点を
除去してフィールド判別信号の異常を検出する同期信号
回路を提供することにある。
除去してフィールド判別信号の異常を検出する同期信号
回路を提供することにある。
［問題点を解決するための手段］
かかる目的を達成するために１、本発明は、同期信号を
分離、整形する同期信号回路において、水平同期信号お
よび垂直同期信号を分離する同期信号分離回路と、分離
された水平同期信号および垂直同期信号よりフィールド
判別信号を得るフィールド判別回路と、その判別信号の
異常を検出する検出回路とを具えたことを特徴とする。
分離、整形する同期信号回路において、水平同期信号お
よび垂直同期信号を分離する同期信号分離回路と、分離
された水平同期信号および垂直同期信号よりフィールド
判別信号を得るフィールド判別回路と、その判別信号の
異常を検出する検出回路とを具えたことを特徴とする。
［作 用］
本発明によれば、同期信号の異常を検出できるので、同
期異常の影響を受ける動作の阻止、たとえば著しく画質
の劣ったプリントが出力されることを未然に防ぐことが
可能となる。
期異常の影響を受ける動作の阻止、たとえば著しく画質
の劣ったプリントが出力されることを未然に防ぐことが
可能となる。
［実施例］
以下に、図面を参照して本発明の詳細な説明する。
第３図は本発明の一実施例を示すブロック図である。こ
こで、入力された５ｙｎｃ＠号をＩ（Ｄ分離回路１およ
びｖＩ１分離回路２に供給して、それぞれ、ＨＤ信号お
よびｖＩ］信号を分離して出力し、さらにこれらＨＤ信
号およびＶＤ倍信号フィールド判別回路３に供給するこ
とにより、フィールド判別信号ＦＤを出力するところま
では、第４図の従来例と同様である。
こで、入力された５ｙｎｃ＠号をＩ（Ｄ分離回路１およ
びｖＩ１分離回路２に供給して、それぞれ、ＨＤ信号お
よびｖＩ］信号を分離して出力し、さらにこれらＨＤ信
号およびＶＤ倍信号フィールド判別回路３に供給するこ
とにより、フィールド判別信号ＦＤを出力するところま
では、第４図の従来例と同様である。
本発明では、ＦＤ信号を立ち上がり検出回路４および立
ち下り検出回路５に入力する。これら検出回路４および
５は、モノマルチバイブレークなどのように一定のパル
ス幅を形成する回路で構成でき、そのパルス幅を、■ｖ
期間よりも長く、かつ２ｖ期間よりも短いパルス幅に設
定しておく。
ち下り検出回路５に入力する。これら検出回路４および
５は、モノマルチバイブレークなどのように一定のパル
ス幅を形成する回路で構成でき、そのパルス幅を、■ｖ
期間よりも長く、かつ２ｖ期間よりも短いパルス幅に設
定しておく。
立ち上がり検出回路４および立ち下り検出回路５の各出
力をアンドΦゲート６に入力する。そのアンド出力をラ
ッチ回路７によりラッチして同期異常（Ｓｙｎｃ Ｅｒ
ｒｏｒ）信号を出力する。
力をアンドΦゲート６に入力する。そのアンド出力をラ
ッチ回路７によりラッチして同期異常（Ｓｙｎｃ Ｅｒ
ｒｏｒ）信号を出力する。
例えば、ビデオ・プリンタの場合には、この同期異常信
号によりプリントの出力を禁止し、もって、同期異常に
起因して著しく画質の劣化したプリントが出力されるこ
とを防ぐ。
号によりプリントの出力を禁止し、もって、同期異常に
起因して著しく画質の劣化したプリントが出力されるこ
とを防ぐ。
８はプリント・スタート・スイッチ、９はリセット・パ
ルス発生回路であり、プリントを行いたいときには、か
かるプリント・スタート・スイッチ８を投入し、そのプ
リント・スタート信号をリセット・パルス発生回路９に
入力し、ここで得られたラッチ・リセット信号をラッチ
回路７に入力する。これにより、同期異常（Ｓｙｎｃ
Ｅｒｒｏｒ）信号は、プリント毎に初期化される。
ルス発生回路であり、プリントを行いたいときには、か
かるプリント・スタート・スイッチ８を投入し、そのプ
リント・スタート信号をリセット・パルス発生回路９に
入力し、ここで得られたラッチ・リセット信号をラッチ
回路７に入力する。これにより、同期異常（Ｓｙｎｃ
Ｅｒｒｏｒ）信号は、プリント毎に初期化される。
第２図を用いて、第１図示の本発明同期信号回路の動作
を説明する。
を説明する。
第２図（Ａ）に示すように欠落の生じたＦＤ信号が立ち
上がり検出回路４および立ち下り検出回路５に入力され
ると、それぞれの回路４および５からは、第２図（Ｂ）
および（Ｃ）に示すような検出出力が出力される。この
ように立ち上り検出出力および立ち下り検出出力がアン
ド・ゲート６に入力される。そのアンド出力がラッチ回
路７によりラッチされて、第２図（Ｄ）に示すような同
期異常信号が出力される。この同期異常信号は、第一２
図（Ｅ）に示すようなリセット信号により、プリント・
スタート毎に初期化される。
上がり検出回路４および立ち下り検出回路５に入力され
ると、それぞれの回路４および５からは、第２図（Ｂ）
および（Ｃ）に示すような検出出力が出力される。この
ように立ち上り検出出力および立ち下り検出出力がアン
ド・ゲート６に入力される。そのアンド出力がラッチ回
路７によりラッチされて、第２図（Ｄ）に示すような同
期異常信号が出力される。この同期異常信号は、第一２
図（Ｅ）に示すようなリセット信号により、プリント・
スタート毎に初期化される。
なお、本例では検出回路４および５とアンド・ゲート６
とにより、フィールド判別の異常検出回路を構成してい
るが、フィールド判別信号の異常を検出するためには、
たとえばフィールド判別信号を積分して行き、あらかじ
め定めたスレッショールドレベルと比較することにより
異常検出を行ったり、あるいはＶＤ＠号に同期して、フ
ィールド判別信号のサンプリングを行い、そのサンプリ
ング出力における高レベルおよび低レベルのそれぞれの
個数をカウンタにより計数して異常を検出するなど種々
の形態でフィールド判別の異常を検出することができる
。
とにより、フィールド判別の異常検出回路を構成してい
るが、フィールド判別信号の異常を検出するためには、
たとえばフィールド判別信号を積分して行き、あらかじ
め定めたスレッショールドレベルと比較することにより
異常検出を行ったり、あるいはＶＤ＠号に同期して、フ
ィールド判別信号のサンプリングを行い、そのサンプリ
ング出力における高レベルおよび低レベルのそれぞれの
個数をカウンタにより計数して異常を検出するなど種々
の形態でフィールド判別の異常を検出することができる
。
第３図は本発明の具体的実施例の詳細回路例を示す。
ここで、１１および１２はリトリガラブルモノステーブ
ルマルチバイブレータ、１３および１４はＤフリップフ
ロップ、１５はインバータ、１Ｂおよび１７はそれぞれ
モノステーブルマルチバイブレータ１１および１２の時
定数回路であり、それぞれＨＤパルスのパルス幅に対応
する時間およびｖＩｌ信号の１周期と２周期との間の時
間、たとえば第２図の例では、１．５周期の時間を定め
る。１８は同期信号５ｙｎｃからＶＤ信号を抽出するロ
ーパスフィルタとしての積分回路、１８および２０はそ
れぞれＦＤ信号の立ち上りおよび立ち下り端縁を検出す
る微分回路である。
ルマルチバイブレータ、１３および１４はＤフリップフ
ロップ、１５はインバータ、１Ｂおよび１７はそれぞれ
モノステーブルマルチバイブレータ１１および１２の時
定数回路であり、それぞれＨＤパルスのパルス幅に対応
する時間およびｖＩｌ信号の１周期と２周期との間の時
間、たとえば第２図の例では、１．５周期の時間を定め
る。１８は同期信号５ｙｎｃからＶＤ信号を抽出するロ
ーパスフィルタとしての積分回路、１８および２０はそ
れぞれＦＤ信号の立ち上りおよび立ち下り端縁を検出す
る微分回路である。
モノステーブルマルチバイブレータ１１および１２はそ
の各入力端子ＡまたはＢに入力が加えられる度毎にトリ
ガされ、所定時間幅の出力を得る。各リセット端子Ｒに
は一定の電圧を印加しておき、リセットがかからないよ
うにしておく、フリップフロップ１３のリセット端子Ｒ
およびプリセット端子Ｐは接地しておく、フリップフロ
ップ１３のプリセット端子Ｐにはモノステーブルマルチ
バイブレータ１２のζ出力を供給し、同リセット端子Ｒ
にはリセットパルスＲＰを供給する。
の各入力端子ＡまたはＢに入力が加えられる度毎にトリ
ガされ、所定時間幅の出力を得る。各リセット端子Ｒに
は一定の電圧を印加しておき、リセットがかからないよ
うにしておく、フリップフロップ１３のリセット端子Ｒ
およびプリセット端子Ｐは接地しておく、フリップフロ
ップ１３のプリセット端子Ｐにはモノステーブルマルチ
バイブレータ１２のζ出力を供給し、同リセット端子Ｒ
にはリセットパルスＲＰを供給する。
同期信号５ｙｎｃが供給されると、モノステーブルマル
チバイブレータ１１はその１／２ Ｈパルスによりトリ
ガされてＨＤ＠号を形成すると共に、積分回路１８から
の出力をインバータ１５で反転してｖＤ信号を得る。フ
リップフロップ１３にはＨＤ信号をＤ入力端子に供給し
、ＶＤ信号をクロック入力端子に供給することにより、
ＦＤ信号を形成する。
チバイブレータ１１はその１／２ Ｈパルスによりトリ
ガされてＨＤ＠号を形成すると共に、積分回路１８から
の出力をインバータ１５で反転してｖＤ信号を得る。フ
リップフロップ１３にはＨＤ信号をＤ入力端子に供給し
、ＶＤ信号をクロック入力端子に供給することにより、
ＦＤ信号を形成する。
ここで、ζ出力をへ入力端子にも供給するのは、ノイズ
などによりかかるマルチバイブレータ１１が不所望に再
びトリガされるのを防止するためである。
などによりかかるマルチバイブレータ１１が不所望に再
びトリガされるのを防止するためである。
微分回路１８および２０はＦＤ信号の立ち上りおよび立
ち下りを検出し、それら検出出力によりモノステーブル
マルチバイブレータ１２をそれぞれトリガする。したが
って、同期欠落があり、第２図（Ａ）に示すようなＦＤ
信号が得られると、百出力は高レベルとなり、ラッチ回
路としてのフリップフロップ１４のζ出力も高レベルと
なる。この状態は、リセットパルスＲＰが入来すること
によってリセットされ、低レベル状態になる。
ち下りを検出し、それら検出出力によりモノステーブル
マルチバイブレータ１２をそれぞれトリガする。したが
って、同期欠落があり、第２図（Ａ）に示すようなＦＤ
信号が得られると、百出力は高レベルとなり、ラッチ回
路としてのフリップフロップ１４のζ出力も高レベルと
なる。この状態は、リセットパルスＲＰが入来すること
によってリセットされ、低レベル状態になる。
［発明の効果］
以上の如く、本発明の同期信号回路によれば、同期信号
の異常を検出できるので、同期異常の影響を受ける動作
の阻止、たとえば著しく画質の劣ったプリントが出力さ
れることを未然に防ぐことが可能となる。
の異常を検出できるので、同期異常の影響を受ける動作
の阻止、たとえば著しく画質の劣ったプリントが出力さ
れることを未然に防ぐことが可能となる。
第１図は本発明同期信号回路の一実施例を示すブロック
図、 第２図は本発明の一実施例の動作を説明するタイミング
チャート、 第３図は本発明の具体的実施例を示す回路図、 第４図は従来の同期信号回路の一例を示すブロック図、 第５図はその正常なＦＤ信号および異常なＦＤ信号を説
明するタイミングチャートである。 １・・・Ｉ（Ｄ分離回路、 ２・・・ＶＯ分離回路、 ３・・・フィールド判別回路。 ４・・・立ち上り検出回路。 ５・・・立ち下り検出回路、 ６・・・アンド・ゲート、 ７・・・ラッチ回路、 ８・・・プリント・スタート・スイッチ、９・・・リセ
ットパルス発生回路。 第１図 リセットパフ６人 第３図
図、 第２図は本発明の一実施例の動作を説明するタイミング
チャート、 第３図は本発明の具体的実施例を示す回路図、 第４図は従来の同期信号回路の一例を示すブロック図、 第５図はその正常なＦＤ信号および異常なＦＤ信号を説
明するタイミングチャートである。 １・・・Ｉ（Ｄ分離回路、 ２・・・ＶＯ分離回路、 ３・・・フィールド判別回路。 ４・・・立ち上り検出回路。 ５・・・立ち下り検出回路、 ６・・・アンド・ゲート、 ７・・・ラッチ回路、 ８・・・プリント・スタート・スイッチ、９・・・リセ
ットパルス発生回路。 第１図 リセットパフ６人 第３図
Claims (1)
- 【特許請求の範囲】 同期信号を分離、整形する同期信号回路において、 水平同期信号および垂直同期信号を分離する同期信号分
離回路と、 分離された水平同期信号および垂直同期信号よりフィー
ルド判別信号を得るフィールド判別回路と、 その判別信号の異常を検出する検出回路と を具えたことを特徴とする同期信号回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105895A JP2594904B2 (ja) | 1985-05-20 | 1985-05-20 | ビデオ信号処理装置 |
| US06/855,733 US4792853A (en) | 1985-05-15 | 1986-04-25 | Video signal processing devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105895A JP2594904B2 (ja) | 1985-05-20 | 1985-05-20 | ビデオ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61264871A true JPS61264871A (ja) | 1986-11-22 |
| JP2594904B2 JP2594904B2 (ja) | 1997-03-26 |
Family
ID=14419635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105895A Expired - Fee Related JP2594904B2 (ja) | 1985-05-15 | 1985-05-20 | ビデオ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594904B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751367A (en) * | 1994-08-30 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Video signal detecting apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60256282A (ja) * | 1984-06-01 | 1985-12-17 | Hitachi Ltd | ビデオプリンタ用の信号発生装置 |
-
1985
- 1985-05-20 JP JP60105895A patent/JP2594904B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60256282A (ja) * | 1984-06-01 | 1985-12-17 | Hitachi Ltd | ビデオプリンタ用の信号発生装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751367A (en) * | 1994-08-30 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Video signal detecting apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2594904B2 (ja) | 1997-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860098A (en) | Video discrimination between different video formats | |
| JPH05304618A (ja) | フィールド形式表示信号発生装置 | |
| KR940006626B1 (ko) | 비표준 비데오 신호 검출기 | |
| JPS61264871A (ja) | ビデオ信号処理装置 | |
| JP4541452B2 (ja) | 遅延補正回路 | |
| JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
| JPH05219405A (ja) | 映像信号処理回路 | |
| KR0183671B1 (ko) | 방송방식 판별장치 및 방법 | |
| JPH03226072A (ja) | 同期信号発生装置 | |
| JP2563639B2 (ja) | 色副搬送波発生装置 | |
| US4910587A (en) | Information signal processing apparatus | |
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| KR960004129B1 (ko) | 프로그램 가능한 수직동기신호 추출회로 | |
| KR0160119B1 (ko) | 블랭킹신호 및 필드구별신호 검출회로 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JPS6151473B2 (ja) | ||
| KR0169372B1 (ko) | 필드신호 검출장치 | |
| JP2997013B2 (ja) | 垂直同期再生回路 | |
| KR920010322B1 (ko) | 고선명 tv의 프레임펄스 검출회로 | |
| JP2549001B2 (ja) | 映像信号取り込み回路 | |
| JPH0583590A (ja) | 同期検出回路 | |
| JPS63122376A (ja) | 画像メモリの自動切換回路 | |
| JPH04324764A (ja) | 同期判定装置 | |
| JPH04122175A (ja) | 垂直同期信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |