JPH0879030A - 高周波信号検出装置 - Google Patents

高周波信号検出装置

Info

Publication number
JPH0879030A
JPH0879030A JP6205564A JP20556494A JPH0879030A JP H0879030 A JPH0879030 A JP H0879030A JP 6205564 A JP6205564 A JP 6205564A JP 20556494 A JP20556494 A JP 20556494A JP H0879030 A JPH0879030 A JP H0879030A
Authority
JP
Japan
Prior art keywords
frequency signal
high frequency
latch circuit
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6205564A
Other languages
English (en)
Inventor
Shunji Wakabayashi
俊次 若林
Masaki Kobayashi
正樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6205564A priority Critical patent/JPH0879030A/ja
Priority to US08/383,924 priority patent/US5751367A/en
Priority to TW084100936A priority patent/TW315575B/zh
Publication of JPH0879030A publication Critical patent/JPH0879030A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen

Abstract

(57)【要約】 【目的】 高周波信号の立ち上がりおよび立ち下がりを
各一のラッチ回路でラッチさせ、これらの各ラッチ出力
から的確かつ容易に上記高周波信号を検出可能にする。 【構成】 高周波信号を入力し、この高周波信号の立ち
上がりでラッチ動作する第１のラッチ回路１１と、上記
高周波信号の立ち下がりでラッチ動作する第２のラッチ
回路１４とを備えて、論理和回路１５により、上記第１
のラッチ回路１１および第２のラッチ回路１４の出力信
号の論理和をとらせて、この論理和出力を高周波検出信
号として出力させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、例えば映像信号など
の高周波信号が水平・垂直同期パルスに対しどの位置に
あるかを検出して、映像画面上での映像の位置および水
平・垂直幅を調整するのに利用する高周波信号検出装置
に関するものである。
【０００２】
【従来の技術】図１０は従来の高周波信号検出装置を示
す回路図であり、図において、１は電源端子、２はビデ
オ入力端子、１９はビデオ入力信号の直流カット用のコ
ンデンサ、２０，２１はバイアス抵抗、３は直流カット
後のビデオ入力信号を入力とするバッファ用トランジス
タである。
【０００３】また、４はこのバッファ用トランジスタ３
のエミッタに接続された抵抗、７０はアナログ／ディジ
タルコンバータ、７１はアナログ／ディジタルコンバー
タ７０に入力されるサンプリングクロックのクロック入
力端子、１６はアナログ／ディジタルコンバータ７０の
出力にもとづき、映像位置，水平・垂直幅を計算し、必
要に応じその映像位置や水平・垂直幅を制御する計算・
制御ロジックである。
【０００４】また、図１１において１１ａはビデオ入力
端子２に入力されるビデオ入力信号（全白）、１１ｂは
サンプリングクロック、１１ｃはアナログ／ディジタル
コンバータ７０の出力信号（例えば、画面上でクロスハ
ッチや１ドットで表わされる高周波の信号）である。
【０００５】次に動作について説明する。まず、ビデオ
入力端子２より入力されたビデオ入力信号１１ａは、直
流カット用のコンデンサ１９で直流カットされ、さらに
抵抗２０，２１によりバイアスされた信号波形としてバ
ッファ用トランジスタ３のベースに入力される。
【０００６】このバッファ用トランジスタ３で出力調整
されてエミッタより出力されたビデオ入力信号は、アナ
ログ／ディジタルコンバータ７０に入力され、クロック
入力端子７１からのサンプリングクロック１１ｂにより
サンプリングされる。そして、このサンプリングされた
ビデオ入力信号は計算・制御ロジック１６に入力され、
ここで水平，垂直の画面位置・幅が制御される。
【０００７】この場合において、図１１に示すような全
白信号がビデオ入力信号１１ａとしてビデオ入力端子２
に入った場合には、サンプリングクロック１１ｂにより
サンプリングされたディジタルの電圧データ“００”〜
“ＦＦ”、すなわちビデオ入力振幅が０から最大値まで
変化するデータが、アナログ／ディジタルコンバータ７
０より出力される。
【０００８】ここで、出力信号１１Ｃのようなクロスハ
ッチや１ドットなどの、Ｔ22のパルス幅をもつ高周波信
号がビデオ入力端子２に入ると、Ｔ22＜Ｔ21（サンプリ
ングサイクル時間）であれば、ｔ20時のようにサンプリ
ング時間上に信号があれば任意のデータを出力できる
が、ｔ21時のようにサンプリング時間上にビデオ入力信
号波形がなければ、Ｌｏｗ時と同様のデータを出力し、
このビデオ入力信号は認識できないことになる。
【０００９】
【発明が解決しようとする課題】従来の高周波信号検出
装置は以上のように構成されているので、アナログ／デ
ィジタルコンバータ７０のサンプリングクロック以上の
高い高周波信号が入力された場合は、ビデオ入力信号を
検出することができず、一方、サンプリング速度の速い
アナログ／ディジタルコンバータ７０を使用しようとす
ると、装置が高価になってしまうなどの問題点があっ
た。
【００１０】また、微小電圧からトランジスタ・トラン
ジスタロジックで、電圧変換しているため、意図しない
電磁輻射が発生するなどの問題点があった。
【００１１】請求項１の発明は上記のような問題点を解
消するためになされたもので、高周波信号の立ち上がり
および立ち下がりを各一のラッチ回路でラッチさせ、こ
れらの各ラッチ出力から的確かつ容易に上記高周波信号
を検出することができる高周波信号検出装置を得ること
を目的とする。
【００１２】請求項２の発明は各一の単安定マルチバイ
ブレータによる高周波信号の立ち上がり，立ち下がりで
のラッチ動作によって、上記高周波信号を的確に検出で
きる高周波信号検出装置を得ることを目的とする。
【００１３】請求項３の発明はクロック入力を高周波信
号より高い周波数とすることで、高周波信号を各々入力
トリガパルスとして、これの立ち上がりおよび立ち下が
りでラッチをかける各一のフリップフロップ出力にもと
づき、上記高周波信号を的確に検出できる高周波信号検
出装置を得ることを目的とする。
【００１４】請求項４の発明は高速動作するコンパレー
タによるリファレンス電圧を超えた高周波信号の検出の
みで、アンプを用いずに簡単かつ的確に高周波信号を検
出できる高周波信号検出装置を得ることを目的とする。
【００１５】請求項５の発明はビデオ回路のプリアンプ
によって増幅した所定レベル高周波信号をトリガ信号と
して用いることで、ビデオ入力信号の検出を的確に行え
るとともに、トランジスタ・トランジスタロジックを直
接駆動できる高周波信号検出装置を得ることを目的とす
る。
【００１６】請求項６の発明はバッファ用トランジスタ
のコレクタ抵抗から高周波信号を取り出すことにより、
本来のビデオアンプ特性に悪影響を及ぼすことなく高周
波検出を的確に実現できる高周波信号検出装置を得るこ
とを目的とする。
【００１７】請求項７の発明はオートキャブリブレーシ
ヨンの不使用時における高周波信号の不要輻射を防止で
きる高周波信号検出装置を得ることを目的とする。
【００１８】請求項８の発明はラッチ回路のセット・リ
セット端子への制御信号の入力により、次段以降の高周
波信号の伝達を阻止できる高周波信号検出装置を得るこ
とを目的とする。
【００１９】請求項９の発明は論理和出力のパルスを計
数することにより、画面上の画像タイミングを推定して
モニター制御を自動的に実現できる高周波信号検出装置
を得ることを目的とする。
【００２０】
【課題を解決するための手段】請求項１の発明に係る高
周波信号検出装置は、高周波信号を入力し、この高周波
信号の立ち上がりでラッチ動作する第１のラッチ回路
と、上記高周波信号の立ち下がりでラッチ動作する第２
のラッチ回路とを備えて、論理和回路により、上記第１
のラッチ回路および第２のラッチ回路の出力信号の論理
和をとらせて、この論理和出力を高周波検出信号として
出力させるようにしたものである。
【００２１】請求項２の発明に係る高周波信号検出装置
は、第１のラッチ回路および第２のラッチ回路を、出力
信号のパルス幅が調整可能な各一の単安定マルチバイブ
レータとしたものである。
【００２２】請求項３の発明に係る高周波信号検出装置
は、第１のラッチ回路および第２のラッチ回路を、高周
波信号より高い周波数のクロックにてリセットされる１
つのフリップフロップおよびインバータを接続したもう
１つのフリップフロップとしたものである。
【００２３】請求項４の発明に係る高周波信号検出装置
は、第１のラッチ回路および第２のラッチ回路を、高周
波入力信号と予め設定したリファレンス電圧とを比較し
て、上記高周波入力信号が該リファレンス電圧のレベル
を超えた期間高周波検出信号を出力する１つのコンパレ
ータとしたものである。
【００２４】請求項５の発明に係る高周波信号検出装置
は、第１のラッチ回路および第２のラッチ回路を、ビデ
オ入力信号を出力するビデオ回路内のプリアンプにバッ
ファ素子を介して接続したものである。
【００２５】請求項６の発明に係る高周波信号検出装置
は、第１のラッチ回路および第２のラッチ回路を、ビデ
オ信号を出力するビデオ回路内のプリアンプに接続され
たバッファ用トランジスタのコレクタ抵抗に接続したも
のである。
【００２６】請求項７の発明に係る高周波信号検出装置
は、高周波信号の入力側に、オートキャリブレーション
の不使用時に上記高周波信号の入力を遮断するスイッチ
回路を接続したものである。
【００２７】請求項８の発明に係る高周波信号検出装置
は、第１のラッチ回路および第２のラッチ回路に、次段
以降の回路への高周波信号の伝達を遮断するための制御
信号を入力するリセット端子を設けたものである。
【００２８】請求項９の発明に係る高周波信号検出装置
は、計算・制御ロジックに、論理和回路の出力および水
平・垂直同期パルスにもとづいて、映像領域が水平・垂
直同期パルスのどの位置にあるかを判断させ、画面上で
の映像の位置および水平・垂直幅を自動調整するための
計算および制御をさせるようにしたものである。
【００２９】
【作用】請求項１の発明における高周波信号検出装置
は、アンプを通して入力される高周波信号を第１のラッ
チ回路および第２のラッチ回路に入力して、その高周波
信号の立ち上がりおよび立ち下がりをそれぞれラッチ
し、これらの各ラッチ回路出力の論理和から上記高周波
信号を検出するもので、例えば同期信号の立ち下がりよ
り１番目の高周波検出信号の時間と、最後の高周波検出
信号から次の周期の同期信号までの時間とをカウントし
て、マイコンによりその高周波検出信号の位相位置を計
算可能にする。
【００３０】請求項２の発明における高周波信号検出装
置は、第１のラッチ回路および第２のラッチ回路に簡単
な各一の単安定マルチバイブレータを用いることで、こ
れらの単安定マルチバイブレータ出力の論理和から、的
確に高周波信号を検出できるようにする。
【００３１】請求項３の発明における高周波信号検出装
置は、第１のラッチ回路および第２のラッチ回路に各一
のフリップフロップおよび１つのインバータを用い、さ
らに入力される高周波信号より高い高周波のクロックを
用いることで、これらの各一のフリップフロップ出力の
論理和から的確に上記高周波信号の検出を行えるように
する。
【００３２】請求項４の発明における高周波信号検出装
置は、コンパレータによる高速動作によって、リファレ
ンス電圧を高周波信号が超えたことを検出することで、
アンプを用いずに、簡単かつ的確に入力された高周波信
号を検出する。
【００３３】請求項５の発明における高周波信号検出装
置は、高周波の微小な入力信号をビデオ回路専用のプリ
アンプで増幅することで、直接トランジスタ・トランジ
スタロジックの駆動を行えるようにし、かつ高周波信号
の検出をラッチ回路を用いて高感度にて行えるようにす
る。
【００３４】請求項６の発明における高周波信号検出装
置は、プリアンプに接続されたバッファ用トランジスタ
のコレクタ抵抗を通して高周波信号を取り込むことで、
ビデオアンプからＣＲＴのカソードへの安定出力ととも
に、各ラッチ回路への高周波信号の入力を十分に行える
ようにする。
【００３５】請求項７の発明における高周波信号検出装
置は、トランジスタなどのスイッチオフにより、オート
キャリブレーシヨン不使用時にバッファ素子をオフにし
て、このバッファ素子以後の段への高周波信号の伝播を
任意に回避可能とし不要輻射を軽減する。
【００３６】請求項８の発明における高周波信号検出装
置は、ラッチ回路であるマルチバイブレータのリセット
端子へ、リセット信号を制御信号として入力すること
で、このマルチバイブレータ以降の段への高周波信号の
伝播を任意に回避可能とし不要輻射を軽減する。
【００３７】請求項９の発明における高周波信号検出装
置は、計算・制御ブロックにおいて論理和回路からの論
理和出力パルスを計数し、この計数結果から高周波信号
の水平・垂直同期信号に対する位置ならびに水平・垂直
幅を計算により求めて、モニター上でその位置および水
平・垂直幅を自動調整できるようにする。
【００３８】
【実施例】
実施例１．以下、この発明の一実施例を図について説明
する。図１において、２ａ，２ｂ，２ｃはレッド，グリ
ーン，ブルーのカラー対応のビデオ入力信号を入力する
ビデオ入力端子、１９ａ，１９ｂ，１９ｃは直流カット
用のコンデンサ、２０ａ，２０ｂ，２０ｃおよび２１
ａ，２１ｂ，２１ｃはバイアス抵抗、３ａ，３ｂ，３ｃ
はトランジスタであり、各ラインのエミッタを接続し、
抵抗４を介して接地することにより、論理和回路を構成
する。
【００３９】また、５は直流カット用のコンデンサ、７
はクランプパルス入力端子、６はクランプ回路、８は各
トランジスタ３ａ，３ｂ，３ｃの論理和の出力を入力と
する非反転アンプ、１１，１４は非反転アンプ８に接続
された第１のラッチ回路および第２のラッチ回路として
の単安定マルチバイブレータであり、これらは抵抗９，
コンデンサ１０および抵抗１２，コンデンサ１３にて、
それぞれ時定数が決められる。
【００４０】１５は各単安定マルチバイブレータ１１，
１４の出力を入力とする論理和回路で、その出力はディ
スプレイモニターの画面位置や幅を制御するオートキャ
リブレーションの計算・制御ロジック１６に入力される
ようになっている。また、１７は計算・制御ロジック１
６の水平同期入力端子、１８は垂直同期入力端子であ
る。
【００４１】図２は図１における回路各部の信号を示す
タイムチャートであり、７ａは各ビデオ入力端子２ａ〜
２ｃに入力された全白信号のような周波数の低い信号、
７ｂ，７ｃは単安定マルチバイブレータ１１，１４の出
力、７ｄは論理和回路１５の出力信号、７ｅは各ビデオ
入力端子２ａ〜２ｃに入力された、クロスハッチや１ド
ット信号のような高周波の信号、７ｆ，７ｇは信号７ｅ
に対応する各単安定マルチバイブレータ１１，１４の出
力、７ｈは論理和回路１５の出力信号を表わす。
【００４２】次に動作について説明する。まず、ビデオ
入力端子２ａ〜２ｃより入力されたビデオ入力信号７ａ
は、コンデンサ１９ａ〜１９ｃにより直流カットされた
後、抵抗２０ａ〜２０ｃ，２１ａ〜２１ｃでバイアスさ
れた信号に変換され、各トランジスタ３ａ〜３ｃのベー
スに入力される。
【００４３】ここで、各トランジスタ３ａ〜３ｃのエミ
ッタには抵抗４が共通に接続されているので、各入力信
号の論理和動作となり、その論理和がとられた信号は、
コンデンサ５とクランプ回路６により任意の直流電圧に
クランプされる。そして、その出力は次段の非反転アン
プ８により微小信号電圧をトランジスタ・トランジスタ
ロジックレベルの電圧に変換する。
【００４４】一方、単安定マルチバイブレータ１１は、
この電圧変換された信号の立ち上がりのｔ1 時にてラッ
チ動作し、単安定マルチバイブレータ１１のハイレベル
保持時間Ｔ1 は、抵抗９およびコンデンサ１０にて任意
に決まり、信号７ｂを出力する。
【００４５】同様にして、単安定マルチバイブレータ１
４は立ち下がりのｔ2 時にてラッチ動作し、単安定マル
チバイブレータ１４のハイレベル保持時間Ｔ1 は抵抗１
２およびコンデンサ１３にて任意に決まり、信号７ｃを
出力する。そして、これらの各単安定マルチバイブレー
タ１１，１４の出力信号７ｂ，７ｃの論理和をとる論理
和回路１５の出力が出力信号７ｄとなる。
【００４６】そこで、いまビデオ入力端子２ａ〜２ｃに
ビデオ入力信号７ｅのような高周波信号が入力された場
合には、そのビデオ入力信号７ｃの周期Ｔ2 ＞ハイレベ
ル保持時間Ｔ1 のとき、単安定マルチバイブレータ１
１，１４の出力は、各々出力信号７ｆ，７ｇのようにパ
ルス幅Ｔ1 となる出力波形に変換される。
【００４７】これに対し、周期Ｔ3 のように、ハイレベ
ル保持時間Ｔ1 より早い（Ｔ3 ＜Ｔ1 ）信号が入力され
ると、各単安定マルチバイブレータ１１，１４の出力は
一連のパルスＴ4 となる出力波形に変換される。従っ
て、これらの単安定マルチバイブレータ１１，１４の出
力信号７ｆ，７ｇの論理和をとった論理和回路１５の出
力が出力信号７ｈとなる。このようにして高周波信号の
検出が可能になる。
【００４８】次に、計算・制御ロジック１６は論理和回
路１５の出力と水平・垂直同期信号との時間差を計算
し、ディスプレイモニターの画面位置や幅などを制御す
る。この制御のためフリップフロップ，カウンタ，マイ
クロプロセッサ等からなるロジック回路が用いられる。
【００４９】実施例２．図３はこの発明の他の実施例を
示し、図において、２６は非反転アンプ８の出力信号を
反転するインバータ回路、２２は非反転アンプ８の出力
を受ける第１のラッチ回路としてのフリップフロップ、
２７はインバータ回路２６にて反転した上記非反転アン
プ８の出力を受ける第２のラッチ回路としてのフリップ
フロップである。
【００５０】そして、２３，２４および２８，２９は各
フリップフロップ２２および２７にそれぞれ直列接続さ
れた他のフリップフロップで、フリップフロップ２２，
２７の各出力は上記実施例と同じく論理和回路１５にそ
れぞれ入力されている。なお、２５は各フリップフロッ
プ２２〜２３，２７〜２８にクロックを供給するクロッ
ク入力端子である。なお、このほか図１に示したものと
同一の構成部分には同一符号を付して、その重複する説
明を省略する。
【００５１】図４は図３における回路各部の信号のタイ
ムチャートであり、８ａはビデオ入力端子２ａ〜２ｃに
入力されるビデオ入力信号、８ｂは、クロック入力端子
２５からフリップフロップ２３，２４，２８，２９に供
給されるクロックを示す。また、フリップフロップ２
２，２３，２４，２７，２８，２９は出力信号８ｃ，８
ｄ，８ｆ，８ｈ，８ｉ，８ｊを出力する。論理和回路１
５の出力を８ｆ、インバータ２６の出力を８ｇで表わ
す。
【００５２】次に動作について説明する。この実施例で
は、非反転アンプ８により電圧変換された信号は、立ち
上がりにてラッチをかけるためのフリップフロップ２２
〜２４、および立ち下がりにてラッチをかけるためのイ
ンバータ２６およびフリップフロップ２７〜２９の入力
トリガパルスとして働く。
【００５３】すなわち、図４に示すようなビデオ入力信
号８ａが入力端子２ａ〜２ｃに入った場合には、フリッ
プフロップ２２の出力信号８ｃはその立ち上がり時ｔ5
にてレベルがハイとなり、フリップフロップ２３の出力
信号８ｄはクロック信号８ｂの立ち上がり時ｔ6 にてハ
イとなる。一方、フリップフロップ２４の出力信号８ｅ
はクロック信号の立ち上がり時ｔ7 にてレベルがロウと
なり、フリップフロップ２２，２３をリセットする。
【００５４】また、インバータ２６によりビデオ入力信
号を反転した出力信号８ｇは、その立ち上がりがフリッ
プフロップ２７のトリガパルスとして働き、このフリッ
プフロップ２７の出力信号８ｈは立ち上がり時ｔ8 にて
ハイとなり、フリップフロップ２８の出力信号８ｉはク
ロック信号の立ち上がり時ｔ9 にてハイとなる。次に、
フリップフロップ２９の出力信号８ｊは次のクロック信
号の立ち上がり時ｔ10にてロウとなり、フリップフロッ
プ２７，２８をリセットする。そして、これらのフリッ
プフロップ２２，２７の出力８ｃ，８ｈの論理和の出力
が出力信号８ｆとなる。
【００５５】このようにして、ビデオ入力信号の立ち上
がり，立ち下がりにラッチ動作するフリップフロップ２
２〜２４，２７〜２９およびクロックを用いて高周波の
上記ビデオ入力信号を確実に検出することができる。
【００５６】実施例３．図５はこの発明の他の実施例を
示し、図において、５０は上記のような第１のラッチ回
路および第２のラッチ回路としての１つのコンパレー
タ、５１はこのコンパレータ５０の一方の負入力端子に
接続されて、リファレンス電圧（ＶTH）を設定するスレ
ッシュホールド電圧源である。
【００５７】また、このコンパレータ５０の他方の正入
力端子には、直流カット用のコンデンサ５とクランプ回
路６とが接続されている。さらに、このコンパレータ５
０の出力端子には上記と同様の計算・制御ロジック１６
が接続されている。なお、このほかの図３と同一の構成
部分には同一符号を付して、その重複する説明を省略す
る。なお、図５は図１および図３のように３つのビデオ
入力端子２ａ，２ｂ，２ｃを持たず、ビデオ入力信号な
どの１種類の高周波信号を入力する１つの入力端子２を
持つ回路として示してある。
【００５８】図６は図５における回路各部の信号を示す
タイムチャートであり、９ａはビデオ入力端子２に入力
されるビデオ入力信号、９ｂはコンパレータ５０の出力
信号を示す。
【００５９】この実施例では、上記のようにクランプ回
路６により、任意の直流電圧にクランプされた図６に示
すようなビデオ入力信号９ａは、コンパレータ５０の正
入力端子に入力される。このコンパレータ５０では、ス
レッシュホールド電圧源５１のリファレンス電圧ＶTHと
ビデオ入力信号９ａとを比較し、このリファレンス電圧
ＶTHをビデオ入力信号９ａが超えた期間内で、高周波検
出信号を出力信号９ｂとして出力する。
【００６０】すなわち、この実施例ではコンパレータ５
０に入力されるビデオ入力信号が高い周波数である場合
でも、そのビデオ入力信号のレベルがリファレンス電圧
より高いことを検出して、高周波検出を行うことができ
る。
【００６１】実施例４．図７はこの発明の他の実施例を
示し、図において、Ａは通常のビデオ回路、Ｂは検出・
変換回路である。また、ビデオ回路Ａにおいて、２ａ〜
２ｄはビデオ入力端子、１９ａ〜１９ｃは直流カット用
のコンデンサ、３１ａ〜３１ｃはコンデンサ３１ａ〜３
１ｃに接続された各一のプリアンプである。
【００６２】また、３２ａ〜３２ｃはバッファ素子とし
てのバッファ用トランジスタ、３３ａ〜３３ｃは各バッ
ファ用トランジスタ３２ａ〜３２ｃのエミッタ抵抗、３
４ａ〜３４ｃはエミッタ抵抗３３ａ〜３３ｃに得られる
電圧を増幅するメインアンプで、これらの出力は陰極線
管（ＣＲＴ）に接続される。
【００６３】さらに、上記検出・変換回路Ｂにおいて、
３５ａ〜３５ｃはビデオ回路Ａから各ビデオ入力信号を
ベースに取り込むトランジスタ、３６ａ〜３６ｃはこれ
らの各トランジスタ３５ａ〜３５ｃのエミッタに接続さ
れたダイオードで、これらはレベルシフト回路を構成し
ている。４は各ダイオード３６ａ〜３６ｃと接地との間
に共通に接続された抵抗であり、この抵抗に得られる３
つのダイオード出力の論理和がとられるようになってい
る。
【００６４】そして、これらの論理和出力が単安定マル
チバイブレータ１１，１４に入力されるように接続され
ている。なお、このほかの図１に示したものと同一の構
成部分には同一符号を付してその重複する説明を省略す
る。
【００６５】この実施例では、ビデオ回路Ａが通常のビ
デオアンプ回路であって、コンデンサ１９ａ〜１９ｃに
より直流カットされた微小のビデオ入力信号は、各プリ
アンプ３１ａ〜３１ｃにより、所定レベルの直流電圧に
クランプされて、振幅が３〜５Ｖの電圧に増幅される。
【００６６】また、この増幅された信号はメインアンプ
駆動のために、バッファ用トランジスタ３２ａ〜３２ｃ
に入力され、エミッタ抵抗３３ａ〜３３ｃから取り出し
た電圧出力がメインアンプ３４ａ〜３４ｃを介してそれ
ぞれ陰極線管のカソードに入力される。
【００６７】一方、上記エミッタ抵抗３３ａ〜３３ｃよ
り取り出された信号は、トランジスタ３５ａ〜３５ｃ，
ダイオード３６ａ〜３６ｃからなるレベルシフト回路に
より任意の直流電圧にレベルシフトされ、単安定マルチ
バイブレータ１１，１４のトリガ信号として入力され
る。
【００６８】そして、これらの単安定マルチバイブレー
タ１１，１４ではトリガ信号として入力された信号を立
ち上がりおよび立ち下がりのタイミングでラッチし、こ
れらの２つの出力の論理和と水平・垂直同期信号との時
間差を、計算・制御ロジック１６が計算して、ディスプ
レイモニターにおける画面上の映像位置や幅などを制御
可能にする。
【００６９】実施例５．図８はこの発明の他の実施例を
示す。この実施例では図７に示した回路に一部変更を加
えたものであり、３７および３８ａ〜３８ｃはバッファ
用トランジスタ３２ａ〜３２ｃのコレクタに直列接続さ
れたコレクタ抵抗である。
【００７０】また、３９ａ〜３９ｃはコンデンサであ
り、抵抗３７と各抵抗３８ａ〜３８ｃとの接続点は、直
流カット用のコンデンサ５を介して、単安定マルチバイ
ブレータ１１，１４の入力側に接続されている。
【００７１】この実施例では、上記抵抗３７はレッド，
グリーン，ブルーのビデオ信号入力回路におけるバッフ
ァ用トランジスタ３２ａ〜３２ｃのコレクタに共通に接
続されており、抵抗３８ａ〜３８ｃおよびコンデンサ３
９ａ〜３９ｃは各バッファ用トランジスタ３２ａ〜３２
ｃごとに電源を分離している。
【００７２】すなわち、ビデオ入力信号のレベルに応じ
て変化する抵抗３７と抵抗３８ａ〜３８ｃとの各接続点
から得られる信号を、単安定マルチバイブレータ１１，
１４に取り込み、この信号の立ち上がりおよび立ち下が
りのタイミングでラッチを行って、上記と同様にこれら
の出力の論理和にもとづいて、ディスプレイモニターの
画像位置等を制御可能にする。
【００７３】実施例６．図９はこの発明の他の実施例を
示す。これは図１に新たな技術を付け加えたものであ
り、２１ａ〜２１ｃはトランジスタ３ａ〜３ｃのベース
に接続した抵抗、４０ａ〜４０ｃはカソード側を各トラ
ンジスタ３ａ〜３ｃのベースに接続したダイオードで、
これらのダイオード４０ａ〜４０ｃのアノードは別途設
けたトランジスタ４４のエミッタに接続されている。
【００７４】また、このトランジスタ４４のコレクタは
接地され、このコレクタおよびエミッタ間にはコンデン
サ４５が接続されている。さらに、このトランジスタ４
４のエミッタはエミッタ抵抗４１を介して電源に接続さ
れている。４２，４３はトランジスタ４４のベースに接
続されたバイアス用の抵抗である。
【００７５】さらに、４６はトランジスタ４４のベース
にコレクタを接続し、エミッタを接地したスイッチ用の
トランジスタで、これのベースにはベース抵抗４７を介
して制御信号入力端子４８が接続されている。また、上
記トランジスタ４４，４６、抵抗４１〜４３，４７、コ
ンデンサ４５および制御信号入力端子４８はスイッチ回
路Ｓを構成している。なお、上記単安定マルチバイブレ
ータ１１，１４のリセット入力端子には別の制御信号入
力端子４９が接続されている。
【００７６】この実施例では、ビデオ入力端子２ａ〜２
ｃに入力されたビデオ入力信号は、直流カット用のコン
デンサ１９ａ〜１９ｃにより直流カットされ、ダイオー
ド４０ａ〜４０ｃを介して、トランジスタ４４のベース
に接続された抵抗４２，４３の分圧値に直流バイアスさ
れる。ここで抵抗４１，トランジスタ４４，コンデンサ
４５はバイアス電源を十分に供給するために構成された
バイアス供給回路で、ダイオード４０ａ〜４０ｃを介し
てビデオ入力信号を直流バイアスする。
【００７７】また、トランジスタ４４のベースをオン，
オフするスイッチ用のトランジスタ４６により直流バイ
アスをＯＶとし、トランジスタ３ａ〜３ｃをオフさせる
ことにより、次段以降の回路へのビデオ入力信号等の高
周波の伝達を遮断することができる。
【００７８】さらに、オン，オフ入力用の制御信号入力
端子４９より単安定マルチバイブレータ１１，１４のリ
セット端子に制御信号を入力することで、これらの単安
定マルチバイブレータ１１，１４の動作を止めることに
より、次段以降の回路へのビデオ入力信号等の高周波の
伝達を遮断することもできる。
【００７９】
【発明の効果】以上のように、請求項１の発明によれ
ば、高周波信号を入力し、この高周波信号の立ち上がり
でラッチ動作する第１のラッチ回路と、上記高周波信号
の立ち下がりでラッチ動作する第２のラッチ回路とを備
えて、論理和回路により、上記第１のラッチ回路および
第２のラッチ回路の出力信号の論理和をとらせて、この
論理和出力を高周波検出信号として出力させるように構
成したので、高周波信号の立ち上がりおよび立ち下がり
を各一のラッチ回路でラッチさせ、これらの各ラッチ出
力から的確かつ容易に上記高周波信号を検出することが
できるものが得られる効果がある。
【００８０】請求項２の発明によれば、第１のラッチ回
路および第２のラッチ回路を、出力信号のパルス幅が調
整可能な各一の単安定マルチバイブレータとするように
構成したので、各一の単安定マルチバイブレータによる
高周波信号の立ち上がり，立ち下がりでのラッチ動作に
よって、上記高周波信号を的確に検出できるものが得ら
れる効果がある。
【００８１】請求項３の発明によれば、第１のラッチ回
路および第２のラッチ回路を、高周波信号より高い周波
数のクロックにてリセットされる１つのフリップフロッ
プおよびインバータを接続したもう１つのフリップフロ
ップとするように構成したので、クロック入力を高周波
信号より高い周波数とすることで、高周波信号を各々入
力トリガパルスとして、これの立ち上がりおよび立ち下
がりでラッチをかける各一のフリップフロップ出力にも
とづき、上記高周波信号を的確に検出できるものが得ら
れる効果がある。
【００８２】請求項４の発明によれば、第１のラッチ回
路および第２のラッチ回路を、高周波入力信号と予め設
定したリファレンス電圧とを比較して、上記高周波入力
信号が該リファレンス電圧のレベルを超えた期間高周波
検出信号を出力する１つのコンパレータとするように構
成したので、高速動作するコンパレータによるリファレ
ンス電圧を超えた高周波信号の検出のみで、アンプを用
いずに簡単かつ的確に高周波信号を検出できるものが得
られる効果がある。
【００８３】請求項５の発明によれば、第１のラッチ回
路および第２のラッチ回路を、ビデオ信号を出力するビ
デオ回路内のプリアンプにバッファ素子を介して接続す
るように構成したので、ビデオ回路のプリアンプによっ
て増幅した所定レベルの高周波信号をトリガ信号として
用いることで、ビデオ入力信号の検出を的確に行えると
ともに、トランジスタ・トランジスタロジックを直接駆
動できるものが得られる効果がある。
【００８４】請求項６の発明によれば、第１のラッチ回
路および第２のラッチ回路を、ビデオ入力信号を出力す
るビデオ回路内のプリアンプに接続されたバッファ用ト
ランジスタのコレクタ抵抗に接続するように構成したの
で、バッファ用トランジスタのコレクタ抵抗から高周波
信号を取り出すことにより、本来のビデオアンプ特性に
悪影響を及ぼすことなく高周波検出を的確に実現できる
ものが得られる効果がある。
【００８５】請求項７の発明によれば、高周波信号の入
力側に、オートキャリブレーションの不使用時に上記高
周波信号の入力を遮断するスイッチ回路を接続するよう
に構成したので、オートキャブリブレーシヨンの不使用
時における次段以降の回路への伝達を阻止でき、かつ不
要輻射を防止できるものが得られる効果が得られる。
【００８６】請求項８の発明によれば、第１のラッチ回
路および第２のラッチ回路に、次段以降の回路への高周
波信号の伝達を遮断するための制御信号を入力するリセ
ット端子を設けるように構成したので、上記制御信号の
入力によって、次段以降の回路への高周波信号の伝達を
阻止でき、かつ不要輻射を防止できるものが得られる効
果がある。
【００８７】請求項９の発明によれば、計算・制御ロジ
ックに、論理和回路の出力および水平・垂直同期パルス
にもとづいて、映像領域が水平・垂直同期パルスのどの
位置にあるかを判断させ、画面上での映像の位置および
水平・垂直幅を自動調整するための計算および制御をさ
せるように構成したので、論理和出力のパルスを計数す
ることにより、画面上の画像タイミングを推定してモニ
ター上の映像の位置や水平・垂直幅の制御を自動的に実
施できるものが得られる効果がある。
【図面の簡単な説明】
【図１】 この発明の一実施例による高周波信号検出装
置を示す回路図である。
【図２】 図１における回路各部の信号を示すタイムチ
ャートである。
【図３】 この発明の他の実施例による高周波信号検出
装置を示す回路図である。
【図４】 図３における回路各部の信号を示すタイムチ
ャートである。
【図５】 この発明のさらに他の実施例による高周波信
号検出装置を示す回路図である。
【図６】 図５における回路各部の信号を示すタイムチ
ャートである。
【図７】 この発明の別の実施例による高周波信号検出
装置を示す回路図である。
【図８】 この発明のさらに別の実施例による高周波信
号検出装置を示す回路図である。
【図９】 この発明のまた別の実施例による高周波信号
検出装置を示す回路図である。
【図１０】 従来の高周波信号検出装置を示す回路図で
ある。
【図１１】 図１０における回路各部の信号を示すタイ
ムチャートである。
【符号の説明】
１１ 単安定マルチバイブレータ（第１のラッチ回
路）、１４ 単安定マルチバイブレータ（第２のラッチ
回路）、１５ 論理和回路、１６ 計算・制御ロジッ
ク、２２ フリップフロップ（第１のラッチ回路）、２
７ フリップフロップ（第２のラッチ回路）、２６ イ
ンバータ、３１ａ〜３１ｃ プリアンプ、３２ａ〜３２
ｃ バッファ素子，バッファ用トランジスタ、３７，３
８ａ〜３８ｃ抵抗（コレクタ抵抗）、５０ コンパレー
タ、Ａ ビデオ回路、Ｓ スイッチ回路。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 高周波信号を入力し、この高周波信号の
    立ち上がりでラッチ動作する第１のラッチ回路と、上記
    高周波信号の立ち下がりでラッチ動作する第２のラッチ
    回路と、上記第１のラッチ回路および第２のラッチ回路
    の出力信号の論理和をとり、この論理和出力を高周波検
    出信号として出力する論理和回路とを備えた高周波信号
    検出装置。
  2. 【請求項２】 第１のラッチ回路および第２のラッチ回
    路が、出力信号のパルス幅が調整可能な各一の単安定マ
    ルチバイブレータである請求項１に記載の高周波信号検
    出装置。
  3. 【請求項３】 第１のラッチ回路および第２のラッチ回
    路が、高周波信号より高い周波数のクロックにてリセッ
    トされる１つのフリップフロップおよびインバータを接
    続したもう１つのフリップフロップである請求項１に記
    載の高周波信号検出装置。
  4. 【請求項４】 第１のラッチ回路および第２のラッチ回
    路が、高周波入力信号と予め設定したリファレンス電圧
    とを比較して、上記高周波入力信号が該リファレンス電
    圧のレベルを超えた期間高周波検出信号を出力する１つ
    のコンパレータである請求項１に記載の高周波信号検出
    装置。
  5. 【請求項５】 第１のラッチ回路および第２のラッチ回
    路が、ビデオ入力信号を出力するビデオ回路内のプリア
    ンプにバッファ素子を介して接続されている請求項１〜
    請求項４のいずれかに記載の高周波信号検出装置。
  6. 【請求項６】 第１のラッチ回路および第２のラッチ回
    路が、ビデオ入力信号を出力するビデオ回路内のプリア
    ンプに接続したバッファ用トランジスタのコレクタ抵抗
    に対して接続されている請求項１乃至請求項５のいずれ
    か１項に記載の高周波信号検出装置。
  7. 【請求項７】 高周波信号の入力側に、オートキャリブ
    レーションの不使用時に上記高周波信号の入力を遮断す
    るスイッチ回路を接続した請求項１〜請求項６のいずれ
    かに記載の高周波信号検出装置。
  8. 【請求項８】 第１のラッチ回路および第２のラッチ回
    路に、次段以降の回路への高周波信号の伝達を遮断する
    ための制御信号を入力するリセット端子を設けた請求項
    １または請求項４に記載の高周波信号検出装置。
  9. 【請求項９】 論理和回路の出力および水平・垂直同期
    パルスにもとづいて、映像領域が水平・垂直同期パルス
    のどの位置にあるかを判断し、画面上での映像の位置お
    よび水平・垂直幅を自動調整するための計算および制御
    をする計算・制御ロジックを設けた請求項１乃至請求項
    ８のいずれか１項に記載の高周波信号検出装置。
JP6205564A 1994-08-30 1994-08-30 高周波信号検出装置 Pending JPH0879030A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6205564A JPH0879030A (ja) 1994-08-30 1994-08-30 高周波信号検出装置
US08/383,924 US5751367A (en) 1994-08-30 1995-02-06 Video signal detecting apparatus
TW084100936A TW315575B (ja) 1994-08-30 1995-02-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6205564A JPH0879030A (ja) 1994-08-30 1994-08-30 高周波信号検出装置

Publications (1)

Publication Number Publication Date
JPH0879030A true JPH0879030A (ja) 1996-03-22

Family

ID=16508989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6205564A Pending JPH0879030A (ja) 1994-08-30 1994-08-30 高周波信号検出装置

Country Status (3)

Country Link
US (1) US5751367A (ja)
JP (1) JPH0879030A (ja)
TW (1) TW315575B (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3532810A (en) * 1967-09-07 1970-10-06 Rca Corp Digital logic circuit for deriving synchronizing signals from a composite signal
US3721905A (en) * 1971-08-11 1973-03-20 Itek Corp Pulse train sorter
JPS5821872B2 (ja) * 1975-02-17 1983-05-04 ソニー株式会社 パルスハツセイカイロ
GB1523307A (en) * 1975-12-09 1978-08-31 Aston Electronic Dev Data slicing apparatus and method
JPS5912124B2 (ja) * 1976-07-02 1984-03-21 日立電子株式会社 光軸配光分布測定方法
JPS5672581A (en) * 1979-11-16 1981-06-16 Matsushita Electric Ind Co Ltd Synchronizing signal separator
JPS58147847A (ja) * 1982-02-26 1983-09-02 Olympus Optical Co Ltd トラツキング情報検出装置
JP2594904B2 (ja) * 1985-05-20 1997-03-26 キヤノン株式会社 ビデオ信号処理装置
JPS6272278A (ja) * 1985-09-26 1987-04-02 Toshiba Corp 同期信号分離装置
US5058157A (en) * 1989-09-06 1991-10-15 Macrovision Corporation Method and apparatus for encrypting and decrypting time domain signals
US4984255A (en) * 1989-11-15 1991-01-08 National Semiconductor Corporation Edge transition insensitive delay line system and method
JP3289892B2 (ja) * 1990-11-13 2002-06-10 パイオニア株式会社 信号切換出力装置
US5223930A (en) * 1991-10-18 1993-06-29 Zenith Electronics Corporation Data recovery system using dot clock counting
JPH05165451A (ja) * 1991-12-18 1993-07-02 Oki Electric Ind Co Ltd 表示制御回路
JPH05297815A (ja) * 1992-02-17 1993-11-12 Hitachi Ltd Ｃｒｔディスプレイ装置
DE69322034T2 (de) * 1992-09-17 1999-04-01 Thomson Consumer Electronics Fernsehempfänger mit mehreren Eingängen und kombinierter Klemmung und Abtrennung der Synchronisationssignale

Also Published As

Publication number Publication date
US5751367A (en) 1998-05-12
TW315575B (ja) 1997-09-11

Similar Documents

Publication Publication Date Title
US7423694B2 (en) Self-calibrating timing circuits for use in a sync separator
US6008791A (en) Automatic adjusting apparatus of multiscan display
JPH11161220A (ja) デジタル表示装置
GB2321155A (en) Video input level control circuit
US5489946A (en) High speed sync separation system and method
JPH0879030A (ja) 高周波信号検出装置
KR19990069339A (ko) 자동 트랙킹 조정 기능을 갖는 평판 디스플레이장치
KR100259261B1 (ko) 칼라비디오신호 제어기능을 갖는 디스플레이장치
KR100310205B1 (ko) Lcd모니터의칼라자동보정장치
EP1615423A1 (en) A method and a system for calibrating an analogue video interface
JPH0566752A (ja) ドツトクロツク再生回路
JPH06222728A (ja) Ｃｒｔウォームアップ検出方法及び検出回路
JP3495672B2 (ja) 表示装置
JPH0617371Y2 (ja) ディスプレイテレビ装置
EP1071281A1 (en) Automatic luminance adjustment device and method
KR100262366B1 (ko) 비디오입력레벨자동선택회로
JPS63122365A (ja) Ｃｒｔモニタの垂直画面幅自動調整回路
JP2841392B2 (ja) 映像信号回路
KR0122946Y1 (ko) 모니터의 뮤트회로
US6683586B2 (en) Apparatus and method of adjusting horizontal position for a video display appliance
JP2817897B2 (ja) ビデオ信号処理回路
EP0809398A2 (en) Cathode current detecting circuit
JPS61132874A (ja) Ｃｒｔデイスプレイ装置
JPH06268889A (ja) 同期分離装置
JPH0766990A (ja) アナログ信号処理回路