JPS61132874A - Crtデイスプレイ装置 - Google Patents
Crtデイスプレイ装置Info
- Publication number
- JPS61132874A JPS61132874A JP59254633A JP25463384A JPS61132874A JP S61132874 A JPS61132874 A JP S61132874A JP 59254633 A JP59254633 A JP 59254633A JP 25463384 A JP25463384 A JP 25463384A JP S61132874 A JPS61132874 A JP S61132874A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- level
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
えill
本発明はオーディオ信号等の交流信号の波形を表示する
ためのCRTディスプレイ装置に関する。
ためのCRTディスプレイ装置に関する。
オーディオ信号波形を表示するためのCRTディスプレ
イ装置の従来例を第1図に示す。本装置において、オー
ディオ信号はアンプ1に供給されて増幅されるようにな
されている。アンプ1はオペアンプ2、抵抗3ないし5
、半固定抵抗6及びコンデンサ7.8からなり、オーデ
ィオ信号はコンデンサ7を介してオペアンプ2の正相入
力端に供給される。またオペアンプ2の正相入力端には
抵抗3,4の直列回路による電圧Vccの分圧電圧がバ
イアス電圧として供給される。オペアンプ2の逆相入力
端は抵抗5、そしてコンデンサ8を介してアースされ、
その逆相入力端と出力端との間には半固定抵抗6が接続
されている。オペアンプ2の出力端、すなわちアンプ1
の出力端には比較器9が接続され、比較器9はアンプ1
の出力電圧とコンデンサ10の端子電圧とを比較する。
イ装置の従来例を第1図に示す。本装置において、オー
ディオ信号はアンプ1に供給されて増幅されるようにな
されている。アンプ1はオペアンプ2、抵抗3ないし5
、半固定抵抗6及びコンデンサ7.8からなり、オーデ
ィオ信号はコンデンサ7を介してオペアンプ2の正相入
力端に供給される。またオペアンプ2の正相入力端には
抵抗3,4の直列回路による電圧Vccの分圧電圧がバ
イアス電圧として供給される。オペアンプ2の逆相入力
端は抵抗5、そしてコンデンサ8を介してアースされ、
その逆相入力端と出力端との間には半固定抵抗6が接続
されている。オペアンプ2の出力端、すなわちアンプ1
の出力端には比較器9が接続され、比較器9はアンプ1
の出力電圧とコンデンサ10の端子電圧とを比較する。
コンデンサ10は充電回路11によって充電されて端子
電圧を得る。充電回路11はPNPトランジスタ12,
13及び半固定抵抗14によるカレントミラー回路から
なる。すなわち、トランジスタ12.13のベースは互
いに接続され、トランジスタ13のベース・コレクタが
直結されかつ半固定抵抗14を介してアースされている
。またトランジスタ12.13のエミッタには電圧Vc
cが供給されるようになされている。コンデンサ10の
一端はトランジスタ12のコレクタに接続され、他端は
アースされている。比較器9の出力端には単安定マルチ
バイブレータ15が接続され、単安定マルチバイブレー
タ15は専用IC16とその外部付けでパルス幅を設定
するための半固定抵抗17及びコンデンサ18とからな
る。
電圧を得る。充電回路11はPNPトランジスタ12,
13及び半固定抵抗14によるカレントミラー回路から
なる。すなわち、トランジスタ12.13のベースは互
いに接続され、トランジスタ13のベース・コレクタが
直結されかつ半固定抵抗14を介してアースされている
。またトランジスタ12.13のエミッタには電圧Vc
cが供給されるようになされている。コンデンサ10の
一端はトランジスタ12のコレクタに接続され、他端は
アースされている。比較器9の出力端には単安定マルチ
バイブレータ15が接続され、単安定マルチバイブレー
タ15は専用IC16とその外部付けでパルス幅を設定
するための半固定抵抗17及びコンデンサ18とからな
る。
単安定マルチバイブレータ15の出力端にはバッファ1
9を介してCRTドライブ回路20が接続され、CRT
ドライブ回路20の出力電圧がモノクロCRT21のカ
ンードに供給される。0RT21の水平走査のために水
平発振回路22、ドライブ回路23及び水平出力回路2
4が設けられており、水平発振回路22から出力される
発振信号がドライブ回路23によって増幅されて水平出
力回路24に供給される。水平出力回路24は増幅され
た発振信号に応じてCRT21の水平偏向コイル21a
に周波数が15.75KHzの鋸歯状波電流を供給する
。またCRT21の垂直走査のために垂直発振回路25
、ドライブ回路26及び垂直出力口路27が設けられて
おり、垂直発振回路25から出力される周波数が60H
zの鋸歯状波発振信号がドライブ回路26によって増幅
されて垂直出力回路27に供給される。垂直出力回路2
7はCRT21の垂直偏向コイル21bに鋸歯状波電流
を供給する。
9を介してCRTドライブ回路20が接続され、CRT
ドライブ回路20の出力電圧がモノクロCRT21のカ
ンードに供給される。0RT21の水平走査のために水
平発振回路22、ドライブ回路23及び水平出力回路2
4が設けられており、水平発振回路22から出力される
発振信号がドライブ回路23によって増幅されて水平出
力回路24に供給される。水平出力回路24は増幅され
た発振信号に応じてCRT21の水平偏向コイル21a
に周波数が15.75KHzの鋸歯状波電流を供給する
。またCRT21の垂直走査のために垂直発振回路25
、ドライブ回路26及び垂直出力口路27が設けられて
おり、垂直発振回路25から出力される周波数が60H
zの鋸歯状波発振信号がドライブ回路26によって増幅
されて垂直出力回路27に供給される。垂直出力回路2
7はCRT21の垂直偏向コイル21bに鋸歯状波電流
を供給する。
一方、水平発振回路22の出力端には波形整形回路28
が接続され、波形整形回路28の出力信号はNPNトラ
ンジスタ29のベースに供給される。トランジスタ29
のコレクタはコンデンサ10の一端、すなわちトランジ
スタ12のコレクタに接続され、トランジスタ29のエ
ミッタはアー −スされてトランジスタ29のオン時
にコンデンサ10の蓄電電荷がトランジスタ29を介し
て放電されるようになされている。
が接続され、波形整形回路28の出力信号はNPNトラ
ンジスタ29のベースに供給される。トランジスタ29
のコレクタはコンデンサ10の一端、すなわちトランジ
スタ12のコレクタに接続され、トランジスタ29のエ
ミッタはアー −スされてトランジスタ29のオン時
にコンデンサ10の蓄電電荷がトランジスタ29を介し
て放電されるようになされている。
なお、水平走査の外部同期が必要な場合にはH・5YN
C端子から水平同期信号が水平発振回路22に供給され
る。また同様に垂直走査の外部同期が必要な場合には■
・5YNC端子から垂直同期信号が垂直発振回路25に
供給される。
C端子から水平同期信号が水平発振回路22に供給され
る。また同様に垂直走査の外部同期が必要な場合には■
・5YNC端子から垂直同期信号が垂直発振回路25に
供給される。
かかる構成においては、オーディオ信号がアンプ1によ
って比較器9の入力に対して適切なレベルになるように
増幅される。アンプ1から出力される直流レベルVOL
J丁・OCはバイアス抵抗3゜4の抵抗値によって決ま
り、抵抗3の抵抗値をR1、抵抗4の抵抗値をR2とす
ると、 Vo u T ・o c =Rz Vcc/ (R+
+Rz )・・・・・・(1) となる。
って比較器9の入力に対して適切なレベルになるように
増幅される。アンプ1から出力される直流レベルVOL
J丁・OCはバイアス抵抗3゜4の抵抗値によって決ま
り、抵抗3の抵抗値をR1、抵抗4の抵抗値をR2とす
ると、 Vo u T ・o c =Rz Vcc/ (R+
+Rz )・・・・・・(1) となる。
一方、トランジスタ12のコレクタには半固定抵抗14
の抵抗値に応じた定電流が流れるのでコンデンサ10は
充電されてコンデンサ10の端子電圧(b)が徐々に上
昇する。また水平発振回路22から出力される発振信号
が波形整形回路28によって波形整形されて第2図(C
)に示すような正方向の方形パルス(C)となる。この
方形パルスがトランジスタ29のベースに供給されると
、トランジスタ29がオンとなり、コンデンサ10を短
絡することになるのでコンデンサ10の蓄電電荷が急放
電されコンデンサ10の端子電圧(b)が急降下する。
の抵抗値に応じた定電流が流れるのでコンデンサ10は
充電されてコンデンサ10の端子電圧(b)が徐々に上
昇する。また水平発振回路22から出力される発振信号
が波形整形回路28によって波形整形されて第2図(C
)に示すような正方向の方形パルス(C)となる。この
方形パルスがトランジスタ29のベースに供給されると
、トランジスタ29がオンとなり、コンデンサ10を短
絡することになるのでコンデンサ10の蓄電電荷が急放
電されコンデンサ10の端子電圧(b)が急降下する。
故に、コンデンサ10の端子電圧(b )は第2図(b
)に示すように水平走査周期の鋸歯状波電圧となる。こ
の鋸歯状波電圧とアンプ1の出力電圧が比較器9によっ
て比較される。
)に示すように水平走査周期の鋸歯状波電圧となる。こ
の鋸歯状波電圧とアンプ1の出力電圧が比較器9によっ
て比較される。
アンプ1から出力されるオーディオ信号(ωが第2図(
ωに示すような電圧波形ならば、方形パルス(C)の消
滅直優においてはコンデンサ10の端子電圧(toがア
ンプ1の出力電圧(ωよりも小であるので比較器9の出
力レベル+d>は第2図(d)に示すように低レベルと
なる。水平走査が進むに従ってコンデンサ10が充電さ
れてその端子電圧中)が徐々に上昇する。そして、コン
デンサ10の端子電圧中)がアンプ1の出力電圧(ωに
達すると、比較器9の出力レベルが高レベルに反転する
。この反転に応じて単安定マルチバイブレータ15が第
2図+8>に示すように所定パルス幅の映像パルス(e
)を出力する。
ωに示すような電圧波形ならば、方形パルス(C)の消
滅直優においてはコンデンサ10の端子電圧(toがア
ンプ1の出力電圧(ωよりも小であるので比較器9の出
力レベル+d>は第2図(d)に示すように低レベルと
なる。水平走査が進むに従ってコンデンサ10が充電さ
れてその端子電圧中)が徐々に上昇する。そして、コン
デンサ10の端子電圧中)がアンプ1の出力電圧(ωに
達すると、比較器9の出力レベルが高レベルに反転する
。この反転に応じて単安定マルチバイブレータ15が第
2図+8>に示すように所定パルス幅の映像パルス(e
)を出力する。
この映像パルスがビデオ信号としてバッフ?19を介し
てCRTドライブ回路20に供給され、映像パルスのパ
ルス幅だけの期間においてCRT21の電子ビームlが
変化し、水平走査が順次行なわれることにより上記同様
の動作が繰り返されてCRT21の画面上にオーディオ
信号波形が明るさの変化となって現われるのである。
てCRTドライブ回路20に供給され、映像パルスのパ
ルス幅だけの期間においてCRT21の電子ビームlが
変化し、水平走査が順次行なわれることにより上記同様
の動作が繰り返されてCRT21の画面上にオーディオ
信号波形が明るさの変化となって現われるのである。
しかしながら、このような従来のCRTディスプレイ装
置においては、人間の目に残光性があるので第3図に示
すように複数のフィールドの映像、すなわちオーディオ
信号等の交流信号波形が重なって見えてしまい、交流信
号波形が見辛いという欠点があった。
置においては、人間の目に残光性があるので第3図に示
すように複数のフィールドの映像、すなわちオーディオ
信号等の交流信号波形が重なって見えてしまい、交流信
号波形が見辛いという欠点があった。
そこで、本発明の目的は、オーディオ信号等の交流信号
波形が重なって見えることを防止したCRTディスプレ
イ装置を提供することである。
波形が重なって見えることを防止したCRTディスプレ
イ装置を提供することである。
本発明のCRTディスプレイ装置は入力交流信号が所定
の電圧範囲を越えて振幅する状態にあることを検出した
ときには入力交流信号の波形を表わすビデオ信号を少な
くとも2垂直走査期間毎に、例えば4垂直走査期間毎に
1フィールド分だけ映像表示手段に供給してCRTを駆
動することを特徴としている。
の電圧範囲を越えて振幅する状態にあることを検出した
ときには入力交流信号の波形を表わすビデオ信号を少な
くとも2垂直走査期間毎に、例えば4垂直走査期間毎に
1フィールド分だけ映像表示手段に供給してCRTを駆
動することを特徴としている。
!−JL」1
以下、本発明の実施例を第4図及び第5図を参照しつつ
説明する。
説明する。
第4図に示した本発明の一実施例たるCRTディスプレ
イ装置において、第1図に示した装置と同等部分は同一
符号により示されており、アンプ1の出力端には抵抗3
1及びコンデンサ32からなる積分回路33が接続され
ている。積分回路33の出力端にはダーリントン接続さ
れたPNPトランジスタ34.35及び抵抗36からな
るバッファ37を介してウィンドコンパレータ38が接
続されている。ウィンドコンパレータ38は、アッパ側
の基準電圧Vuを設定するためにバッファ37の出力電
圧を分圧する半固定抵抗39及び抵抗40と、ロワ側の
基準電圧VLを設定するためにバッファ37の出力電圧
を分圧する半固定抵抗41及び抵抗42と、アンプ1の
出力電圧と基準電圧Vuとを比較するアッパ比較器43
と、アンプ1の出力電圧と基準電圧VLとを比較するロ
ワ比較器44と、比較器43.44の出力レベルの論理
和を採るOR回路45とから構成され、OR回路45の
出力信号がウィンドコンパレータ38の出力信号となる
。ウィンドコンパレータ38の出力端はDフリップフロ
ツブ46のクロック入力端Tに接続され、フリップ70
ツブ46の出力端QはDクリンプフロツブ4フの入力端
りに接続されている。フリップフロップ46の入力端り
及びフリップフロップ47のリセット端Rには高レベル
信号V)4が与えられるようになされている。
イ装置において、第1図に示した装置と同等部分は同一
符号により示されており、アンプ1の出力端には抵抗3
1及びコンデンサ32からなる積分回路33が接続され
ている。積分回路33の出力端にはダーリントン接続さ
れたPNPトランジスタ34.35及び抵抗36からな
るバッファ37を介してウィンドコンパレータ38が接
続されている。ウィンドコンパレータ38は、アッパ側
の基準電圧Vuを設定するためにバッファ37の出力電
圧を分圧する半固定抵抗39及び抵抗40と、ロワ側の
基準電圧VLを設定するためにバッファ37の出力電圧
を分圧する半固定抵抗41及び抵抗42と、アンプ1の
出力電圧と基準電圧Vuとを比較するアッパ比較器43
と、アンプ1の出力電圧と基準電圧VLとを比較するロ
ワ比較器44と、比較器43.44の出力レベルの論理
和を採るOR回路45とから構成され、OR回路45の
出力信号がウィンドコンパレータ38の出力信号となる
。ウィンドコンパレータ38の出力端はDフリップフロ
ツブ46のクロック入力端Tに接続され、フリップ70
ツブ46の出力端QはDクリンプフロツブ4フの入力端
りに接続されている。フリップフロップ46の入力端り
及びフリップフロップ47のリセット端Rには高レベル
信号V)4が与えられるようになされている。
一方、垂直発振回路25の出力端には波形整形回路51
が接続されている。波形整形回路51は垂直発振回路2
5から出力される発振信号を波形整形して1垂直走査周
期の方形パルスを発生する。
が接続されている。波形整形回路51は垂直発振回路2
5から出力される発振信号を波形整形して1垂直走査周
期の方形パルスを発生する。
波形整形回路51の出力端はフリップ70ツブ47の入
力端Tに接続されかつインバータ52ないし54を介し
てフリップ70ツブ46のリセット端Rに接続されてい
る。インバータ53.54は信号の伝達を遅延させるた
めに設けられている。
力端Tに接続されかつインバータ52ないし54を介し
てフリップ70ツブ46のリセット端Rに接続されてい
る。インバータ53.54は信号の伝達を遅延させるた
めに設けられている。
また波形整形回路51の出力端にはTフリップフロツブ
55が接続され、Tフリップ7Oツブ55の出力端Qに
は更にTフリップ70ツブ56が接続されている。フリ
ップフロップ55.56の出力端QにはAND回路57
が接続され、フリップフロップ55.56の出力レベル
の論理積が採られるようになされている。このAND回
路57の出力端にはOR回路58が接続され、OR回路
58はフリップ70ツブ47の出力端dとも接続されて
おり、AND回路57の出力レベルとフリップ70ツブ
47の出力端◇のレベルとの論理和を採る。OR回路5
8の出力端はAND回路59の一方の入力端に接続され
ている。。AND回路59の他方の入力端は単安定マル
チバイブレータ15の出力端Qに接続され、AND回路
59の出力レベルが高レベルにあるときにのみ単安定マ
ルチバイブレータの出力パルスがバッファ19に供給さ
れるようになされている。
55が接続され、Tフリップ7Oツブ55の出力端Qに
は更にTフリップ70ツブ56が接続されている。フリ
ップフロップ55.56の出力端QにはAND回路57
が接続され、フリップフロップ55.56の出力レベル
の論理積が採られるようになされている。このAND回
路57の出力端にはOR回路58が接続され、OR回路
58はフリップ70ツブ47の出力端dとも接続されて
おり、AND回路57の出力レベルとフリップ70ツブ
47の出力端◇のレベルとの論理和を採る。OR回路5
8の出力端はAND回路59の一方の入力端に接続され
ている。。AND回路59の他方の入力端は単安定マル
チバイブレータ15の出力端Qに接続され、AND回路
59の出力レベルが高レベルにあるときにのみ単安定マ
ルチバイブレータの出力パルスがバッファ19に供給さ
れるようになされている。
本発明によるCRTディスプレイ装置のその他の構成は
第1図に示した装置と同様であるのでここでの説明は省
略する。
第1図に示した装置と同様であるのでここでの説明は省
略する。
かかる構成の本発明によ、るCRTディスプレイ装置に
おいては、垂直発振回路25から出力される発振信号が
波形整形回路51によって波形整形されて第5図(A)
に示すように方形パルス<A)となる。この方形パルス
(A)の発生周期が1垂直走査(V)111間である。
おいては、垂直発振回路25から出力される発振信号が
波形整形回路51によって波形整形されて第5図(A)
に示すように方形パルス<A)となる。この方形パルス
(A)の発生周期が1垂直走査(V)111間である。
方形パルス(A>はフリップフロップ55によって1/
2に分周されて第5図(B)に示すようにパルス幅が1
垂直走査期間に等しい第1分周パルス(B)となり、こ
の第1分周パルス(B)は更にフリップ70ツブ56に
よって1/2に分周されて第5図(C)に示すように周
期が4垂直走査期間でかつパルス幅が2垂直走査期間に
等しい第2分周パルス(C)となる。第1及び第2分周
パルスはAND回路57に各々供給されて第1及び第2
分周パルスの論理積が採られる。故に、AND回路57
の出力端から第5図(D)に示すように周期が4垂直走
査期間でかつ高レベル期間が1垂直走査期間だけの信号
(D)が得られる。
2に分周されて第5図(B)に示すようにパルス幅が1
垂直走査期間に等しい第1分周パルス(B)となり、こ
の第1分周パルス(B)は更にフリップ70ツブ56に
よって1/2に分周されて第5図(C)に示すように周
期が4垂直走査期間でかつパルス幅が2垂直走査期間に
等しい第2分周パルス(C)となる。第1及び第2分周
パルスはAND回路57に各々供給されて第1及び第2
分周パルスの論理積が採られる。故に、AND回路57
の出力端から第5図(D)に示すように周期が4垂直走
査期間でかつ高レベル期間が1垂直走査期間だけの信号
(D)が得られる。
一方、アンプ1によって増幅されたオーディオ信号の直
流レベルが積分回路33によって検出され、この検出電
圧はバッファ37によってレベルシフトされてウィンド
コンパレータ38に供給される。バッファ37の出力電
圧に応じて基準電圧VLJ、VLが設定される。比較器
43はアンプ1の出力電圧が基準電圧■υ以下にあると
き低レベル出力となり、アンプ1の出力電圧が基準電圧
■U以上にあるとき高レベル出力となる。また比較器4
4はアンプ1の出力電圧が基準電圧VL以下にあるとき
高レベル出力となり、アンプ1の出力電圧が基準電圧V
L以上にあるとき低レベル出力となる。故に、OR回路
45の出力レベルはアンプ1の出力電圧が基準電圧VL
、Vu[ilにあるとき低レベルとなり、アンプ1の出
力電圧が基準電圧VL以下又は基準電圧Vu以上にある
ときは高レベルとなる。
流レベルが積分回路33によって検出され、この検出電
圧はバッファ37によってレベルシフトされてウィンド
コンパレータ38に供給される。バッファ37の出力電
圧に応じて基準電圧VLJ、VLが設定される。比較器
43はアンプ1の出力電圧が基準電圧■υ以下にあると
き低レベル出力となり、アンプ1の出力電圧が基準電圧
■U以上にあるとき高レベル出力となる。また比較器4
4はアンプ1の出力電圧が基準電圧VL以下にあるとき
高レベル出力となり、アンプ1の出力電圧が基準電圧V
L以上にあるとき低レベル出力となる。故に、OR回路
45の出力レベルはアンプ1の出力電圧が基準電圧VL
、Vu[ilにあるとき低レベルとなり、アンプ1の出
力電圧が基準電圧VL以下又は基準電圧Vu以上にある
ときは高レベルとなる。
今、アンプ1から第5図(E)に示すような電圧波形の
オーディオ信号(E)が出力されるとすると、ウィンド
コンパレータ38の出力レベル(E)は第5図(F)に
示すようにオーディオ信号電圧が基準電圧VL以下又は
基準電圧Vu以上にあるときにのみ高レベルとなり、こ
れがクロックパルスとしてフリップ7Oツブ46の入力
端Tに供給される。フリップフロップ46の出力端Qの
レベル(G)は第5S (G)に示すようにクロックパ
ルスの前縁端に応じて入力端りのレベル、すなわち高レ
ベルとなり、波形整形回路51から出力される方形パル
ス(A)がインバータ52ないし54を介してリセット
端Rに供給されることにより方形パルス(A)の発生時
点より若干遅れて低レベルにリセットされる。またフリ
ップフロップ47は方形パルス(A)の前縁端に応じて
フリップフロップ46の出力端Qのレベルを反転した信
号()(>を出力端0から第5図(H)に示すように出
力する。
オーディオ信号(E)が出力されるとすると、ウィンド
コンパレータ38の出力レベル(E)は第5図(F)に
示すようにオーディオ信号電圧が基準電圧VL以下又は
基準電圧Vu以上にあるときにのみ高レベルとなり、こ
れがクロックパルスとしてフリップ7Oツブ46の入力
端Tに供給される。フリップフロップ46の出力端Qの
レベル(G)は第5S (G)に示すようにクロックパ
ルスの前縁端に応じて入力端りのレベル、すなわち高レ
ベルとなり、波形整形回路51から出力される方形パル
ス(A)がインバータ52ないし54を介してリセット
端Rに供給されることにより方形パルス(A)の発生時
点より若干遅れて低レベルにリセットされる。またフリ
ップフロップ47は方形パルス(A)の前縁端に応じて
フリップフロップ46の出力端Qのレベルを反転した信
号()(>を出力端0から第5図(H)に示すように出
力する。
フリップフロップ47の出力レベルとAND回路57の
出力レベルとの論理和を表わす信号がOR回路58から
AND回路59の一方の入力端に供給されるので、フリ
ップフロップ47又はAND回路57の少なくとも一方
の出力レベルが高レベルにあるときOR回路58の出力
レベル(1)が第5図(Hに示すように高レベルとなる
。この高レベル期間だけ単安定マルチバイブレータ15
から出力される映像パルスがAND回路59を介してバ
ッファ19に供給される。
出力レベルとの論理和を表わす信号がOR回路58から
AND回路59の一方の入力端に供給されるので、フリ
ップフロップ47又はAND回路57の少なくとも一方
の出力レベルが高レベルにあるときOR回路58の出力
レベル(1)が第5図(Hに示すように高レベルとなる
。この高レベル期間だけ単安定マルチバイブレータ15
から出力される映像パルスがAND回路59を介してバ
ッファ19に供給される。
従って、アンプ1から出力されるオーディオ信号電圧が
基準電圧VL、VLJの範囲内にあるときにはOR回路
58の出力レベルが高レベルとなり単安定マルチバイブ
レータ15から出力される映像パルスが順次バッファ1
9に供給されるのでオーディオ信号波形が各垂直走査期
間毎に表示される。一方、オーディオ信号電圧が基準電
圧VL。
基準電圧VL、VLJの範囲内にあるときにはOR回路
58の出力レベルが高レベルとなり単安定マルチバイブ
レータ15から出力される映像パルスが順次バッファ1
9に供給されるのでオーディオ信号波形が各垂直走査期
間毎に表示される。一方、オーディオ信号電圧が基準電
圧VL。
Vuの範囲を越えて変化する状態になると、フリップフ
ロップ47の出力端dが低レベルとなり、その低レベル
がかかる状態の検出信号としてOR回路58に供給され
るのでOR回路58の出力レベルにはA、ND回路57
の出力レベルに応じて4垂直走査期間毎に1垂直走査期
間だけ高レベルとなる。この高レベルにより単安定マル
チパイブレー915から出力される映像パルスがバッフ
ァ19に供給されるのでオーディオ信号波形がCRT2
1の画面に表示され、そして、次の3垂直走査期間では
映像パルスはバッファ19に供給されず、オーディオ信
号波形の表示動作が行なわれない。
ロップ47の出力端dが低レベルとなり、その低レベル
がかかる状態の検出信号としてOR回路58に供給され
るのでOR回路58の出力レベルにはA、ND回路57
の出力レベルに応じて4垂直走査期間毎に1垂直走査期
間だけ高レベルとなる。この高レベルにより単安定マル
チパイブレー915から出力される映像パルスがバッフ
ァ19に供給されるのでオーディオ信号波形がCRT2
1の画面に表示され、そして、次の3垂直走査期間では
映像パルスはバッファ19に供給されず、オーディオ信
号波形の表示動作が行なわれない。
ここで、基準電圧VL、VLlをアンプ1から出力され
る直流レベルに近づけて基準電圧VL、Vuのレベル範
囲を狭くすることによりアンプ1がら出力されるオーデ
ィオ信号の振幅がゼロ又は微小な場合だけオーディオ信
号波形を各垂直走査期間毎に行なわせることができる。
る直流レベルに近づけて基準電圧VL、Vuのレベル範
囲を狭くすることによりアンプ1がら出力されるオーデ
ィオ信号の振幅がゼロ又は微小な場合だけオーディオ信
号波形を各垂直走査期間毎に行なわせることができる。
なお、フリップ70ツブ46の出力端dのレベルを直接
OR回路58に供給しても上記した動作とほぼ同様の動
作が行なわれるが、垂直走査期間内に各垂直走査期間毎
のオーディオ信号波形表示と4垂直走査期間毎のオーデ
ィオ信号波形表示との切換えをする場合が生じて表示波
形が不自然なものとなる。故に、上記の如くフリップフ
ロップ47を設けて垂直帰線期間にかかる切換えを行な
うことにより不自然な表示波形になることが解消されて
いる。
OR回路58に供給しても上記した動作とほぼ同様の動
作が行なわれるが、垂直走査期間内に各垂直走査期間毎
のオーディオ信号波形表示と4垂直走査期間毎のオーデ
ィオ信号波形表示との切換えをする場合が生じて表示波
形が不自然なものとなる。故に、上記の如くフリップフ
ロップ47を設けて垂直帰線期間にかかる切換えを行な
うことにより不自然な表示波形になることが解消されて
いる。
第6図は本発明の他の実施例を示している。本装置にお
いては、積分回路33から出力された直流電圧はオペア
ンプからなるバッファ61を介して全波整流回路62に
供給される。全波整流回路62はオペアンプ63.64
、抵抗65ないし70及びダイオード71.72からな
り、7ンプ1から出力されるオーディオ信号を全波整流
する。。
いては、積分回路33から出力された直流電圧はオペア
ンプからなるバッファ61を介して全波整流回路62に
供給される。全波整流回路62はオペアンプ63.64
、抵抗65ないし70及びダイオード71.72からな
り、7ンプ1から出力されるオーディオ信号を全波整流
する。。
全波整流回路62の出力信号はダイオード73、抵i7
4及びコンデンサ75かうなるピークホールド回路76
によって平滑されて比較器77に供給される。またバッ
ファ61の出力電圧が半固定抵抗78及び抵抗79によ
り分圧され、その分圧電圧が基準電圧vrとして比較器
77に供給され、 □比較器77がピークホール
ド回路76の出力電圧と基準電圧Vrとを比較すること
によりオーディオ信号の電圧レベルが検出される。比較
器77の出力信号が7リツプ70ツブ47の入力端りに
供給され、フリップフロップ47の出力端Qのレベルが
OR回路58に供給されるようになされている。その他
の構成は第4図に示した装置と同様である。
4及びコンデンサ75かうなるピークホールド回路76
によって平滑されて比較器77に供給される。またバッ
ファ61の出力電圧が半固定抵抗78及び抵抗79によ
り分圧され、その分圧電圧が基準電圧vrとして比較器
77に供給され、 □比較器77がピークホール
ド回路76の出力電圧と基準電圧Vrとを比較すること
によりオーディオ信号の電圧レベルが検出される。比較
器77の出力信号が7リツプ70ツブ47の入力端りに
供給され、フリップフロップ47の出力端Qのレベルが
OR回路58に供給されるようになされている。その他
の構成は第4図に示した装置と同様である。
かかる構成においては、基準電圧■「をオーディオ信号
の無人力時のピークホールド回路76の出力電圧より若
干高く設定することによりオーディオ信号の振幅が小さ
いときには比較器77の出力レベルが高レベルとなり、
フリップフロップ47の出力端Qのレベルも高レベルと
なるので各垂直走査期間毎にオーディオ信号波形が表示
される。
の無人力時のピークホールド回路76の出力電圧より若
干高く設定することによりオーディオ信号の振幅が小さ
いときには比較器77の出力レベルが高レベルとなり、
フリップフロップ47の出力端Qのレベルも高レベルと
なるので各垂直走査期間毎にオーディオ信号波形が表示
される。
次に、オーディオ信号の振幅が大きいときには比較器7
7の出力レベルが低レベルとなり、方形パルス(A)の
タイミングで7リツプフロツプ47の出力端Qのレベル
が低レベルに反転するので4垂直走査期間毎に1垂直走
査期間だけオーディオ信号波形が表示されるのである。
7の出力レベルが低レベルとなり、方形パルス(A)の
タイミングで7リツプフロツプ47の出力端Qのレベル
が低レベルに反転するので4垂直走査期間毎に1垂直走
査期間だけオーディオ信号波形が表示されるのである。
11九克i
このように、本発明のCRTディスプレイ装置において
は、入力交流信号が所定の電圧範囲を越えて振幅する状
態にあるときには各垂直走査期間毎の交流信号波形の表
示を停止して少なくとも2垂直走査期間毎に、例えば4
垂直走査期間毎に1垂直走査期閤だけ交流信号波形の表
示を行なうようにしたので人間の残光性によって複数の
信号波形が重なって見えることが防止される。また微小
レベルの入力交流信号波形表示時におけるちらつきが防
止され、交流信号波形が見易くなるのである。
は、入力交流信号が所定の電圧範囲を越えて振幅する状
態にあるときには各垂直走査期間毎の交流信号波形の表
示を停止して少なくとも2垂直走査期間毎に、例えば4
垂直走査期間毎に1垂直走査期閤だけ交流信号波形の表
示を行なうようにしたので人間の残光性によって複数の
信号波形が重なって見えることが防止される。また微小
レベルの入力交流信号波形表示時におけるちらつきが防
止され、交流信号波形が見易くなるのである。
第1図はCRTディスプレイ装置の従来例を示す回路図
、第2図は第1図の装置の各部の動作を示す波形図、第
3図は第1図の装置におけるCRTの波形表示状態を示
す図、第4図は本発明の実施例を示す回路図、第5図は
第4図の装置の各部の動作を示す波形図、第6図は本発
明の他の実施例を示す回路図である。 主要部分の符号の説明 1・・・・・・アンプ 9.43.44.77・・・・・・比較器11・・・・
・・充電回路 15・・・・・・単安定マルチバイブレータ21・・・
・・・CRT 33・・・・・・積分回路 37.61・・・・・・バッファ 38・・・・・・ウィンドコンパレータ62・・・・・
・全波整流回路
、第2図は第1図の装置の各部の動作を示す波形図、第
3図は第1図の装置におけるCRTの波形表示状態を示
す図、第4図は本発明の実施例を示す回路図、第5図は
第4図の装置の各部の動作を示す波形図、第6図は本発
明の他の実施例を示す回路図である。 主要部分の符号の説明 1・・・・・・アンプ 9.43.44.77・・・・・・比較器11・・・・
・・充電回路 15・・・・・・単安定マルチバイブレータ21・・・
・・・CRT 33・・・・・・積分回路 37.61・・・・・・バッファ 38・・・・・・ウィンドコンパレータ62・・・・・
・全波整流回路
Claims (1)
- 入力交流信号の波形を表わすビデオ信号をCRTの垂直
走査期間毎に出力するビデオ信号発生手段と、前記入力
交流信号が所定の電圧範囲を越えて振幅する状態にある
ことを検出して検出信号を発生するレベル検出手段と、
前記検出信号の非存在時に前記ビデオ信号を中継出力し
前記検出信号の存在時に前記ビデオ信号を少なくとも2
垂直走査期間毎に1フィールド分だけ出力するビデオ信
号制御手段と、該ビデオ信号制御手段から出力される前
記ビデオ信号に応じて前記CRTを駆動する映像表示手
段とを含むことを特徴とするCRTディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59254633A JPS61132874A (ja) | 1984-11-30 | 1984-11-30 | Crtデイスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59254633A JPS61132874A (ja) | 1984-11-30 | 1984-11-30 | Crtデイスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61132874A true JPS61132874A (ja) | 1986-06-20 |
Family
ID=17267728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59254633A Pending JPS61132874A (ja) | 1984-11-30 | 1984-11-30 | Crtデイスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61132874A (ja) |
-
1984
- 1984-11-30 JP JP59254633A patent/JPS61132874A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0646783B2 (ja) | マルチ走査形テレビジヨン受像機 | |
GB2141564A (en) | Synchronized switching regulator for a display system | |
JPH021436B2 (ja) | ||
JPS63164766A (ja) | ビデオ装置用偏向回路 | |
US4288738A (en) | Dual-mode amplifier | |
US4234826A (en) | Synchronous switched vertical deflection driven during both trace and retrace intervals | |
JPH029504B2 (ja) | ||
JPS61132874A (ja) | Crtデイスプレイ装置 | |
US5140421A (en) | Video signal processing pulse producing circuit | |
US4767971A (en) | Horizontal blanking pulse generation circuit used for display unit with cathode-ray tube | |
US3735038A (en) | Means for superimposing a marker signal onto a composite video signal | |
JPS61132877A (ja) | Crtデイスプレイ装置 | |
JPS61129576A (ja) | Crtデイスプレイ装置 | |
JP3860296B2 (ja) | ビデオ表示装置 | |
KR0173269B1 (ko) | 동기신호 발생장치 | |
US3995109A (en) | Vertical sync pulse sensor and synthesizer | |
JPH067631Y2 (ja) | 映像信号処理回路 | |
JPH0746068Y2 (ja) | パルス幅変調方式電源の周波数同期回路 | |
JPS6037594Y2 (ja) | 走査線位置検出同期回路 | |
JPS5857948B2 (ja) | 電磁偏向装置 | |
JPH0510455Y2 (ja) | ||
JPS6017971Y2 (ja) | 走査速度変調を用いた輪郭補償装置 | |
JP2841392B2 (ja) | 映像信号回路 | |
SU897124A3 (ru) | Устройство строчной развертки телевизионного приемника | |
JPS5848832Y2 (ja) | 水平位相補正回路を備えたcrt表示装置 |