JPH11161220A - デジタル表示装置 - Google Patents

Abstract

(57)【要約】 【課題】水平走査同期信号を基に生成されたドットクロ
ック信号と表示データとの間の位相差が引き起こすフラ
ットディスプレイ表示画像細部のタイミングジッタを解
消する。 【解決手段】赤，緑，青信号の過渡部(立上がり部)と水
平走査同期信号から再生されたドットクロック信号との
間の位相差を検出し、検出された位相差をフィードバッ
クしてドットクロックの位相を信号の過渡部に同期させ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、フラット
パネルディスプレイ装置に使用するための、ホストコン
ピュータのドットクロックの周波数及び位相を再生する
位相ロックループ（Phase Locked Loop, 以下PLLと略
す)装置を対象とするものであり、さらに具体的に言え
ば、赤，緑及び青信号の過渡部（立上がり部）と再生さ
れたピクセル（画素）クロックとの間の位相差を検出
し、この位相差をフィードバックして赤，緑及び青信号
の過渡部に対するクロック位相を一定に保つPLL装置及
び方法を対象とするものである。

【０００２】

【従来の技術】パーソナル コンピュータのような装置
と共に使用される陰極線管（以下CRTと略す）映像表示
装置に表示される情報は、アナログ映像信号で駆動され
る。図１に示すように、代表的なアナログ映像信号は、
アナログデータに、走査及び同期信号が組合わされた複
合信号である。

【０００３】同期信号は、同期信号レベルとして判別で
きるよう或る予め定められた電圧レベルで、複合映像信
号中に埋め込まれている。映像信号中の同期信号レベル
は、情報を表示する際、CRTの電子ビームが一走査線あ
るいは一フレームの切り替えを行う手がかりを与えるた
めに、CRTインターフェイスにおいて使われる。電子ビ
ームに対し次の一つの走査線を開始するよう合図すると
きの同期信号レベルは、水平sync（以下Ｈ-syncと称
す）と呼ばれる。 液晶表示装置（以下LCDと称す）或
いは薄膜トランジスタ表示装置等のデジタル表示装置の
価格が最近劇的に下がりつつあるため、パーソナルコン
ピュータにはフラットパネル表示装置（以下FPDと称
す）が使用され、また例えば日立ビジョンブック（Visi
onbook）シリーズのようなノートブック タイプ コンピ
ュータの人気が上昇し、コンピュータ業界では、CRTは
置き換えられつつある。

【０００４】デジタル映像表示装置は、アナログ映像信
号の代わりにデジタルのピクセル（画素）データによっ
て駆動される。従って、ホストコンピュータによって生
成されたアナログ映像信号をデジタル表示装置に使用す
るためには、アナログーデジタル(A/D）変換器でアナロ
グ映像信号をデジタル領域の信号に変換せねばならな
い。表示情報をアナログからデジタルのピクセルデータ
に変換するにあたっては、FPD用ドット（ピクセル）ク
ロック信号を、アナログ映像信号形成に使われた本来の
ドットクロック信号に同期させなければならない。 し
かし、残念ながら、代表的なパーソナルコンピュータの
CRTインターフェイスは、FPDが表示データ形成に使うた
めのドットクロック信号を含んでいない。 従って、LC
D及び他のFPD用のインターフェイス回路は、ホストコン
ピュータから送られてきたH-syncからドットクロック信
号を再生するために、PLL回路或いは他の同期回路を使
用せねばならない（図２参照）。

【０００５】例えば、1996年12月13日に発行された米国
特許第4,791,488号は、複合映像信号にドットクロック
の位相を正確に整合させる方法を提供している。それ
は、ドットクロックに水平同期パルスを同期させ、かつ
それに整合した伝搬遅延をアナログーデジタル変換回路
に与えることにより達成している。しかし、ドットクロ
ックのタイミングは、水平同期信号の始点にのみ関連付
けされている。このことは、後で述べる如く、H-sync信
号にに存在する許容誤差の為にタイミング ジッタ（ ji
tter )発生の原因になる。

【０００６】1991年3月5日に発行された米国特許第4,99
8,169号は、位相ロックループを用いないフラットパネ
ル表示装置用ドットクロック再生用回路を開示してい
る。この開示の中では、水平ドライブを、水平走査線の
始点でカウンターをリセットするように用いている。

【０００７】1989年9月5日に発行された米国特許第4,86
4,399号には、デジタルTV受信機用のクロマ復調を補正
する為の回路が提供されている。この回路では、アナロ
グーデジタル変換回路のクロック位相が、各水平ドライ
ブの始点で更新されている。

【０００８】現行の、ビデオ エレクトロニック スタン
ダーズ アソシエイション （以下VESA と略す）のタイ
ミング規格では、幾つかの表示解像度毎に、H-sync時間
周期が規定数のクロックパルスを持つよう規定してい
る。

【０００９】例えば、VESA規格は、リフレッシュ速度が
60Hzの場合、エクステンデッド グラフィックス アレイ
（extended graphics array、以下ＸＧＡと略す）モー
ドの線周期を1,344クロックパルスに設定している。従
って、一クロックの周期は、一走査線の長さの1/1,34
4、即ち0.075％に相当する。

【００１０】さらに、VESA規格は、表示データをアナロ
グ信号の変化に変換するための，ランダム アクセス メ
モリによるデジタルーアナログ コンバータ（以下RAMDA
Cと称す）で使われるドットクロックの許容誤差を、公
称値から±0.5％未満と規定しているが、この許容誤差
は、水平周期の0.075％であるドットクロック幅の数倍
以上の逸脱に相当する。

【００１１】従って、H-sync信号を映像信号の過渡部に
同期させることだけを、ドットクロック周波数を正確に
再生することに使うことは出来ない。周波数の許容誤差
に依存して、線周期は上記規格より多い、あるいは少な
い数のクロックパルスを持つことになる。例えば、XGA
モードでは、クロックパルスの数は、±６個のクロック
周期分逸脱し得る。

【００１２】しかしながら、信号の過渡部は、ホストコ
ンピュータのRAMDAC出力においてドットクロックと同期
して位相が合っている。さらに、H-sync信号は、ドット
クロック信号に同期している。残念ながら、信号の過渡
部に対するH-sync信号のリーデイングエッジ（前縁）の
タイミングは、VESA規格（或いは適用可能な他の規格で
も）によって規定されていない。

【００１３】H-sync信号のタイミングに関する特定のパ
ラメータが存在しないことから、フラットパネル表示装
置用として、位相が映像信号に必ずしも同期していない
H-syncに基づいてドットクロック信号が再生されてしま
う。このため、FPDによる細部表示の中に多量のタイミ
ング ジッタが含まれてしまうことになる。

【００１４】

【発明が解決しようとする課題】従って、求められるの
は、現行のタイミング規格を満たしながら、従来の装置
に欠けていたものを補い，従来の装置の不適当なものを
改良するものであって、再生されたドットクロック信号
を、H-sync信号及びアナログ映像信号電圧の過渡部に同
期させる装置及び方法である。

【００１５】従って、本発明の一つの目的は、H-sync信
号から正確なドットクロック周期を再生し、赤，緑及び
青のアナログ映像信号の過渡部(立ち上がり部)から正確
なドットクロックの位相を再生するための装置及び方法
を提供することにある。

【００１６】さらに、本発明の他の目的は、設計および
使用が簡単で，製造が効率的な位相ロックループを用い
た方法及び装置を使って、上記目的を達成することであ
る。

【００１７】上記した本発明の目的及び利点は、本発明
によって達成されるものを例示するに過ぎず、実現でき
る利点を網羅したものでも、限定するものでもない。従
って、本発明の上記及び他の目的及び利点は、本明細書
中の記述から明らかなものとなり、或いは本明細書中で
具体化されたようにして、あるいは当業者にとっては明
白容易な変形予測に基づいて変形されるようしてに、本
発明を実施することによっても知ることができる。した
がって、本発明は、本明細書に示され，記述された、新
規な方法，構成，その組合わせ及びその改良に在る。

【００１８】

【課題を解決するための手段】本発明の上記目的及びそ
の他の目的に添って、本発明の概略を述べる。以下述べ
る概略においては、本発明の或る観点を強調して紹介す
るために、単純化及び省略を行うところがあり得るが、
本発明の範囲を狭める為のものではない。通常の知識を
有する当業者が発明の概念に添ったものを製作し使用し
得るために適当な実施例の好適なものについての詳細は
後述する。

【００１９】本発明を広い観点で把えれば、画像データ
表示の同期をとるために、アナログ映像信号中の赤，緑
及び青信号の過渡部（立上がり部）と水平同期信号から
再生されたドットクロック信号との位相差を、該ドット
クロック信号の位相補正にフィードバックして使用す
る、デジタル表示装置のための装置及び方法が開示され
る。

【００２０】一般に、本発明による装置は、アナログ映
像信号を受け取り、この映像信号の赤，緑及び青成分か
ら信号の過渡部信号を抜き出すための微分回路と；上記
過渡部信号の振幅変動を除去するためのパルス整形回路
と；上記過渡部信号と上記水平同期信号から再生された
ドットクロック信号との位相差を検出し、この位相差を
表示するサンプリング信号を生成するための位相検出回
路と；上記サンプリング信号である第１のアナログ信号
をデジタル信号に変換後、次いでこのデジタル信号を、
予め定められた時間後第２のアナログ信号に変換するた
めのサンプルアンド ホールド回路と；上記第２のアナ
ログ信号を上記水平同期信号に結合し、上記ドットクロ
ック信号の位相を調整する移相器とを含む。このように
位相が調整されたクロック信号は、表示装置において、
表示画像データの同期をとり、ジッタのない画面表示を
行うのに使用される。

【００２１】本発明方法は、水平同期信号を基にして生
成されたドットクロックと表示データとの間の位相差を
補正することによって、デジタル表示装置において、表
示画像細部にタイミング ジッタが生じるのを解消す
る。

【００２２】本発明方法は、赤，緑及び青信号の信号過
渡部を含んだアナログ映像信号を受け取ることから始ま
る。これらの信号は、その位相測定前に加え合わされ、
振幅の変動はならされる。次に、位相差を表示するサン
プリング信号はデジタル領域の信号に変換され、或る時
間保持され、次いでアナログ領域の信号に戻される。こ
の第２のアナログ信号は、フィルタを通し、増幅される
ことが好ましいが、フィードバックされて、水平同期信
号から再生されたドットクロック信号の位相を制御して
タイミング ジッタを解消するために使われる。

【００２３】

【発明の実施の形態】本発明は、H-sync信号の不確実性
を補正することにより、FPDにおいて、画像細部にタイ
ミング ジッタが生じる問題を解決する。これは、赤，
緑及び青信号の過渡部と、再生されたピクセルクロック
の位相との間の位相差を検出する装置及び方法を提供す
ることによりなされる。検出された位相差を、ドットク
ロックの位相が信号の過渡部に同期されるようにフィー
ドバックする。

【００２４】以下、添付図面を参照して説明する。これ
らの図面において、同一参照番号は同一部品を指す。

【００２５】図３には、本発明による好適な一実施例の
概観が示されている。図３はドットク ロック再生用位
相ロックループ１の全体構成を開示している。図３に示
されているように、三つのアナログ色信号（赤，緑及び
青）が、これらの信号の過渡部を検出するために微分回
路２に入力される。信号過渡部の時間間隔は、画像自体
に依存するので一定でない。これらの時間間隔は、含ま
れているクロック周期の数に比例し、１から数千ピクセ
ル周期迄の間で変化する。

【００２６】微分回路２では、後述するように、利用可
能な信号の過渡部を全て確実に利用できるよう、これら
三つの信号列は先ず微分された後、加え合わされる。

【００２７】周波数領域における虚数演算子ｊ×Wは、
時間領域における微分演算子d/dtに相当する。 時間間
隔の変動の他に、加え合わせて合成された信号列の振幅
も、赤，緑及び青信号の振幅（飽和度）に依存して変化
する。振幅の変動を補正するために、本発明の好適な実
施例においては、合成信号の振幅の変動をならして振幅
を一定にするため、パルス整形回路４において高速リミ
ッタ（図３には図示せず）を使っている。

【００２８】本発明の他の実施例（後述する）では、出
力電圧を参照レベル電圧に設定することによって振幅変
動を除去する目的に高速電圧比較器を使うこともでき
る。

【００２９】位相検出回路６は、パルス整形回路４の出
力から一定振幅の過渡部信号を受けとり、過渡部信号の
位相の測定を開始する。

【００３０】以下図５とともに図３を参照して説明を進
める。

【００３１】上記と同時に、赤，緑及び青信号のための
Ａ/Ｄ変換器（図示せず）に供給されている再生ドット
クロック信号の第１の前縁（1/4分周回路８を使って）
を、位相検出器６に入力する。パルス整形回路４からの
過渡部信号が、位相検出回路６で使われる直線状の傾斜
波形（linear ramp、以下直線ランプと称す）の形成を
開始する。

【００３２】第１のクロック信号の下降エッジは上記直
線ランプの形成を数クロック時間分、好ましくは４クロ
ック分停止する。

【００３３】第２のクロック前縁は、1/4分周回路８か
らのサンプリングパルスのトリガをかけ、デジタル サ
ンプル アンド ホールド回路１０の中の別のA/D変換器
を使って、アナログのランプ電圧をデジタル領域の信号
に変換することを開始するのに使われる。

【００３４】信号の過渡部間の間隔が一定でなく、かつ
予測できないので、本発明においては、位相検出回路６
は、時間に制約のないメモリ手段を使用している。この
目的で、サンプル アンド ホールド回路１０におけるA/
D変換回路の速度に適合するよう、数クロック時間分の
サンプル ホールド時間が選択されている。

【００３５】位相検出回路６は、合成された過渡部信号
における位相差を表示するサンプリング信号をサンプル
アンド ホールド回路１０に出力する。次いで、サンプ
リングされた位相差を表示するデジタル表示の数値はレ
ジスタ１２に記憶される。

【００３６】デジタル的にサンプリングされた位相差
は、増幅回路１４においてアナログ領域のデータに再び
戻され、フィルタをかけられ、増幅される。その結果得
られたアナログ電圧信号は、低速度化されたが、赤，緑
及び青信号の過渡部信号の位相差に比例しており、図３
にドットクロック位相制御回路１６として示されている
電圧制御移相器に入力される。このようにして位相制御
フィードバックループが閉じられ、元のドットクロック
周期から±120°以内の位相を供給する。

【００３７】上記フィードバックループは、ドットクロ
ック位相制御回路１６において、水平位相検出回路１８
（この回路は異なる画面フォマットを取り扱えるよう分
周回路２０を使用している）で処理されたH-sync信号に
結合されている。

【００３８】要するに、再生されたクロック周波数（H-
sync信号から）は、ドットクロック位相制御回路１６で
位相調整（位相差を基に）される。信号の過渡部に一致
するよう、ドットクロック位相制御回路１６は、表示イ
ンターフェイス回路に一般に見出されるA/D変換器（図
示せず）にクロック信号を出力する。

【００３９】図４は、本発明のより一層詳しい実施例を
示すものである。図４の実施例においては、赤，緑及び
青映像信号は、それぞれコンデンサ３０，３２及び３４
へ入力される。コンデンサ３０，３２及び３４は、対応
する赤，緑及び青信号波形からその電圧の過渡部を抽出
するものであり、好ましい一実施例においては、各々１
０pFである。

【００４０】コンデンサ３０，３２及び３４は、高周波
(RF)PNPトランジスタ３６のエミッタ側に並列に接続さ
れている。上記信号はPNPトランジスタ３６のエミッタ
に交流結合で入力されており、PNPトランジスタ３６の
コレクタに現れる出力信号は次のように表せる。

【００４１】 ｊ×W×C30×Ｒ ＋ ｊ×W×C32×Ｇ ＋ ｊ×W×C34×Ｂ ここで 虚数演算子ｊ×Wは時間領域における微分演算子d/dt、C
30, C32，C34はそれぞれコンデンサ３０，３２，３４の
静電容量、及びＲ，Ｇ，Ｂはそれぞれ赤、緑、青信号入
力である。

【００４２】PNPトランジスタ３６は、1.5 GHzを越える
電流利得・帯域幅積を有し、そのコレクターベース間容
量が0.5 pF未満であることが望ましい。例えば、モトロ
ーラ社製のPNPトランジスタ型番MMBTH69が、本発明での
使用に適する。

【００４３】PNPトランジスタ３６のコレクタ側から、
振幅レベル（飽和度）が変化する過渡部信号パルスの流
れが、高速リミッタ４０の入力に印加される。

【００４４】高速リミッタ４０は、変化する振幅が一定
になるよう同一信号レベルまで増幅する。振幅の一定化
は、位相測定を開始する為のデジタル ドライブ パルス
を生成する為に行われる。この目的の為に、本発明の好
適な実施例においては、マキシム社製の高速リミッタMA
X3761を使用している。

【００４５】高速リミッタ４０からの過渡部パルス出力
が、映像信号の過渡部に対応して直線ランプを開始する
為に高周波PNPトランジスタ４４のベースに入力され
る。

【００４６】リミッタ４０の出力部の過渡部パルスはま
た1/4分周器５６をイネーブル(enable、選択)状態にす
る。

【００４７】図5に示すように、1/4分周器５６は、映像
信号の過渡部に対応した直線ランプの継続を止めるの
に、クロックパルスの最初の後縁即ちネガテイブエッジ
を使っている。これは、もう一つの高周波PNPトランジ
スタ４２のベースを介して行っている。

【００４８】映像信号の過渡部の位相をサンプリング
し、位相を表わすデジタル値を8ビットレジスタ（図示
せず）に記憶するために、A/Dコンバータ回路５０をイ
ネーブル状態にするのに、1/4分周器５６は次のクロッ
クパルスの前縁を利用する。

【００４９】直線ランプを開始させた最初のパルスの4
クロックパルス後に、ランプ(ramp)コンデンサ４８は、
もう一つの高周波PNPトランジスタ４６を介して放電さ
れる。

【００５０】次の過渡部パルスが直線ランプを開始し
（コンデンサ４８を充電）、上記同様なプロセスが再び
開始する。

【００５１】本発明の好適な実施例においては、高周波
PNPトランジスタ４２，４４，４６の全ての作用は、モ
トローラ社製のトランジスタMMBTH69を使って達成され
る。

【００５２】Ａ／Ｄコンバータ回路50中のレジスタは、
次のサンプリングパルスが発生するまで、サンプリング
された位相の値を保持する。過渡部の間隔が数クロック
周期から数千クロック周期まで変化するので、上記特徴
は時間に無関係に働く。

【００５３】A/Dコンバータ回路５０の後、位相サンプ
ルのデジタル値は、デジタルーアナログ（D/A）コンバ
ータ回路５２によって、アナログ領域のデータに戻され
る。D/Aコンバータ回路５２は、A/Dサンプルクロックパ
ルスの到着とともに、1/4分周器５６によってイネーブ
ル状態にされる(図5参照)。

【００５４】D/Aコンバータ回路５２の後、アナログ信
号は、フィルタ・増幅回路５４でローパス回路を通さ
れ，増幅されて、信号ノイズが減少し、くっきりした信
号が得られる。これらの機能は、リニア移相器５８(後
述)を駆動するのに有効なアナログ信号を得るためのも
のである。

【００５５】移相機能は、フィルタをかけられ，増幅さ
れた位相信号を入力信号として受け取るドットクロック
移相器５８で実行される。ドットクロック移相器５８
は、クロックスピードの最大限で動作する、本発明で
は、６５MHzが好適である。前述の実施例で教示されて
いるように、ドットクロック移相器５８の入力は又H-sy
nc信号にも結合されている。

【００５６】H-sync信号を位相差信号入力で調整する為
に、入力されるH-sync信号はPLL回路(図示せず)によっ
てロックされる。本発明の好適な実施例では、テキサス
インスツルメンツ社製TLC2933が使われる。

【００５７】さらに、上記の如き好適な実施例では、ド
ットクロック信号を水平走査速度まで分周する機能を与
える為、ECL（エミッター結合形ロジック）分周器（図
示せず）が設けられている。上記TLC2933には、そのよ
うな機能は内蔵されていないからである。

【００５８】位相差信号は、高速度オペアンプ及び可変
容量ダイオードに入力される。ドットクロック移相器５
８によって与えられる位相の範囲は、±４ns，移相範囲
１８０°である。

【００５９】ホストコンピュータからのアナログ表示デ
ータを、FPD用表示用デジタルデータに変換するための
赤，緑及び青用のA/Dコンバータに対して、ドットクロ
ック移相器５８は、再生されたクロック信号（赤，緑，
青信号の位相差によって調整されたH-sync）を入力す
る。 次に、本発明の他の実施例を図6にデジタルの構
成で示す。図6において、図4に示されたと同じ参照番号
が付された要素は、図4における対応要素と同じもので
あり、ここでは簡単に説明する。

【００６０】図6に示す如く、赤，緑及び青アナログ信
号は、その過渡部の電圧を取り出す為、それぞれコンデ
ンサ３０，３２，及び３４に入力される。コンデンサ３
０，３２，及び３４は高周波PNPトランジスタ３６に結
合されている。

【００６１】PNPトランジスタ３６のコレクタは、振幅
の変化する，映像電圧の過渡部信号値を高速度電圧比較
器４１の入力部へ入力する。比較器４１の出力波形の振
幅は、参照電圧を越えない様正確に設定される。本発明
の好適な実施例においては、比較器４１の立上り時間及
び下降時間は3ns未満である。

【００６２】比較器４１の出力は、映像信号の過渡部に
対応した直線ランプを開始する為にPNPトランジスタ４
４と、また再生クロックパルスのカウントを開始する為
に1/4分周器５６との双方に同時に入力される。

【００６３】前述の実施例と同じく、ランプは、クロッ
クパルスの最初の後縁の後で停止される(図5参照)。こ
の機能は、1/4分周器５６の出力をPNPトランジスタ４２
のベースに入力することによって果たされる。

【００６４】次のクロックパルスの前縁は、1/4分周器
５６をして、A/Dコンバータ回路５０をイネーブル状態
にさせる。本発明の好適な実施例においては、（直線ラ
ンプを開始させた）最初のクロックパルスから4個のパ
ルス後、1/4分周器５６は、PNPトランジスタ４２を介し
てランプコンデンサ４８の放電をトリガーする。

【００６５】位相のサンプリング及びアナログ領域から
デジタル領域へのデータ変換の後、好適な実施例におい
ては8ビット値に変換された位相のサンプリング信号が
デジタルローパスフィルタ５１に入力される。デジタル
ローパスフィルタ５１は、可変ローパス周波数フィルタ
作用及び固定ローパス周波数フィルタ作用の双方を与え
る。

【００６６】可変フィルタ作用，適応(adaptive)ローパ
スフィルタ作用の利用時には、フィルタの応答時間は過
渡部の時間間隔に比例して変化する。長い時間間隔はデ
ジタルローパスフィルタ５１から短い遅い応答を引き出
すのに対し、短い時間間隔は早い応答を引き出す。

【００６７】適応フィルタ（adaptive filter）は時間
間隔を数えることを必要とする。この目的のために、過
渡部信号の時間間隔をクロック周期単位で測定する時間
間隔測定回路５５が設けられている。

【００６８】比較器４１の出力は、ホストコンピュータ
によって与えられるH-sync信号とともに、時間間隔測定
回路５５の入力部に入力される。好適な実施例において
は、各H-syncの間に存在する信号過渡部の数を測定す
る。本発明は、水平走査間の測定に限定されるものでは
なく、時間間隔測定は代わりに画像フレーム間で行うこ
とも出来る。

【００６９】位相制御を実行する為に、デジタルローパ
スフィルタ５１により適応(adaptive)ローパスフィルタ
作用を施した後、位相を表示する信号を４ビット遅延制
御回路５３に入力する。 遅延制御回路５３は、４ビッ
トコントロールバスを介してドットクロック遅延回路５
９に結合されている（図７も参照）。本発明の好適な実
施例においては、ドットクロック遅延回路５９はR-C回
路で構成し得る。複数の低容量コンデンサ６０，６２，
６４及び６８をドットクロック遅延回路５９に使用する
ことが出来る(図７参照)。

【００７０】例えば、それぞれ１０，２０，４０及び８
０ｐFの容量を持ったコンデンサ６０，６２，６４及び
６８を、１００Ωの抵抗とともに用いることにより、H-
syncに対し１〜１５nsの範囲の遅延が得られる。 XGA、
VGA（ビデオ グラフィックスアレイvideo graphics arr
ay）など、画像解像度が異なった場合、異なる静電容量
値が選択できる。

【００７１】さらに、ドットクロック移相器５９がH-sy
nc信号に与える遅延量を制御する為に、デジタルローパ
スフィルタ５１が必要とするビット数は、選択されるコ
ンデンサの数によって決まる。

【００７２】本発明の教示から逸脱することなしに本明
細書に記述された機能を提供する為に、本発明が意図す
るPLL回路１における種々の部品は、当業界で知られた
いずれかの方法を使用することにより、特別作られたIC
を直接電気的に接続したり、又は、回路とプログラミン
グとの組み合わせにより提供し得る。本明細書の開示内
容から、PLL回路１の機能を実際に達成するための代替
物であっても、なおかつ本発明の範囲内にあるものを、
商用半導体IC技術がおびただしい数思い付かせてくれる
ことを当業者は十分理解するであろう。

【００７３】

【発明の効果】上記した幾つかの実施例から理解できる
ように、本発明は、信号過渡部の位相差をH-sync信号に
対してフィードバック的に利用することにより、H-sync
信号と表示データとの位相差を正確に補正する。本発明
に依れば、正確に、しかも従来技術に見られたタイミン
グジッタなしで、画像データが変換される。

【００７４】好適な実施例のみを参照して、本発明を詳
細に説明したが、本発明が、他の異なる形で具体化が可
能で、その細部も種々の明白な観点からの変形が可能で
あることを理解すべきである。当業者にはすぐに明らか
な如く、本発明の趣旨及び範囲を逸脱すること無しに、
変形及び修正を施すことが可能である。従って、上記開
示、記述及び図面は、単に例示目的のためのものであ
り、特許請求の範囲のみで定義される発明を如何なる意
味でも限定するものではない。

【図面の簡単な説明】

【図１】アナログ映像波形の一例を説明するための図。

【図２】汎用コンピュータに接続されたLCDモニタのた
めの典型的なインターフェイス回路のブロックダイアグ
ラム。

【図３】本発明によるドットクロック再生回路の一実施
例を示すブロックダイアグラム。

【図４】本発明によるドットクロック再生回路の他の実
施例を示す概略図。

【図５】本発明の一実施例による映像信号及びクロック
信号の波形を例示する図。

【図６】本発明によるドットクロック再生回路の他の実
施例を示す概略図。

【図７】本発明の一実施例によるドットクロック遅延回
路の詳細図。

【符号の説明】

１…ドットクロック再生用位相ロックループ、２…微分
回路、４…パルス整形回路、６…位相検出器、８…分周
回路、１０…デジタル サンプル アンド ホールド回
路、１２…レジスタ、１４…増幅回路、１６…ドットク
ロック位相制御回路、１８…水平位相検出回路、２０…
１/Ｎ分周回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】デジタル表示装置において、アナログ映像
   信号中の赤，緑及び青信号の過渡部(立上がり部)と水平
   走査同期信号から再生されたドットクロック信号との間
   の位相差を、該ドットクロック信号の位相補正に使用し
   て画像データ表示の同期をとる装置を備え、 該装置が、 前記アナログ映像信号を受け取り、該映像信号の赤，緑
   及び青成分から信号の過渡部信号を抜き出すための微分
   回路と；上記過渡部信号の振幅変動を除去するためのパ
   ルス整形回路と；前記過渡部信号と前記水平走査同期信
   号から再生されたドットクロック信号との位相差を検出
   し、この位相差を表示するサンプリング信号を生成する
   ための位相検出回路と；上記サンプリング信号である第
   １のアナログ信号をデジタル信号に変換後、次いでこの
   デジタル信号を、予め定められた時間後第２のアナログ
   信号に変換するためのサンプル アンド ホールド回路
   と；前記第2のアナログ信号を前記水平走査同期信号に
   結合し、上記水平同期信号の位相を調整して前記過渡部
   信号に位相の合ったクロック信号を生成する移相器とか
   らなり、 前記クロック信号を使って画像データ表示の同期をとる
   デジタル表示装置。
2. 【請求項２】請求項1記載のデジタル表示装置におい
   て、さらに前記デジタル信号を記憶するメモリレジスタ
   を備えたことを特徴とするデジタル表示装置。
3. 【請求項３】請求項1記載のデジタル表示装置におい
   て、さらに前記第2のアナログ信号を増幅する増幅器を
   備えたことを特徴とするデジタル表示装置。