JP3487803B2 - サンプリングクロックの調整方法及びディジタル表示装置用のインターフェイス回路 - Google Patents
サンプリングクロックの調整方法及びディジタル表示装置用のインターフェイス回路Info
- Publication number
- JP3487803B2 JP3487803B2 JP2000074794A JP2000074794A JP3487803B2 JP 3487803 B2 JP3487803 B2 JP 3487803B2 JP 2000074794 A JP2000074794 A JP 2000074794A JP 2000074794 A JP2000074794 A JP 2000074794A JP 3487803 B2 JP3487803 B2 JP 3487803B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling clock
- clock
- signal
- phase
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 title claims description 192
- 238000000034 method Methods 0.000 title claims description 31
- 238000010586 diagram Methods 0.000 description 15
- 230000000630 rising effect Effects 0.000 description 15
- 238000005259 measurement Methods 0.000 description 11
- 101100083446 Danio rerio plekhh1 gene Proteins 0.000 description 9
- 101100129500 Caenorhabditis elegans max-2 gene Proteins 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ画像信号
をディジタル表示装置で表示するときのサンプリングク
ロックの調整方法及び、その調整方法を可能にするディ
ジタル表示装置用のインターフェイス回路に関する。
をディジタル表示装置で表示するときのサンプリングク
ロックの調整方法及び、その調整方法を可能にするディ
ジタル表示装置用のインターフェイス回路に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータのディス
プレイが、従来のＣＲＴを用いた表示装置から液晶パネ
ルを用いたものに移りつつあることに見られるように、
アナログ画像信号によって画像表示を行うものに代わっ
て、ディジタル画像信号を用いて表示するディジタル表
示装置の利用が増えている。
プレイが、従来のＣＲＴを用いた表示装置から液晶パネ
ルを用いたものに移りつつあることに見られるように、
アナログ画像信号によって画像表示を行うものに代わっ
て、ディジタル画像信号を用いて表示するディジタル表
示装置の利用が増えている。
【０００３】そのようなディジタル表示装置を、例え
ば、パーソナルコンピュータのディスプレイに従来用い
られていたアナログ表示装置の代替として使用する場合
を考えると、コンピュータから出力される画像信号はア
ナログ信号であるので、そのアナログ画像信号を或る一
定周期でサンプリングしてディジタル画像信号に変換す
る必要があり、コンピュータとディジタル表示装置との
間に、サンプリングの同期信号としてのクロック（サン
プリングクロック）を発生させる回路を含むインターフ
ェイス回路が不可欠である。こうしたディジタル表示装
置用のインターフェイス回路は、ＰＬＬ回路を用いて、
コンピュータから送られてくる水平同期信号から、上述
のサンプリングクロックを生成する構成であるのが一般
的である。
ば、パーソナルコンピュータのディスプレイに従来用い
られていたアナログ表示装置の代替として使用する場合
を考えると、コンピュータから出力される画像信号はア
ナログ信号であるので、そのアナログ画像信号を或る一
定周期でサンプリングしてディジタル画像信号に変換す
る必要があり、コンピュータとディジタル表示装置との
間に、サンプリングの同期信号としてのクロック（サン
プリングクロック）を発生させる回路を含むインターフ
ェイス回路が不可欠である。こうしたディジタル表示装
置用のインターフェイス回路は、ＰＬＬ回路を用いて、
コンピュータから送られてくる水平同期信号から、上述
のサンプリングクロックを生成する構成であるのが一般
的である。
【０００４】図５に、従来のインターフェイス回路の、
一例の回路図を示す。図５を参照して、このインターフ
ェイス回路は、ＰＬＬ回路４と、マイクロプロセッサ
（ＭＰＵ）５と、ディレイライン６とを備えていて、図
示しない外部のアナログ画像信号出力装置（上の例の場
合におけるパーソナルコンピュータ）から送られてくる
アナログの画像信号１０１、水平同期信号１０５及び垂
直同期信号１０９を取り込んで、アナログ画像信号１０
１と、再生水平同期信号１０６と、サンプリングクロッ
ク１０８とを表示装置９に供給する。ＰＬＬ回路４は、
図６に回路図を示すような、位相比較器２１と、ロウパ
スフィルタ（ＬＰＦ）２２と、電圧制御発振器（ＶＣ
Ｏ）２３と、分周器２４とからなる一般的な回路であっ
て、外部の画像信号出力装置から送られてくる周波数ｆ
の水平同期信号１０５をｎ倍に逓倍して、周波数ｎ・ｆ
のベースクロック１０７を生成する。また、水平同期信
号１０５と同一周波数で、ベースクロック１０７に位相
同期する再生水平同期信号１０６を生成する。
一例の回路図を示す。図５を参照して、このインターフ
ェイス回路は、ＰＬＬ回路４と、マイクロプロセッサ
（ＭＰＵ）５と、ディレイライン６とを備えていて、図
示しない外部のアナログ画像信号出力装置（上の例の場
合におけるパーソナルコンピュータ）から送られてくる
アナログの画像信号１０１、水平同期信号１０５及び垂
直同期信号１０９を取り込んで、アナログ画像信号１０
１と、再生水平同期信号１０６と、サンプリングクロッ
ク１０８とを表示装置９に供給する。ＰＬＬ回路４は、
図６に回路図を示すような、位相比較器２１と、ロウパ
スフィルタ（ＬＰＦ）２２と、電圧制御発振器（ＶＣ
Ｏ）２３と、分周器２４とからなる一般的な回路であっ
て、外部の画像信号出力装置から送られてくる周波数ｆ
の水平同期信号１０５をｎ倍に逓倍して、周波数ｎ・ｆ
のベースクロック１０７を生成する。また、水平同期信
号１０５と同一周波数で、ベースクロック１０７に位相
同期する再生水平同期信号１０６を生成する。
【０００５】表示装置９は、例えば液晶パネルを用いた
もので、インターフェイス回路からの上記再生水平同期
信号１０６と（ベースクロック１０７の周波数と位相と
を調整して得た）サンプリングクロック１０８に基い
て、アナログ画像信号１０１をサンプリングしディジタ
ル画像信号に変換して表示する装置であり、サンプリン
グ回路や、Ａ・Ｄコンバータや、液晶表示素子を駆動す
る回路などの、ディジタル画像表示に必要な周知の回路
を備えている。
もので、インターフェイス回路からの上記再生水平同期
信号１０６と（ベースクロック１０７の周波数と位相と
を調整して得た）サンプリングクロック１０８に基い
て、アナログ画像信号１０１をサンプリングしディジタ
ル画像信号に変換して表示する装置であり、サンプリン
グ回路や、Ａ・Ｄコンバータや、液晶表示素子を駆動す
る回路などの、ディジタル画像表示に必要な周知の回路
を備えている。
【０００６】図５に示すインターフェイス回路におい
て、外部の画像信号出力装置からはアナログ画像信号１
０１と、水平同期信号１０５と、垂直同期信号１０９と
が送られてくるのであるが、画像信号出力装置が出力す
るアナログ画像信号１０１は、画像信号出力装置の内部
のビデオクロックに従って生成されているので、そのビ
デオクロックの周期で信号レベルが変化していることに
なる。従って、表示装置９では、画像信号出力装置のビ
デオクロックと同じ周波数で、且つ、アナログ画像信号
１０１の安定な領域でこれをサンプリングすれば、きれ
いな表示ができることになる。そこで、インターフェイ
ス回路には、画像信号出力装置から送られてくる水平同
期信号１０５から、画像信号出力装置のビデオクロック
と同じ周波数のベースクロック１０７を発生させること
と、そのベースクロック１０７に基いて表示装置９が表
示する画像を最良の状態に調整するために、ベースクロ
ック１０７の周波数と位相とを調整して、最良品質の表
示が得られるサンプリングクロック１０８にすることと
が要求される。
て、外部の画像信号出力装置からはアナログ画像信号１
０１と、水平同期信号１０５と、垂直同期信号１０９と
が送られてくるのであるが、画像信号出力装置が出力す
るアナログ画像信号１０１は、画像信号出力装置の内部
のビデオクロックに従って生成されているので、そのビ
デオクロックの周期で信号レベルが変化していることに
なる。従って、表示装置９では、画像信号出力装置のビ
デオクロックと同じ周波数で、且つ、アナログ画像信号
１０１の安定な領域でこれをサンプリングすれば、きれ
いな表示ができることになる。そこで、インターフェイ
ス回路には、画像信号出力装置から送られてくる水平同
期信号１０５から、画像信号出力装置のビデオクロック
と同じ周波数のベースクロック１０７を発生させること
と、そのベースクロック１０７に基いて表示装置９が表
示する画像を最良の状態に調整するために、ベースクロ
ック１０７の周波数と位相とを調整して、最良品質の表
示が得られるサンプリングクロック１０８にすることと
が要求される。
【０００７】図５に示すインターフェイス回路にあって
は、ＰＬＬ回路中の分周器２４の分周値ｎとディレイラ
イン６の遅延量をＭＰＵ５で変えられるようにしておい
て、分周値を調整することでサンプリングクロック１０
８の周波数を調整し、また遅延量を調整することで同じ
く位相を調整するが、それらの調整は、人間が表示装置
９の画像を見ながら分周値と遅延量とを手動でＭＰＵ５
に入力することによって、行われる。
は、ＰＬＬ回路中の分周器２４の分周値ｎとディレイラ
イン６の遅延量をＭＰＵ５で変えられるようにしておい
て、分周値を調整することでサンプリングクロック１０
８の周波数を調整し、また遅延量を調整することで同じ
く位相を調整するが、それらの調整は、人間が表示装置
９の画像を見ながら分周値と遅延量とを手動でＭＰＵ５
に入力することによって、行われる。
【０００８】ところで、上述のサンプリングクロックの
調整を手動で行うことは煩わしかったり、また熟練や慣
れを必要としたりするので、当然、これを自動化するこ
とが考えられる。図７に、サンプリングクロックの調整
を自動化したインターフェイス回路の、一例のブロック
図を示す。図７を参照して、この図に示すインターフェ
イス回路は、図５に示すインターフェイス回路に加え
て、クランプ回路１と、Ｄ／Ａコンバータ２と、コンパ
レータ３と、計測回路８とを備えている。このインター
フェイス回路においては、以下のようにして、サンプリ
ングクロック１０８の周波数及び位相が自動的に調整さ
れる。先ず、外部の画像信号出力装置から入力されるア
ナログの画像信号１０１を、クランプ回路１を通してコ
ンパレータ３に導く。そして図８に示すように、コンパ
レータ３で、ＤＣ成分を付加されたアナログ画像信号１
０２と別途コンパレータに与えられる規準の電圧１０３
とを電圧比較して、アナログ画像信号１０２が基準電圧
１０３より低い場合はデータ無し、高い場合はデータ有
りとする二値のデータ有無信号１０４に変換する。その
際、外部から入力されるアナログ画像信号１０１は、一
般に、ＤＣ成分を持たない信号であるので、予めクラン
プ回路１でこの画像信号１０１に所定の電圧のＤＣ成分
を付与して、コンパレータ３で電圧比較ができるように
する。電圧比較のための基準電圧１０３は、ＭＰＵ５か
らＤ／Ａコンバータ２を通してコンパレータ３に与えら
れ、可変である。
調整を手動で行うことは煩わしかったり、また熟練や慣
れを必要としたりするので、当然、これを自動化するこ
とが考えられる。図７に、サンプリングクロックの調整
を自動化したインターフェイス回路の、一例のブロック
図を示す。図７を参照して、この図に示すインターフェ
イス回路は、図５に示すインターフェイス回路に加え
て、クランプ回路１と、Ｄ／Ａコンバータ２と、コンパ
レータ３と、計測回路８とを備えている。このインター
フェイス回路においては、以下のようにして、サンプリ
ングクロック１０８の周波数及び位相が自動的に調整さ
れる。先ず、外部の画像信号出力装置から入力されるア
ナログの画像信号１０１を、クランプ回路１を通してコ
ンパレータ３に導く。そして図８に示すように、コンパ
レータ３で、ＤＣ成分を付加されたアナログ画像信号１
０２と別途コンパレータに与えられる規準の電圧１０３
とを電圧比較して、アナログ画像信号１０２が基準電圧
１０３より低い場合はデータ無し、高い場合はデータ有
りとする二値のデータ有無信号１０４に変換する。その
際、外部から入力されるアナログ画像信号１０１は、一
般に、ＤＣ成分を持たない信号であるので、予めクラン
プ回路１でこの画像信号１０１に所定の電圧のＤＣ成分
を付与して、コンパレータ３で電圧比較ができるように
する。電圧比較のための基準電圧１０３は、ＭＰＵ５か
らＤ／Ａコンバータ２を通してコンパレータ３に与えら
れ、可変である。
【０００９】一方、ＭＰＵ５は、入力されたアナログ画
像信号１０１の解像度を判定する。ディスプレイの解像
度には、ＶＥＳＡ（Ｖｉｄｅｏ Ｅｌｅｃｔｒｏｎｉｃ
ｓＳｔａｎｄａｒｄｓ Ａｓｓｏｃｉａｔｉｏｎ）など
の標準化団体により決められた値があって、例えば、水
平解像度×垂直解像度が６４０×４８０、８００×６０
０、１０２４×７６８、１２８０×１０２４などの組合
せがある。それらの解像度は、一般に、アナログ画像信
号１０１と共に送られてくる水平同期信号１０５と垂直
同期信号１０９のそれぞれの周波数からほぼ特定でき
る。そこで、ＭＰＵ５に、水平同期信号及び垂直同期信
号の周波数と水平解像度×垂直解像度との関係を示す判
別表を予め設けておく。ＭＰＵ５は、実際に入力されて
くる水平同期信号１０５及び垂直同期信号１０９それぞ
れの周波数から、内部に持つ判別表を参照して適当な解
像度を選択し、その解像度に見合った或る値を、分周値
ｎの初期値としてＰＬＬ回路内の分周器２４に設定す
る。
像信号１０１の解像度を判定する。ディスプレイの解像
度には、ＶＥＳＡ（Ｖｉｄｅｏ Ｅｌｅｃｔｒｏｎｉｃ
ｓＳｔａｎｄａｒｄｓ Ａｓｓｏｃｉａｔｉｏｎ）など
の標準化団体により決められた値があって、例えば、水
平解像度×垂直解像度が６４０×４８０、８００×６０
０、１０２４×７６８、１２８０×１０２４などの組合
せがある。それらの解像度は、一般に、アナログ画像信
号１０１と共に送られてくる水平同期信号１０５と垂直
同期信号１０９のそれぞれの周波数からほぼ特定でき
る。そこで、ＭＰＵ５に、水平同期信号及び垂直同期信
号の周波数と水平解像度×垂直解像度との関係を示す判
別表を予め設けておく。ＭＰＵ５は、実際に入力されて
くる水平同期信号１０５及び垂直同期信号１０９それぞ
れの周波数から、内部に持つ判別表を参照して適当な解
像度を選択し、その解像度に見合った或る値を、分周値
ｎの初期値としてＰＬＬ回路内の分周器２４に設定す
る。
【００１０】ＰＬＬ回路４は、ＶＣＯ２３の出力をＭＰ
Ｕ５によって初期設定された分周値で分周したクロック
が入力される水平同期信号１０５と同一周波数、同位相
になるようにすることで、水平同期信号１０５のｎ倍に
周波数逓倍された、周波数ｎ・ｆのベースクロック１０
７を生成する。また、入力された水平同期信号１０５と
同一周波数ｆで、ベースクロック１０７に位相同期する
再生水平同期信号１０６を生成する。
Ｕ５によって初期設定された分周値で分周したクロック
が入力される水平同期信号１０５と同一周波数、同位相
になるようにすることで、水平同期信号１０５のｎ倍に
周波数逓倍された、周波数ｎ・ｆのベースクロック１０
７を生成する。また、入力された水平同期信号１０５と
同一周波数ｆで、ベースクロック１０７に位相同期する
再生水平同期信号１０６を生成する。
【００１１】計測回路８は、これまで述べたデータ有無
信号１０４と、再生水平同期信号１０６と、サンプリン
グクロック（ＰＬＬ回路４で発生させたベースクロック
１０７をディレイライン６を通して位相を変えたクロッ
ク）１０８とを入力して、再生水平同期信号１０６とデ
ータ有無信号１０４との関係を、後述するような方法で
計測し、その計測結果１１１をＭＰＵ５に渡す。ＭＰＵ
５は、上記の計測結果１１１と表示装置９の水平表示解
像度とを比較した結果に基いて、ＰＬＬ回路４の分周値
ｎの初期値を変更し、ベースクロック１０７の周波数、
換言すればサンプリングクロック１０８の周波数を最適
化する。
信号１０４と、再生水平同期信号１０６と、サンプリン
グクロック（ＰＬＬ回路４で発生させたベースクロック
１０７をディレイライン６を通して位相を変えたクロッ
ク）１０８とを入力して、再生水平同期信号１０６とデ
ータ有無信号１０４との関係を、後述するような方法で
計測し、その計測結果１１１をＭＰＵ５に渡す。ＭＰＵ
５は、上記の計測結果１１１と表示装置９の水平表示解
像度とを比較した結果に基いて、ＰＬＬ回路４の分周値
ｎの初期値を変更し、ベースクロック１０７の周波数、
換言すればサンプリングクロック１０８の周波数を最適
化する。
【００１２】サンプリングクロック１０８の周波数調整
の原理を説明する図９を参照して、計測回路８は図示し
ないカウンタで、再生水平同期信号１０６の立下りエッ
ジからデータ有無信号１０４の最初の立上りまでのサン
プリングクロック１０８のパルス数と、データ有無信号
１０４の最後の立下りまでのパルス数ＨＤmax とをカウ
ントする。データ有無信号１０４の最初の立上りが、表
示装置９の１水平ライン上に並ぶ画素のうち最初に表示
が行われる画素に対応し、最後の立下りが一番最後に表
示が行われる画素に対応する。上記のパルス数のカウン
ト値は、１垂直同期期間の間、ＨＤmin は最小の値が、
ＨＤmax は最大の値がそれぞれ保存される。最小のＨＤ
min 及び最大のＨＤmax の位置がそれぞれ、ディジタル
表示装置９の水平方向の両端の画素に相当することにな
る。
の原理を説明する図９を参照して、計測回路８は図示し
ないカウンタで、再生水平同期信号１０６の立下りエッ
ジからデータ有無信号１０４の最初の立上りまでのサン
プリングクロック１０８のパルス数と、データ有無信号
１０４の最後の立下りまでのパルス数ＨＤmax とをカウ
ントする。データ有無信号１０４の最初の立上りが、表
示装置９の１水平ライン上に並ぶ画素のうち最初に表示
が行われる画素に対応し、最後の立下りが一番最後に表
示が行われる画素に対応する。上記のパルス数のカウン
ト値は、１垂直同期期間の間、ＨＤmin は最小の値が、
ＨＤmax は最大の値がそれぞれ保存される。最小のＨＤ
min 及び最大のＨＤmax の位置がそれぞれ、ディジタル
表示装置９の水平方向の両端の画素に相当することにな
る。
【００１３】１垂直同期期間後、ＭＰＵ５は、上記の計
測結果を用いて（最大）ＨＤmax −（最小）ＨＤmin を
求め、このパルス数の差が表示装置９の１水平ライン上
の画素数つまり表示装置９の水平表示解像度に等しいか
否かを判定する。そして、（最大）ＨＤmax −（最小）
ＨＤmin のパルス数と表示装置９の１水平ライン上の画
素数とが一致していれば、設定されているサンプリング
クロック１０８の周波数は正しいと判断する。一致して
いない場合、ＭＰＵ５は、ＰＬＬ回路内の分周器２４に
設定した分周値の初期値に＋１或いは−１を加え、ベー
スクロック１０７の周波数を設定しなおす操作を繰り返
して、上記（最大）ＨＤmax −（最小）ＨＤmin のパル
ス数を徐々に表示装置９の水平表示解像度に近づけて行
く。これにより、ベースクロック１０７の周波数つま
り、サンプリングクロック１０８の周波数が正しく設定
される。
測結果を用いて（最大）ＨＤmax −（最小）ＨＤmin を
求め、このパルス数の差が表示装置９の１水平ライン上
の画素数つまり表示装置９の水平表示解像度に等しいか
否かを判定する。そして、（最大）ＨＤmax −（最小）
ＨＤmin のパルス数と表示装置９の１水平ライン上の画
素数とが一致していれば、設定されているサンプリング
クロック１０８の周波数は正しいと判断する。一致して
いない場合、ＭＰＵ５は、ＰＬＬ回路内の分周器２４に
設定した分周値の初期値に＋１或いは−１を加え、ベー
スクロック１０７の周波数を設定しなおす操作を繰り返
して、上記（最大）ＨＤmax −（最小）ＨＤmin のパル
ス数を徐々に表示装置９の水平表示解像度に近づけて行
く。これにより、ベースクロック１０７の周波数つま
り、サンプリングクロック１０８の周波数が正しく設定
される。
【００１４】次に、上述の周波数調整が完了した後、位
相の調整を行う。サンプリングクロック１０８の位相調
整の原理を説明するための図１０を参照して、始めに、
ディレイライン６の遅延量を適当に変えることでサンプ
リングクロック１０８の位相を変化させ、図１０の第２
段目の波形図に示すように、サンプリングクロック１０
８の位相をデータ有無信号１０４の最初の立上りに合わ
せる。このときの遅延量の設定値をｔｄa とする。その
後、ディレイライン６の遅延量を更に増加させて位相を
３６０度ずらし、図１０の第５段目に示すように、サン
プリングクロック１０８を１パルス分ずらす。このとき
の遅延量の設定値をｔｄb とする。サンプリングクロッ
ク１０８の位相を上記２つの状態の中間の位相に設定す
れば、アナログ画像信号１０１の安定な期間にサンプリ
ングが行われることになり、きれいな画像が得られるの
で、最適な遅延量の設定値は次の式（１）で求めること
ができる。 最適な遅延量設定値＝（ｔｄa ＋ｔｄb ）／２ ‥‥（１） そこでＭＰＵ５は、式（１）に基いて最適な遅延量の設
定値を計算して、得られた遅延量の設定値をディレイラ
イン６に設定する。これにより、サンプリングクロック
１０８の位相が最適に調整される。
相の調整を行う。サンプリングクロック１０８の位相調
整の原理を説明するための図１０を参照して、始めに、
ディレイライン６の遅延量を適当に変えることでサンプ
リングクロック１０８の位相を変化させ、図１０の第２
段目の波形図に示すように、サンプリングクロック１０
８の位相をデータ有無信号１０４の最初の立上りに合わ
せる。このときの遅延量の設定値をｔｄa とする。その
後、ディレイライン６の遅延量を更に増加させて位相を
３６０度ずらし、図１０の第５段目に示すように、サン
プリングクロック１０８を１パルス分ずらす。このとき
の遅延量の設定値をｔｄb とする。サンプリングクロッ
ク１０８の位相を上記２つの状態の中間の位相に設定す
れば、アナログ画像信号１０１の安定な期間にサンプリ
ングが行われることになり、きれいな画像が得られるの
で、最適な遅延量の設定値は次の式（１）で求めること
ができる。 最適な遅延量設定値＝（ｔｄa ＋ｔｄb ）／２ ‥‥（１） そこでＭＰＵ５は、式（１）に基いて最適な遅延量の設
定値を計算して、得られた遅延量の設定値をディレイラ
イン６に設定する。これにより、サンプリングクロック
１０８の位相が最適に調整される。
【００１５】
【発明が解決しようとする課題】図７に示すインターフ
ェイス回路によって、サンプリングクロック１０８の周
波数及び位相を最適な状態に自動調整するには、図９に
示すように、再生水平同期信号１０６の立下りからデー
タ有無信号１０４の最初の立上り迄のサンプリングクロ
ック１０８のパルス数ＨＤmin と、データ有無信号１０
４の最後の立下りまでのパルス数ＨＤmax とをカウント
しなければならない。それらのパルス数のカウントは、
再生水平同期信号１０６を開始パルスとし、データ有無
信号１０４を終了パルスとするカウンタで、サンプリン
グクロック１０８のパルス数をカウントすることにより
行われるのであるが、その際、サンプリングクロック１
０８の変化点とデータ有無信号１０４の変化点とが重な
ると、各ＨＤmin 及び／又はＨＤmax のカウント数は不
定の値となってしまい、ＨＤmin −ＨＤmax の計測は正
しく行われない。その結果、サンプリングクロック１０
８の調整ができなくなってしまう。
ェイス回路によって、サンプリングクロック１０８の周
波数及び位相を最適な状態に自動調整するには、図９に
示すように、再生水平同期信号１０６の立下りからデー
タ有無信号１０４の最初の立上り迄のサンプリングクロ
ック１０８のパルス数ＨＤmin と、データ有無信号１０
４の最後の立下りまでのパルス数ＨＤmax とをカウント
しなければならない。それらのパルス数のカウントは、
再生水平同期信号１０６を開始パルスとし、データ有無
信号１０４を終了パルスとするカウンタで、サンプリン
グクロック１０８のパルス数をカウントすることにより
行われるのであるが、その際、サンプリングクロック１
０８の変化点とデータ有無信号１０４の変化点とが重な
ると、各ＨＤmin 及び／又はＨＤmax のカウント数は不
定の値となってしまい、ＨＤmin −ＨＤmax の計測は正
しく行われない。その結果、サンプリングクロック１０
８の調整ができなくなってしまう。
【００１６】上述のような、サンプリングクロック１０
８の変化点とデータ有無信号１０４の変化点とが重なる
ことでサンプリングクロックの周波数の調整が不能にな
る状況は、サンプリングクロック１０８の変化点と再生
水平同期信号１０６の変化点とが重なる場合でも、同様
に生じる。
８の変化点とデータ有無信号１０４の変化点とが重なる
ことでサンプリングクロックの周波数の調整が不能にな
る状況は、サンプリングクロック１０８の変化点と再生
水平同期信号１０６の変化点とが重なる場合でも、同様
に生じる。
【００１７】また、位相調整の際には、ディレイライン
６の遅延量ｔｄb を調整することによって、データ有無
信号１０４の最初の立上りに対してサンプリングクロッ
ク１０８を１パルス分ずらすのであるが、この場合に
も、サンプリングクロック１０８のカウント値が不定に
なるので、遅延量がｔｄa のときのサンプリングクロッ
ク１０８のパルス数と遅延量がｔｄb のときのパルス数
との差が１パルスであることを確定できなくなり、位相
>調整が正しく行われないことになる。
６の遅延量ｔｄb を調整することによって、データ有無
信号１０４の最初の立上りに対してサンプリングクロッ
ク１０８を１パルス分ずらすのであるが、この場合に
も、サンプリングクロック１０８のカウント値が不定に
なるので、遅延量がｔｄa のときのサンプリングクロッ
ク１０８のパルス数と遅延量がｔｄb のときのパルス数
との差が１パルスであることを確定できなくなり、位相
>調整が正しく行われないことになる。
【００１８】従って、本発明は、アナログ画像信号をサ
ンプリングしてディジタル画像信号に変換するためのサ
ンプリングクロックの周波数と位相とを調整する方法で
あって、外部から入力されるアナログ画像信号からデー
タの有り、無しを示す二値のデータ有無信号を生成し、
同じく水平同期信号からサンプリングクロックとこれに
位相同期する再生水平同期信号とを生成して、再生水平
同期信号の立上りからデータ有無信号の最初の立上りま
で及び最後の立下りまでのサンプリングロックのパルス
数の差によってサンプリングクロックの周波数を調整
し、データ有無信号の立上りに対するサンプリングクロ
ックの位相を３６０度ずらすことによってサンプリング
クロックの位相を調整するサンプリングクロックの調整
方法において、サンプリングクロックの変化点とデータ
有無信号の変化点とが重なること及び、サンプリングク
ロックの変化点と再生水平同期信号の変化点とが重なる
ことによって、サンプリングクロックの周波数調整及び
位相調整が不能になることを防ぐことを目的とするもの
である。
ンプリングしてディジタル画像信号に変換するためのサ
ンプリングクロックの周波数と位相とを調整する方法で
あって、外部から入力されるアナログ画像信号からデー
タの有り、無しを示す二値のデータ有無信号を生成し、
同じく水平同期信号からサンプリングクロックとこれに
位相同期する再生水平同期信号とを生成して、再生水平
同期信号の立上りからデータ有無信号の最初の立上りま
で及び最後の立下りまでのサンプリングロックのパルス
数の差によってサンプリングクロックの周波数を調整
し、データ有無信号の立上りに対するサンプリングクロ
ックの位相を３６０度ずらすことによってサンプリング
クロックの位相を調整するサンプリングクロックの調整
方法において、サンプリングクロックの変化点とデータ
有無信号の変化点とが重なること及び、サンプリングク
ロックの変化点と再生水平同期信号の変化点とが重なる
ことによって、サンプリングクロックの周波数調整及び
位相調整が不能になることを防ぐことを目的とするもの
である。
【００１９】本発明は、また、上述のサンプリングクロ
ックの調整方法を可能にする、ディジタル表示装置用の
インターフェイス回路を提供することを目的とするもの
である。
ックの調整方法を可能にする、ディジタル表示装置用の
インターフェイス回路を提供することを目的とするもの
である。
【００２０】
【課題を解決するための手段】本発明のサンプリングク
ロックの調整方法は、アナログ画像信号のデータの有
り、無しを示すデータ有無信号と、再生水平同期信号
と、周波数及び位相が可変のサンプリングクロックとを
用いて、再生水平同期信号の変化点からデータ有無信号
の変化点までの間のサンプリングクロックのパルス数を
カウントし、そのパルス数のカウント値に基いてサンプ
リングクロックの周波数及び位相を調整するサンプリン
グクロックの調整方法において、前記サンプリングクロ
ックと同一周波数で位相が独立に可変の第２のクロック
を用い、前記再生水平同期信号の変化点からデータ有無
信号の変化点までのクロックのパルス数を、前記サンプ
リングクロックと前記第２のクロックとで同時にカウン
トし、２つのクロックにおけるパルス数のカウント値の
差が不定であるとき、２つのクロックの一方又は両方の
クロックの位相を変化させて、前記再生水平同期信号の
変化点及び／又は前記データ有無信号の変化点と前記サ
ンプリングクロックの変化点とが重なって、サンプリン
グクロックのパルス数がカウント不能になることを防ぐ
ようにしたことを特徴とする。
ロックの調整方法は、アナログ画像信号のデータの有
り、無しを示すデータ有無信号と、再生水平同期信号
と、周波数及び位相が可変のサンプリングクロックとを
用いて、再生水平同期信号の変化点からデータ有無信号
の変化点までの間のサンプリングクロックのパルス数を
カウントし、そのパルス数のカウント値に基いてサンプ
リングクロックの周波数及び位相を調整するサンプリン
グクロックの調整方法において、前記サンプリングクロ
ックと同一周波数で位相が独立に可変の第２のクロック
を用い、前記再生水平同期信号の変化点からデータ有無
信号の変化点までのクロックのパルス数を、前記サンプ
リングクロックと前記第２のクロックとで同時にカウン
トし、２つのクロックにおけるパルス数のカウント値の
差が不定であるとき、２つのクロックの一方又は両方の
クロックの位相を変化させて、前記再生水平同期信号の
変化点及び／又は前記データ有無信号の変化点と前記サ
ンプリングクロックの変化点とが重なって、サンプリン
グクロックのパルス数がカウント不能になることを防ぐ
ようにしたことを特徴とする。
【００２１】 また、本発明のディジタル表示装置用の
インターフェイス回路は、アナログ画像信号のデータの
有無を示すデータ有無信号と、再生水平同期信号と、サ
ンプリングクロックとを用い、再生水平同期信号の変化
点と前記データ有無信号の変化点との間のサンプリング
クロックのパルス数をカウントして、そのパルス数のカ
ウント値に基いてサンプリングクロックの周波数及び位
相を調整する構成のディジタル表示装置用のインターフ
ェイス回路において、前記再生水平同期信号の変化点と
データ有無信号の変化点との間のクロックのパルス数
を、サンプリングクロックと、そのサンプリングクロッ
クと同一周波数で独立に位相可変の第２のクロックとで
同時にカウントし、２つのクロックにおけるパルス数の
カウント値の差が不定であるとき、２つのクロックの一
方又は両方のクロックの位相を変化させて、前記再生水
平同期信号の変化点及び／又は前記データ有無信号の変
化点と前記サンプリングクロックの変化点とが重なっ
て、サンプリングクロックのパルス数がカウント不能に
なることを防ぐように構成したことを特徴とする。
インターフェイス回路は、アナログ画像信号のデータの
有無を示すデータ有無信号と、再生水平同期信号と、サ
ンプリングクロックとを用い、再生水平同期信号の変化
点と前記データ有無信号の変化点との間のサンプリング
クロックのパルス数をカウントして、そのパルス数のカ
ウント値に基いてサンプリングクロックの周波数及び位
相を調整する構成のディジタル表示装置用のインターフ
ェイス回路において、前記再生水平同期信号の変化点と
データ有無信号の変化点との間のクロックのパルス数
を、サンプリングクロックと、そのサンプリングクロッ
クと同一周波数で独立に位相可変の第２のクロックとで
同時にカウントし、２つのクロックにおけるパルス数の
カウント値の差が不定であるとき、２つのクロックの一
方又は両方のクロックの位相を変化させて、前記再生水
平同期信号の変化点及び／又は前記データ有無信号の変
化点と前記サンプリングクロックの変化点とが重なっ
て、サンプリングクロックのパルス数がカウント不能に
なることを防ぐように構成したことを特徴とする。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図１は、本発明の一実施
の形態に係るディジタル表示装置用インターフェイス回
路のブロック図である。また、図２は、図１中のＰＬＬ
回路４Ａのブロック図である。図１及び図２を参照し
て、本実施の形態に係るインターフェイス回路は、図７
に示す従来のインターフェイス回路に加えて、ＰＬＬ回
路が生成するベースクロック１０７に遅延を与えるため
のディレイラインとして、第１ディレイライン６と第２
ディレイライン７の２つを備えていて、同一周波数では
あるが位相は互いに独立に調整可能な２つのクロック１
０８，１０８Ｂを生成している点と、ＰＬＬ回路４Ａ中
に、再生水平同期信号１０６Ａに遅延を与えるディレイ
ライン２５を新たに備えている点が、従来のインターフ
ェイス回路と異なっている。本実施の形態に係るインタ
ーフェイス回路が備えている第１ディレイライン６、第
２ディレイライン７及びＰＬＬ回路４Ａ中のディレイラ
イン２５の遅延量は全て、ＭＰＵ５Ａにより可変であ
る。
て、図面を参照して説明する。図１は、本発明の一実施
の形態に係るディジタル表示装置用インターフェイス回
路のブロック図である。また、図２は、図１中のＰＬＬ
回路４Ａのブロック図である。図１及び図２を参照し
て、本実施の形態に係るインターフェイス回路は、図７
に示す従来のインターフェイス回路に加えて、ＰＬＬ回
路が生成するベースクロック１０７に遅延を与えるため
のディレイラインとして、第１ディレイライン６と第２
ディレイライン７の２つを備えていて、同一周波数では
あるが位相は互いに独立に調整可能な２つのクロック１
０８，１０８Ｂを生成している点と、ＰＬＬ回路４Ａ中
に、再生水平同期信号１０６Ａに遅延を与えるディレイ
ライン２５を新たに備えている点が、従来のインターフ
ェイス回路と異なっている。本実施の形態に係るインタ
ーフェイス回路が備えている第１ディレイライン６、第
２ディレイライン７及びＰＬＬ回路４Ａ中のディレイラ
イン２５の遅延量は全て、ＭＰＵ５Ａにより可変であ
る。
【００２３】本実施の形態においては、独立に位相調整
可能な２つのクロック１０８，１０８Ｂを生成させる
が、表示装置９は、従来のインターフェイス回路と同様
に、その内の一方のクロック１０８だけをサンプリング
クロックとして取り込んで、ディジタル表示を行う。一
方、計測回路８Ａの方は、２つのクロック１０８，１０
８Ｂを共に取り込んで、周波数及び位相の調整に必要な
計測を行う。
可能な２つのクロック１０８，１０８Ｂを生成させる
が、表示装置９は、従来のインターフェイス回路と同様
に、その内の一方のクロック１０８だけをサンプリング
クロックとして取り込んで、ディジタル表示を行う。一
方、計測回路８Ａの方は、２つのクロック１０８，１０
８Ｂを共に取り込んで、周波数及び位相の調整に必要な
計測を行う。
【００２４】本実施の形態において、サンプリングクロ
ック１０８の周波数調整及び位相調整は、後述するよう
にして実行されるが、それらの調整は原理的には、図９
に示す周波数調整の原理及び、図１０に示す位相調整の
原理にのっとって行われる。すなわち、外部から入力さ
れるアナログ画像信号１０１を、データ有無信号１０４
に変換する。一方、同じく外部から入力される水平同期
信号１０５をＰＬＬ回路４Ａでｎ倍に周波数逓倍してベ
ースクロック１０７を発生させ、これを第１ディレイラ
イン６に通して、位相可変で周波数ｎ・ｆのサンプリン
グクロック１０８を生成する。また、ＰＬＬ回路４Ａに
よって、与えられた水平同期信号１０５と同一周波数の
信号を発生させ、これをディレイライン２５に通して再
生水平同期信号１０６Ａを生成する。そして、再生水平
同期信号１０６Ａの立下りからデータ有無信号１０４の
最初の立上りまでのサンプリングクロック１０８のパル
ス数ＨＤmin と、データ有無信号１０４の最後の立下り
までのパルス数ＨＤmax とをカウントし、そのパルス数
の差ＨＤmax −ＨＤmin が表示装置９の１水平ライン上
の画素数に等しくなるように、ＰＬＬ回路内の分周器２
４の分周値ｎをＭＰＵ５Ａで調整する。
ック１０８の周波数調整及び位相調整は、後述するよう
にして実行されるが、それらの調整は原理的には、図９
に示す周波数調整の原理及び、図１０に示す位相調整の
原理にのっとって行われる。すなわち、外部から入力さ
れるアナログ画像信号１０１を、データ有無信号１０４
に変換する。一方、同じく外部から入力される水平同期
信号１０５をＰＬＬ回路４Ａでｎ倍に周波数逓倍してベ
ースクロック１０７を発生させ、これを第１ディレイラ
イン６に通して、位相可変で周波数ｎ・ｆのサンプリン
グクロック１０８を生成する。また、ＰＬＬ回路４Ａに
よって、与えられた水平同期信号１０５と同一周波数の
信号を発生させ、これをディレイライン２５に通して再
生水平同期信号１０６Ａを生成する。そして、再生水平
同期信号１０６Ａの立下りからデータ有無信号１０４の
最初の立上りまでのサンプリングクロック１０８のパル
ス数ＨＤmin と、データ有無信号１０４の最後の立下り
までのパルス数ＨＤmax とをカウントし、そのパルス数
の差ＨＤmax −ＨＤmin が表示装置９の１水平ライン上
の画素数に等しくなるように、ＰＬＬ回路内の分周器２
４の分周値ｎをＭＰＵ５Ａで調整する。
【００２５】次いで、第１ディレイライン６の遅延量を
適当に調整して、データ有無信号１０４の最初の立上り
とサンプリングクロック１０８とを位相同期させてお
き、その後そのディレイライン６の遅延量を更に変化さ
せて、サンプリングクロック１０８を１パルス分ずら
す。そして、第１ディレイライン６の遅延量を、１パル
スずらす前の遅延量ｔｄa とずらした後の遅延量ｔｄb
との中間の値に設定することで、サンプリングクロック
１０８の位相を最適に自動調整する。
適当に調整して、データ有無信号１０４の最初の立上り
とサンプリングクロック１０８とを位相同期させてお
き、その後そのディレイライン６の遅延量を更に変化さ
せて、サンプリングクロック１０８を１パルス分ずら
す。そして、第１ディレイライン６の遅延量を、１パル
スずらす前の遅延量ｔｄa とずらした後の遅延量ｔｄb
との中間の値に設定することで、サンプリングクロック
１０８の位相を最適に自動調整する。
【００２６】図１及び図２を参照して、外部から入力さ
れるアナログ画像信号１０１は、一般に、０．７Ｖp-p
の振幅を持つ信号でＤＣ成分を持たないので、コンパレ
ータ３で電圧比較を行うために、クランプ回路１でＤＣ
成分を与えて或る基準電位にクランプする。一般的に
は、アナログ画像信号１０１のブランク期間の部分をあ
る電位に設定する。このようにしてＤＣ成分をもたせた
アナログ画像信号１０２と基準電圧１０３とをコンパレ
ータ３で電圧比較し、データ有り、無しを二値レベルで
示すデータ有無信号１０４に変換する。
れるアナログ画像信号１０１は、一般に、０．７Ｖp-p
の振幅を持つ信号でＤＣ成分を持たないので、コンパレ
ータ３で電圧比較を行うために、クランプ回路１でＤＣ
成分を与えて或る基準電位にクランプする。一般的に
は、アナログ画像信号１０１のブランク期間の部分をあ
る電位に設定する。このようにしてＤＣ成分をもたせた
アナログ画像信号１０２と基準電圧１０３とをコンパレ
ータ３で電圧比較し、データ有り、無しを二値レベルで
示すデータ有無信号１０４に変換する。
【００２７】一方、ＭＰＵ５Ａは、アナログ画像信号１
０１と共に外部から入力される水平同期信号１０５の周
波数と垂直同期信号１０９の周波数とから、内部に持っ
た判別表を参照して、入力されたアナログ画像信号１０
１の水平解像度を判定する。更に、判定結果に基づき、
ＰＬＬ回路内の分周器２４に分周値ｎの或る初期値を設
定する。上記の水平解像度の判定は、ＶＥＳＡなどの標
準化団体により決められた値を基にして行うが、必ずし
もその必要はない。
０１と共に外部から入力される水平同期信号１０５の周
波数と垂直同期信号１０９の周波数とから、内部に持っ
た判別表を参照して、入力されたアナログ画像信号１０
１の水平解像度を判定する。更に、判定結果に基づき、
ＰＬＬ回路内の分周器２４に分周値ｎの或る初期値を設
定する。上記の水平解像度の判定は、ＶＥＳＡなどの標
準化団体により決められた値を基にして行うが、必ずし
もその必要はない。
【００２８】 ＰＬＬ回路４Ａは、ＶＣＯ２３の出力を
ＭＰＵ５Ａによって初期設定された分周値で分周したク
ロックが、入力される水平同期信号１０５と同一周波
数、同位相になるようにすることによってベースクロッ
ク１０７を生成する。また、外部からの水平同期信号１
０５と同一周波数で、位相可変の再生水平同期信号１０
６Ａを生成する。
ＭＰＵ５Ａによって初期設定された分周値で分周したク
ロックが、入力される水平同期信号１０５と同一周波
数、同位相になるようにすることによってベースクロッ
ク１０７を生成する。また、外部からの水平同期信号１
０５と同一周波数で、位相可変の再生水平同期信号１０
６Ａを生成する。
【００２９】表示装置９は、上記のベースクロック１０
７に対して周波数調整及び位相調整を施して得たサンプ
リングクロック１０８が、アナログ画像信号１０１を生
成した外部の画像信号出力装置のビデオクロックと同一
周波数で、且つ、アナログ画像信号１０１の安定な領域
でサンプリングするような位相であれば、品質のよいき
れいな画像を表示する。
７に対して周波数調整及び位相調整を施して得たサンプ
リングクロック１０８が、アナログ画像信号１０１を生
成した外部の画像信号出力装置のビデオクロックと同一
周波数で、且つ、アナログ画像信号１０１の安定な領域
でサンプリングするような位相であれば、品質のよいき
れいな画像を表示する。
【００３０】そのために、先ず、サンプリングクロック
１０８の周波数の調整を行うが、本発明は、この周波数
調整の際に、同一周波数で互いに独立に位相調整可能な
２つのクロック１０８，１０８Ｂを用いる。実施の形態
におけるサンプリングクロックの周波数調整の方法を説
明する図３を参照して、計測回路８Ａは、再生された水
平同期信号１０６Ａの立下りのエッジからデータ有無信
号１０４の最初の立上りまでのサンプリングクロック１
０８のパルス数ＨＤmin と、最後の立下りまでのパルス
数ＨＤmax とをカウントする。その際、ＰＬＬ回路４Ａ
で生成したクロック１０７に対してそれぞれ独立に位相
を変えて得た第１クロック１０８と第２ロック１０８Ｂ
とで、パルス数のカウントを行う。第１クロック１０８
の位相と第２クロック１０８Ｂの位相とは、２つのディ
レイライン６，７の遅延量を個別に変えることで、互い
に独立に設定できる。上述の、２つのクロック１０８，
１０８Ｂで計測したデータ有無信号１０４の最初の立上
りまでのカウント結果をそれぞれ、ＨＤmin1、ＨＤmin2
とし、データ有無信号１０４の最後の立下りまでの計測
結果をそれぞれ、ＨＤmax1、ＨＤmax2とする。これらの
値は、１垂直同期期間、ＨＤmin1、ＨＤmin2は最小の値
が、またＨＤmax1、ＨＤmax2は最大の値が保存される。
１０８の周波数の調整を行うが、本発明は、この周波数
調整の際に、同一周波数で互いに独立に位相調整可能な
２つのクロック１０８，１０８Ｂを用いる。実施の形態
におけるサンプリングクロックの周波数調整の方法を説
明する図３を参照して、計測回路８Ａは、再生された水
平同期信号１０６Ａの立下りのエッジからデータ有無信
号１０４の最初の立上りまでのサンプリングクロック１
０８のパルス数ＨＤmin と、最後の立下りまでのパルス
数ＨＤmax とをカウントする。その際、ＰＬＬ回路４Ａ
で生成したクロック１０７に対してそれぞれ独立に位相
を変えて得た第１クロック１０８と第２ロック１０８Ｂ
とで、パルス数のカウントを行う。第１クロック１０８
の位相と第２クロック１０８Ｂの位相とは、２つのディ
レイライン６，７の遅延量を個別に変えることで、互い
に独立に設定できる。上述の、２つのクロック１０８，
１０８Ｂで計測したデータ有無信号１０４の最初の立上
りまでのカウント結果をそれぞれ、ＨＤmin1、ＨＤmin2
とし、データ有無信号１０４の最後の立下りまでの計測
結果をそれぞれ、ＨＤmax1、ＨＤmax2とする。これらの
値は、１垂直同期期間、ＨＤmin1、ＨＤmin2は最小の値
が、またＨＤmax1、ＨＤmax2は最大の値が保存される。
【００３１】１垂直同期期間後、ＭＰＵ５Ａは保存され
たＨＤmin1、ＨＤmin2、ＨＤmax1、ＨＤmax2の値を読み
取り、サンプリングクロック１０８の調整を行うが、そ
の場合、上述のＨＤmin1、ＨＤmin2、ＨＤmax1、ＨＤ
max2のカウントの際に、クロック１０８又は１０８Ｂの
変化点とデータ有無信号１０４の変化点とが重なってい
ると正しくカウントできず、カウント値は不定の値とな
る。図３（ａ）は、一例として、第１クロック１０８の
変化点とデータ有無信号１０４の変化点とが重なった状
態を示す。この場合は、ＨＤmin1のカウントが正しく行
われないことになる。そこで、先ず、ＨＤmin1の値とＨ
Ｄmin2の値とを比較して、両者の差が計測誤差を含む±
１パルス以内であることを確認する。両方のカウント値
が著しく異なる場合は、どちらかのクロックの変化点と
データ有無信号１０４の変化点とが重なっていて正しい
計測が行われていないと判定される。その場合には、図
３（ｂ)に示すように、両者のカウント値が等しくなる
ように、第１クロック１０８もしくは第２クロック１０
８Ｂの位相を変化させる。この位相の調整は、ＭＰＵ５
Ａで第１ディレイライン６の遅延量又は第２ディレイラ
イン７の遅延量を変化させることによって実行される。
この操作により、再生水平同期信号１０６Ａの立下りか
らデータ有無信号１０４の最初の立上りまでのサンプリ
ングクロック１０８のパルス数ＨＤmin1の値と、データ
有無信号１０４の最後の立下りまでのパルス数ＨＤmax1
とが正しくカウントされるようになる。
たＨＤmin1、ＨＤmin2、ＨＤmax1、ＨＤmax2の値を読み
取り、サンプリングクロック１０８の調整を行うが、そ
の場合、上述のＨＤmin1、ＨＤmin2、ＨＤmax1、ＨＤ
max2のカウントの際に、クロック１０８又は１０８Ｂの
変化点とデータ有無信号１０４の変化点とが重なってい
ると正しくカウントできず、カウント値は不定の値とな
る。図３（ａ）は、一例として、第１クロック１０８の
変化点とデータ有無信号１０４の変化点とが重なった状
態を示す。この場合は、ＨＤmin1のカウントが正しく行
われないことになる。そこで、先ず、ＨＤmin1の値とＨ
Ｄmin2の値とを比較して、両者の差が計測誤差を含む±
１パルス以内であることを確認する。両方のカウント値
が著しく異なる場合は、どちらかのクロックの変化点と
データ有無信号１０４の変化点とが重なっていて正しい
計測が行われていないと判定される。その場合には、図
３（ｂ)に示すように、両者のカウント値が等しくなる
ように、第１クロック１０８もしくは第２クロック１０
８Ｂの位相を変化させる。この位相の調整は、ＭＰＵ５
Ａで第１ディレイライン６の遅延量又は第２ディレイラ
イン７の遅延量を変化させることによって実行される。
この操作により、再生水平同期信号１０６Ａの立下りか
らデータ有無信号１０４の最初の立上りまでのサンプリ
ングクロック１０８のパルス数ＨＤmin1の値と、データ
有無信号１０４の最後の立下りまでのパルス数ＨＤmax1
とが正しくカウントされるようになる。
【００３２】以下、このようにして正しくカウントされ
た計測結果からＨＤmax1−ＨＤmin1を求め、従来の周波
数調整におけると同様に、ＭＰＵ５Ａによって表示装置
９の水平表示解像度と比較し、両者が合致しているか否
かを判定する。両者が不一致のとき、すなわちサンプリ
ングクロック１０８の周波数は正しくないと判定された
場合は、下記の式（２）により正しい分周値を計算す
る。 正しい分周値＝〔表示装置９の水平表示解像度／｛計測された（最大）ＨＤmax −（最小）ＨＤmin ）｝×分周値の初期値〕 ‥‥（２） ＭＰＵ５Ａは、ＰＬＬ回路内の分周器２４の分周値ｎの
初期値を、式（２）で求められた正しい分周値に設定し
なおして、ベースクロック１０７の周波数すなわちサン
プリングクロック１０８の周波数を正しい周波数に設定
する。ここで、前述したように、従来、サンプリングク
ロックの周波数調整は、分周値の初期値に＋１或いは−
１を加えることを繰り返して、周波数を徐々に正しいも
のに近づけて行くという方法によっていた。この方法の
場合、ＨＤmax −ＨＤmin が当初から水平表示解像度の
近傍の値であるときは、分周値の設定のやり直し回数は
少なくて済むものの、水平表示解像度から大きく外れて
いる場合は、サンプリングクロックの周波数調整に時間
がかかることになる。これに対し、本実施の形態のよう
に、式（２）に基いて正しい分周値を求めれば、ＨＤ
max1−ＨＤmin1と表示装置の水平表示解像度とが大きく
食い違っていた場合でも、サンプリングクロックの周波
数調整を短時間で効率よく行うことができる。
た計測結果からＨＤmax1−ＨＤmin1を求め、従来の周波
数調整におけると同様に、ＭＰＵ５Ａによって表示装置
９の水平表示解像度と比較し、両者が合致しているか否
かを判定する。両者が不一致のとき、すなわちサンプリ
ングクロック１０８の周波数は正しくないと判定された
場合は、下記の式（２）により正しい分周値を計算す
る。 正しい分周値＝〔表示装置９の水平表示解像度／｛計測された（最大）ＨＤmax −（最小）ＨＤmin ）｝×分周値の初期値〕 ‥‥（２） ＭＰＵ５Ａは、ＰＬＬ回路内の分周器２４の分周値ｎの
初期値を、式（２）で求められた正しい分周値に設定し
なおして、ベースクロック１０７の周波数すなわちサン
プリングクロック１０８の周波数を正しい周波数に設定
する。ここで、前述したように、従来、サンプリングク
ロックの周波数調整は、分周値の初期値に＋１或いは−
１を加えることを繰り返して、周波数を徐々に正しいも
のに近づけて行くという方法によっていた。この方法の
場合、ＨＤmax −ＨＤmin が当初から水平表示解像度の
近傍の値であるときは、分周値の設定のやり直し回数は
少なくて済むものの、水平表示解像度から大きく外れて
いる場合は、サンプリングクロックの周波数調整に時間
がかかることになる。これに対し、本実施の形態のよう
に、式（２）に基いて正しい分周値を求めれば、ＨＤ
max1−ＨＤmin1と表示装置の水平表示解像度とが大きく
食い違っていた場合でも、サンプリングクロックの周波
数調整を短時間で効率よく行うことができる。
【００３３】次いで、正しく周波数調整されたサンプリ
ングクロック１０８に基いて、サンプリングクロックの
位相調整を行う。この位相の調整には、前述のサンプリ
ングクロック１０８におけるＨＤmin1を使用する。本発
明に係るサンプリングクロックの位相調整方法を説明す
るための図４を参照して、先ず、第２クロック１０８Ｂ
の位相を固定しておき、ＭＰＵ５Ａによって第１ディレ
イライン６の遅延量の設定値を適当に変えて、サンプリ
ングクロック１０８の位相を変化させる。そして、図４
の第２段目に示すように、データ有無信号１０４の変化
点とサンプリングクロック１０８の変化点とを重なら
せ、ＨＤmin1のカウント値が不定になる点（第１の不定
点）を求める。そのときの遅延量の設定値をｔｄa とす
る。このとき、第１の不定点が求まったかどうかは、サ
ンプリングクロック１０８におけるカウント値ＨＤmin1
と第２クロック１０８Ｂにおけるカウント値ＨＤmin2と
を比較することで、容易に確定できる。次に、第１ディ
レイライン６の遅延量を更に変化させて、サンプリング
クロック１０８の位相を３６０度増加させ、図４の第５
段目に示すように、サンプリングクロック１０８の次の
パルスの変化点とデータ有無信号１０４の変化点とを重
ならせる。つまり、１パルス分ずれた状態で重ならせ、
ＨＤmin1のカウント値が不定になる点（第２の不定点）
を求める。このときの遅延量の設定値を、ｔｄb とす
る。このときも、第２の不定点が求まったかどうかとい
うこと及び、その第２の不定点が第１の不定点に対して
１パルス分ずれた状態であるかどうかということは、サ
ンプリングクロック１０８におけるカウント値ＨＤmin1
と第２のクロック１０８Ｂにおけるカウント値ＨＤmin2
とを比較することで、容易に確定できる。このようにし
て得られた２つの不定点の中間の位相がサンプリングに
最適の位相であるので、第１ディレイライン６の最適な
遅延量の設定値は、２つの遅延量を前述の式（１）に代
入して、以下のように求められる。 第１ディレイライン６の最適な遅延量設定値＝（ｔｄa
＋ｔｄb ）／２ ＭＰＵ５Ａは、上記の最適な遅延量の設定値を計算し
て、得られた遅延量を第１ディレイライン６に設定す
る。これにより、サンプリングクロック１０８の位相が
最適に調整される。
ングクロック１０８に基いて、サンプリングクロックの
位相調整を行う。この位相の調整には、前述のサンプリ
ングクロック１０８におけるＨＤmin1を使用する。本発
明に係るサンプリングクロックの位相調整方法を説明す
るための図４を参照して、先ず、第２クロック１０８Ｂ
の位相を固定しておき、ＭＰＵ５Ａによって第１ディレ
イライン６の遅延量の設定値を適当に変えて、サンプリ
ングクロック１０８の位相を変化させる。そして、図４
の第２段目に示すように、データ有無信号１０４の変化
点とサンプリングクロック１０８の変化点とを重なら
せ、ＨＤmin1のカウント値が不定になる点（第１の不定
点）を求める。そのときの遅延量の設定値をｔｄa とす
る。このとき、第１の不定点が求まったかどうかは、サ
ンプリングクロック１０８におけるカウント値ＨＤmin1
と第２クロック１０８Ｂにおけるカウント値ＨＤmin2と
を比較することで、容易に確定できる。次に、第１ディ
レイライン６の遅延量を更に変化させて、サンプリング
クロック１０８の位相を３６０度増加させ、図４の第５
段目に示すように、サンプリングクロック１０８の次の
パルスの変化点とデータ有無信号１０４の変化点とを重
ならせる。つまり、１パルス分ずれた状態で重ならせ、
ＨＤmin1のカウント値が不定になる点（第２の不定点）
を求める。このときの遅延量の設定値を、ｔｄb とす
る。このときも、第２の不定点が求まったかどうかとい
うこと及び、その第２の不定点が第１の不定点に対して
１パルス分ずれた状態であるかどうかということは、サ
ンプリングクロック１０８におけるカウント値ＨＤmin1
と第２のクロック１０８Ｂにおけるカウント値ＨＤmin2
とを比較することで、容易に確定できる。このようにし
て得られた２つの不定点の中間の位相がサンプリングに
最適の位相であるので、第１ディレイライン６の最適な
遅延量の設定値は、２つの遅延量を前述の式（１）に代
入して、以下のように求められる。 第１ディレイライン６の最適な遅延量設定値＝（ｔｄa
＋ｔｄb ）／２ ＭＰＵ５Ａは、上記の最適な遅延量の設定値を計算し
て、得られた遅延量を第１ディレイライン６に設定す
る。これにより、サンプリングクロック１０８の位相が
最適に調整される。
【００３４】ここで、再生水平同期信号１０６Ａの位相
変更用にＰＬＬ回路４Ａ中に設けたディレイライン２５
は、特に必要とされるものではないが、このディレイラ
イン２５を設けることにより、ＨＤmin1、ＨＤmin2、Ｈ
Ｄmax1またはＨＤmax2のカウントをより確実に行うこと
ができる。すなわち、本発明の調整方法に基いてサンプ
リングクロック１０８の周波数及び位相を調整するに
は、第１クロック１０８または第２クロック１０８Ｂの
位相を変化させる。その場合、図９において、再生水平
同期信号１０６Ａの変化点と、第１クロック１０８又は
第２クロック１０８Ｂの変化点とが重なった状態が生じ
る可能性が有る。そのような場合にも、ＨＤmin1、ＨＤ
min2、ＨＤmax1またはＨＤmax2のカウント値が不定にな
るのであるが、本発明は、そのようなときのために、Ｐ
ＬＬ回路４Ａ内に、再生水平同期信号１０６Ａの位相を
変化させるためのディレイライン２５を設けている。こ
のようにしておけば、たとえ再生水平同期信号１０６Ａ
の変化点と第１クロック１０８又は第２クロック１０８
Ｂの変化点とが重なった場合でも、再生水平同期信号１
０６Ａの位相を変えることによって、変化点が重ならな
いようにできるので、ＨＤmin1、ＨＤmin2、ＨＤmax1ま
たはＨＤmax2のカウント値の計測がより確実に行われる
ようになる。
変更用にＰＬＬ回路４Ａ中に設けたディレイライン２５
は、特に必要とされるものではないが、このディレイラ
イン２５を設けることにより、ＨＤmin1、ＨＤmin2、Ｈ
Ｄmax1またはＨＤmax2のカウントをより確実に行うこと
ができる。すなわち、本発明の調整方法に基いてサンプ
リングクロック１０８の周波数及び位相を調整するに
は、第１クロック１０８または第２クロック１０８Ｂの
位相を変化させる。その場合、図９において、再生水平
同期信号１０６Ａの変化点と、第１クロック１０８又は
第２クロック１０８Ｂの変化点とが重なった状態が生じ
る可能性が有る。そのような場合にも、ＨＤmin1、ＨＤ
min2、ＨＤmax1またはＨＤmax2のカウント値が不定にな
るのであるが、本発明は、そのようなときのために、Ｐ
ＬＬ回路４Ａ内に、再生水平同期信号１０６Ａの位相を
変化させるためのディレイライン２５を設けている。こ
のようにしておけば、たとえ再生水平同期信号１０６Ａ
の変化点と第１クロック１０８又は第２クロック１０８
Ｂの変化点とが重なった場合でも、再生水平同期信号１
０６Ａの位相を変えることによって、変化点が重ならな
いようにできるので、ＨＤmin1、ＨＤmin2、ＨＤmax1ま
たはＨＤmax2のカウント値の計測がより確実に行われる
ようになる。
【００３５】次に、本発明の第２の実施の形態につい
て、説明する。特に図示はしないが、本実施の形態は、
データ有無信号１０４を生成する手段に、コンパレータ
３（図１参照）に替えてＡ・Ｄコンバータを用いる点
が、第１の実施の形態と異なっている。コンパレートレ
ベルは、ＭＰＵ５Ａによって、Ａ・Ｄコンバータの例え
ば８ビットの出力の中の例えば第５ビットを選択した
り、或いは第６ビットを選択したりするというように、
上記Ａ・Ｄコンバータの出力の或るビットを選択するよ
うに構成することによって変更可能である。一般に、デ
ィジタル表示装置９はＡ・Ｄコンバータを備えているの
で、本実施の形態のように構成すると、その表示装置が
有しているＡ・Ｄコンバータを共用することで、インタ
ーフェイス回路の構成を簡素化できる。
て、説明する。特に図示はしないが、本実施の形態は、
データ有無信号１０４を生成する手段に、コンパレータ
３（図１参照）に替えてＡ・Ｄコンバータを用いる点
が、第１の実施の形態と異なっている。コンパレートレ
ベルは、ＭＰＵ５Ａによって、Ａ・Ｄコンバータの例え
ば８ビットの出力の中の例えば第５ビットを選択した
り、或いは第６ビットを選択したりするというように、
上記Ａ・Ｄコンバータの出力の或るビットを選択するよ
うに構成することによって変更可能である。一般に、デ
ィジタル表示装置９はＡ・Ｄコンバータを備えているの
で、本実施の形態のように構成すると、その表示装置が
有しているＡ・Ｄコンバータを共用することで、インタ
ーフェイス回路の構成を簡素化できる。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
外部から入力されるアナログ画像信号からデータの有
り、無しを示す二値のデータ有無信号を生成し、同じく
水平同期信号からサンプリングクロックとこれに同期す
る再生水平同期信号とを生成して、再生水平同期信号の
立上りからデータ有無信号の最初の立上りまで及び最後
の立下りまでのサンプリングロックのパルス数の差に基
いてサンプリングクロックの周波数を調整し、データ有
無信号の立上りに対するサンプリングクロックの位相を
３６０度ずらすことでサンプリングクロックの位相を調
整する際に、サンプリングクロックの変化点とデータ有
無信号の変化点とが重なること或いは、サンプリングク
ロックの変化点と再生水平同期信号の変化点とが重なる
ことによってパルス数のカウントが不能になり、サンプ
リングクロックの周波数調整及び位相調整が不能になる
ことを防ぐことができる。
外部から入力されるアナログ画像信号からデータの有
り、無しを示す二値のデータ有無信号を生成し、同じく
水平同期信号からサンプリングクロックとこれに同期す
る再生水平同期信号とを生成して、再生水平同期信号の
立上りからデータ有無信号の最初の立上りまで及び最後
の立下りまでのサンプリングロックのパルス数の差に基
いてサンプリングクロックの周波数を調整し、データ有
無信号の立上りに対するサンプリングクロックの位相を
３６０度ずらすことでサンプリングクロックの位相を調
整する際に、サンプリングクロックの変化点とデータ有
無信号の変化点とが重なること或いは、サンプリングク
ロックの変化点と再生水平同期信号の変化点とが重なる
ことによってパルス数のカウントが不能になり、サンプ
リングクロックの周波数調整及び位相調整が不能になる
ことを防ぐことができる。
【図１】本発明の一実施の形態にかかるディジタル表示
装置用インターフェイス回路のブロック図である。
装置用インターフェイス回路のブロック図である。
【図２】図１中のＰＬＬ回路のブロック図である。
【図３】本発明に係るサンプリングクロックの周波数調
整方法の原理を説明するための図である。
整方法の原理を説明するための図である。
【図４】本発明に係るサンプリングクロックの位相調整
方法の原理を説明するための図である。
方法の原理を説明するための図である。
【図５】従来のディジタル表示装置用インターフェイス
回路の、一例のブロック図である。
回路の、一例のブロック図である。
【図６】図５中のＰＬＬ回路のブロック図である。
【図７】従来のディジタル表示装置用インターフェイス
回路の、他の例のブロック図である。
回路の、他の例のブロック図である。
【図８】ディジタル表示装置用インターフェイス回路に
おける、アナログ画像信号とデータ有無信号の関係を示
す図である。
おける、アナログ画像信号とデータ有無信号の関係を示
す図である。
【図９】ディジタル表示装置用インターフェイス回路に
おけるサンプリングクロックの周波数調整方法の原理を
説明するための図である。
おけるサンプリングクロックの周波数調整方法の原理を
説明するための図である。
【図１０】ディジタル表示装置用インターフェイス回路
におけるサンプリングクロックの位相調整方法の原理を
説明するための図である。
におけるサンプリングクロックの位相調整方法の原理を
説明するための図である。
１ クランプ回路
２ Ｄ／Ａコンバータ
３ コンパレータ
４，４Ａ ＰＬＬ回路
５，５Ａ ＭＰＵ
６，７ ディレイライン
８，８Ａ 計測回路
９ 表示装置
２１ 位相比較器
２２ ＬＰＦ
２３ ＶＣＯ
２４ 分周器
２５ ディレイライン
１０１ アナログ画像信号
１０２ ＤＣ成分を付加されたアナログ画像信号
１０３ 基準電圧
１０４ データ有無信号
１０５ 水平同期信号
１０６，１０６Ａ 再生水平同期信号
１０７ ベースクロック
１０８ サンプリングクロック
１０８Ｂ 第２クロック
１０９ 垂直同期信号
１１１ 計測結果
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/00 - 5/40
Claims (14)
- 【請求項１】 アナログ画像信号のデータの有り、無し
を示すデータ有無信号と、再生水平同期信号と、周波数
及び位相が可変のサンプリングクロックとを用いて、再
生水平同期信号の変化点からデータ有無信号の変化点ま
での間のサンプリングクロックのパルス数をカウント
し、そのパルス数のカウント値に基いてサンプリングク
ロックの周波数及び位相を調整するサンプリングクロッ
クの調整方法において、 前記サンプリングクロックと同一周波数で位相が独立に
可変の第２のクロックを用い、前記再生水平同期信号の
変化点からデータ有無信号の変化点までのクロックのパ
ルス数を、前記サンプリングクロックと前記第２のクロ
ックとで同時にカウントし、２つのクロックにおけるパ
ルス数のカウント値の差が不定であるとき、２つのクロ
ックの一方又は両方のクロックの位相を変化させて、前
記再生水平同期信号の変化点及び／又は前記データ有無
信号の変化点と前記サンプリングクロックの変化点とが
重なって、サンプリングクロックのパルス数がカウント
不能になることを防ぐようにしたことを特徴とするサン
プリングクロックの調整方法。 - 【請求項２】 アナログ画像信号をディジタル表示装置
で表示するためのサンプリングクロックの周波数及び位
相を調整する方法であって、アナログ画像信号からその
データの有り、無しを示す二値のデータ有無信号を生成
し、水平同期信号を周波数逓倍して生成したベースクロ
ックに位相の変化を加えてサンプリングクロックとし、
前記水平同期信号と同一周波数の信号を再生水平同期信
号として、前記再生水平同期信号の変化点からデータ有
無信号の変化点までの間のサンプリングクロックのパル
ス数をカウントし、そのパルス数のカウント値に基いて
前記サンプリングクロックの周波及び位相を調整するサ
ンプリングクロックの調整方法において、 前記サンプリングクロックにおけるパルス数のカウント
の際、前記ベースクロックに前記サンプリングクロック
とは独立に位相の変化を与えて得た第２のクロックのパ
ルス数を、前記サンプリングクロックにおけるパルス数
のカウントと同時にカウントし、２つのクロックにおけ
るパルス数のカウント値の差が不定であるとき、２つの
クロックの一方又は両方のクロックの位相を変化させ
て、前記再生水平同期信号の変化点及び／又は前記デー
タ有無信号の変化点と前記サンプリングクロックの変化
点とが重なって、サンプリングクロックのパルス数がカ
ウント不能になることを防ぐようにしたことを特徴とす
るサンプリングクロックの調整方法。 - 【請求項３】 前記２つのパルス数のカウント値の差が
１パルスより大もしくは不定であるとき、前記サンプリ
ングクロックの位相又は前記第２のクロックの位相を変
化させて、２つのパルス数のカウント値が１パルス以内
で合致するように調整することを特徴とする、請求項１
又は請求項２に記載のサンプリングクロックの調整方
法。 - 【請求項４】 前記第２のクロックの位相を固定し、前
記サンプリングクロックの位相を変化させて、前記第２
のクロックにおけるパルス数のカウント値と前記サンプ
リングクロックにおけるパルス数のカウント値とを比較
することにより、前記サンプリングクロックの変化点と
前記データ有無信号の変化点とが重なって、サンプリン
グクロックにおけるパルス数のカウント値が不定になる
第１の不定点を求め、 前記サンプリングクロックの位相を更に変化させて、前
記第２のクロックにおけるパルス数のカウント値と前記
サンプリングクロックにおけるパルス数のカウント値と
を比較することにより、前記サンプリングクロックの変
化点と前記データ有無信号の変化点とが、前記第１の不
定点から１パルス分ずれた位置で重なって、サンプリン
グクロックにおけるパルス数のカウント値が不定になる
第２の不定点を求め、 サンプリングクロックの位相を、前記第１の不定点にお
けるサンプリングクロックの位相と前記第２の不定点に
おけるサンプリングクロックの位相の中間に設定するこ
とを特徴とする、請求項１、請求項２又は請求項３に記
載のサンプリングクロックの調整方法。 - 【請求項５】 前記２つのパルス数のカウント値の差が
１パルスより大もしくは不定であるとき、前記再生水平
同期信号の位相を変化させて、前記再生水平同期信号の
変化点と前記サンプリングクロックの変化点及び／又は
第２のクロックの変化点とが重ならない ように調整する
ことを特徴とする、請求項３に記載のサンプリングクロ
ックの調整方法。 - 【請求項６】 アナログ画像信号からそのデータの有
り、無しを二値のレベルで示すデータ有無信号を生成す
る過程と、 水平同期信号から周波数逓倍されたベースクロックと前
記水平同期信号と同一周波数の再生水平同期信号とを生
成する過程と、 前記ベースクロックから位相を変化させたサンプリング
クロックを生成する過程と、前記ベースクロックから前
記サンプリングクロックとは独立に位相を変化させた第
２のクロックを生成する過程と、 前記再生水平同期信号の変化点から前記データ有無信号
の最初の変化点までのサンプリングクロックのパルス数
ＨＤmin1をカウントする過程と、 前記再生水平同期信号の変化点から前記データ有無信号
の最初の変化点までの第２のクロックのパルス数ＨＤmi
n2をカウントする過程と、 前記再生水平同期信号の変化点から前記データ有無信号
の最後の変化点までのサンプリングクロックのパルス数
ＨＤmax1をカウントする過程と、 前記再生水平同期信号の変化点から前記データ有無信号
の最後の変化点までの第２のクロックのパルス数ＨＤma
x2をカウントする過程と、 ＨＤmin1とＨＤmin2とを比較し、ＨＤmax1とＨＤmax2と
を比較して、それぞれ、１パルス以内で一致するか否か
を判定する過程と、 上記判定の結果が不一致であるとき、サンプリングクロ
ックの位相又は第２のクロックの位相を変化させて、各
々の比較結果が１パルス以内で一致するように調整する
過程と、 調整後のＨＤmax1−ＨＤmin1の値がディジタル表示装置
の水平表示解像度に一致するか否かを判定して、不一致
であるとき、ベースクロックの周波数を変更して、前記
ＨＤmax1−ＨＤmin1の値とディジタル表示装置の水平表
示解像度とが一致するように調整するベースクロック周
波数調整過程と、 第２のクロックの位相を固定し、サンプリングクロック
の位相を変化させて、第２のクロックにおけるパルス数
ＨＤ min2とサンプリングクロックにおけるパルス数ＨＤ
min1とを比較することにより、サンプリングクロックの
変化点とデータ有無信号の変化点とが重なって、サンプ
リングクロックにおけるパルス数のカウント値が不定に
なる第１の不定点を求める過程と、 サンプリングクロックの位相を更に変化させ、第２のク
ロックにおけるパルス数ＨＤ min2とサンプリングクロッ
クにおけるパルス数ＨＤ min1とを比較することにより、
サンプリングクロックの変化点とデータ有無信号の変化
点とが、前記第１の不定点から１パルス分ずれた位置で
重なって、サンプリングクロックにおけるパルス数のカ
ウント値が不定になる第２の不定点を求める過程と、 サンプリングクロックの位相を、前記第１の不定点にお
けるサンプリングクロックの位相と前記第２の不定点に
おけるサンプリングクロックの位相の中間に設定する過
程とを含むサンプリングクロックの調整方法。 - 【請求項７】 前記ベースクロック周波数調整過程で
は、前記調整後のＨＤmax1−ＨＤmin1の値がディジタル
表示装置の水平表示解像度に一致しないとき、ベースク
ロックの周波数を、下記の式、 設定変更後の周波数＝{ディジタル表示装置の水平表示
解像度／（前記調整後のＨＤmax1−ＨＤmin1）}×設定
変更前の周波数 に基いて設定しなおすことを特徴とする、請求項６に記
載のサンプリングクロックの調整方法。 - 【請求項８】 アナログ画像信号のデータの有無を示す
データ有無信号と、再生水平同期信号と、サンプリング
クロックとを用い、再生水平同期信号の変化点と前記デ
ータ有無信号の変化点との間のサンプリングクロックの
パルス数をカウントして、そのパルス数のカウント値に
基いてサンプリングクロックの周波数及び位相を調整す
る構成のディジタル表示装置用のインターフェイス回路
において、 前記再生水平同期信号の変化点とデータ有無信号の変化
点との間のクロックのパルス数を、サンプリングクロッ
クと、そのサンプリングクロックと同一周波数で独立に
位相可変の第２のクロックとで同時にカウントし、２つ
のクロックにおけるパルス数のカウント値の差が不定で
あるとき、２つのクロックの一方又は両方のクロックの
位相を変化させて、前記再生水平同期信号の変化点及び
／又は前記データ有無信号の変化点と前記サンプリング
クロックの変化点とが重なって、サンプリングクロック
のパルス数がカウント不能になることを防ぐように構成
したことを特徴とするディジタル表示装置用のインター
フェイス回路。 - 【請求項９】 アナログ画像信号のデータの有無を示す
データ有無信号を生成する手段と、再生水平同期信号を
生成する手段と、周波数及び位相が可変のサンプリング
クロックを生成する手段と、再生水平同期信号の変化点
とデータ有無信号の変化点との間のサンプリングクロッ
クのパルス数をカウントする手段と、そのパルス数のカ
ウント値に基いてサンプリングクロックの周波数及び位
相を調整する手段とを備えるディジタル表示装置用のイ
ンターフェイス回路において、 前記サンプリングクロックと同一周波数で位相可変の第
２のクロックを生成する手段を設け、前記再生水平同期
信号の変化点とデータ有無信号の変化点との間のクロッ
クのパルス数を、サンプリングクロックと前記第２のク
ロックとで同時にカウントして、前記２つのクロックに
おけるパルス数のカウント値の差が不定であるとき、２
つのクロックの一方又は両方のクロックの位相を変化さ
せて、前記再生水平同期信号の変化点及び／又は前記デ
ータ有無信号の変化点と前記サンプリングクロックの変
化点とが重なって、サンプリングクロックのパルス数が
カウント不能になることを防ぐようにしたことを特徴と
するディジタル表示装置用のインターフェイス回路。 - 【請求項１０】 前記２つのパルス数のカウント値が１
パルス以内で一致しないとき、前記サンプリングクロッ
クの位相又は第２のクロックの位相を変化させて前記２
つのパルス数のカウント値を一致させるように構成した
ことを特徴とする、請求項９に記載のディジタル表示装
置用のインターフェイス回路。 - 【請求項１１】 外部から入力されるアナログ画像信号
からそのデータの有無を二値のレベルで示すデータ有無
信号を生成するデータ有無信号生成手段と、 前記アナログ画像信号と共に入力される水平同期信号か
ら周波数逓倍されたベースクロックと前記水平同期信号
と同一周波数の再生水平同期信号とを生成する手段であ
って、内部に、前記ベースクロックの周波数を変化させ
る手段を備えるクロック生成手段と、 前記ベースクロックに遅延を加え位相を変化させてサン
プリングクロックを生成する第１の遅延手段と、 前記ベースクロックに遅延を加え、前記サンプリングク
ロックとは独立の位相を有する第２のクロックを生成す
る第２の遅延手段と、 前記再生水平同期信号の変化点から前記データ有無信号
の最初の変化点までのサンプリングクロックのパルス数
ＨＤmin1と、前記再生水平同期信号の変化点から前記デ
ータ有無信号の最初の変化点までの第２のクロックのパ
ルス数ＨＤmin2と、前記再生水平同期信号の変化点から
前記データ有無信号の最後の変化点までのサンプリング
クロックのパルス数ＨＤmax1と前記再生水平同期信号の
変化点から前記データ有無信号の最後の変化点までの第
２のクロックのパルス数ＨＤmax2とをカウントする手段
と、 カウントされたＨＤmin1とＨＤmin2を比較し、ＨＤmax1
とＨＤmax2を比較して、それぞれ、１パルス以内で一致
するか否かを判定し、上記判定の結果が不一致であると
き、各々の比較結果が１パルス以内で一致するように、
前記第１の遅延手段の遅延量又は前記第２の遅延手段の
遅延量を変化させる手段と、 調整後のＨＤmax1−ＨＤmin1の値がディジタル表示装置
の水平表示解像度に一致するか否かを判定して、不一致
であるとき、ＨＤmax1−ＨＤmin1の値とディジタル表示
装置の水平表示解像度とが一致するように、前記クロッ
ク生成手段を介して前記ベースクロックの周波数を変化
させる手段と、 前記第２のクロックの位相を固定し、前記サンプリング
クロックの位相を変化させて、第２のクロックにおける
パルス数ＨＤ min2とサンプリングクロックにおけるパル
ス数ＨＤ ｍｉｎ１とを比較することにより、前記サンプ
リングクロックの変化点と前記データ有無信号の変化点
とが重なって、サンプリングクロックにおけるパルス数
のカウント値が不定になる第１の不定点を求め、前記サ
ンプリングクロックの位相を更に変化させて、第２のク
ロックにおけるパルス数ＨＤ min2とサンプリングクロッ
クにおけるパルス数ＨＤ min1とを比較することにより、
前記サンプリングクロックの変化点と前記データ有無信
号の変化点とが、前記第１の不定点から１パルス分ずれ
た位置で重なって、サンプリングクロックにおけるパル
スのカウント値が不定になる第２の不定点を求める手段
と、 サンプリングクロックの位相を、前記第１の不定点にお
けるサンプリングクロックの位相と前記第２の不定点に
おけるサンプリングクロックの位相の中間に設定する手
段とを備えるディジタル表示装置用のインターフェイス
回路。 - 【請求項１２】 前記データ有無信号生成手段をコンパ
レータで構成したことを特徴とする、請求項１１に記載
のディジタル表示装置用のインターフェイス回路。 - 【請求項１３】 前記データ有無信号生成手段をアナロ
グ・ディジタルコンバータで構成したことを特徴とす
る、請求項１１に記載のディジタル表示装置用のインタ
ーフェイス回路。 - 【請求項１４】 前記再生水平同期信号の位相を変化さ
せる手段を設けたことを特徴とする、請求項８乃至１３
のいずれかに記載のディジタル表示装置用のインターフ
ェイス回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074794A JP3487803B2 (ja) | 2000-03-16 | 2000-03-16 | サンプリングクロックの調整方法及びディジタル表示装置用のインターフェイス回路 |
| US09/805,926 US6501310B2 (en) | 2000-03-16 | 2001-03-15 | Sampling clock adjusting method, and an interface circuit for displaying digital image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074794A JP3487803B2 (ja) | 2000-03-16 | 2000-03-16 | サンプリングクロックの調整方法及びディジタル表示装置用のインターフェイス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001265302A JP2001265302A (ja) | 2001-09-28 |
| JP3487803B2 true JP3487803B2 (ja) | 2004-01-19 |
Family
ID=18592782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000074794A Expired - Fee Related JP3487803B2 (ja) | 2000-03-16 | 2000-03-16 | サンプリングクロックの調整方法及びディジタル表示装置用のインターフェイス回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6501310B2 (ja) |
| JP (1) | JP3487803B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7295578B1 (en) * | 2001-09-12 | 2007-11-13 | Lyle James D | Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link |
| US7009628B2 (en) * | 2001-09-20 | 2006-03-07 | Genesis Microchip Inc. | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display |
| US7019764B2 (en) * | 2001-09-20 | 2006-03-28 | Genesis Microchip Corporation | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display |
| US7091996B2 (en) * | 2001-09-20 | 2006-08-15 | Genesis Microchip Corporation | Method and apparatus for automatic clock synchronization of an analog signal to a digital display |
| US6922188B2 (en) * | 2001-09-20 | 2005-07-26 | Genesis Microchip Inc. | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display |
| US7034815B2 (en) * | 2001-09-20 | 2006-04-25 | Genesis Microchip Inc. | Method and apparatus for synchronizing an analog video signal to an LCD monitor |
| DE10203373B4 (de) * | 2002-01-29 | 2007-04-12 | Siemens Ag | Schaltungsanordnung und Verfahren für ein elektronisches System zur zeitverzögerten Ausgabe eines Schaltsignals |
| WO2004075469A2 (en) * | 2003-02-19 | 2004-09-02 | Dotcast Inc. | Joint, adaptive control of equalization, synchronization, and gain in a digital communications receiver |
| US7499044B2 (en) * | 2003-10-30 | 2009-03-03 | Silicon Graphics, Inc. | System for synchronizing display of images in a multi-display computer system |
| JP4724478B2 (ja) * | 2005-06-21 | 2011-07-13 | 株式会社リコー | 撮像装置、撮像制御方法およびコンピュータ読取り可能の記録媒体 |
| JP2009033646A (ja) * | 2007-07-30 | 2009-02-12 | Ricoh Co Ltd | 半導体装置及びそれを用いた携帯端末 |
| JP5132419B2 (ja) * | 2008-05-20 | 2013-01-30 | 富士フイルム株式会社 | 内視鏡システム及びオプション基板 |
| US8643781B1 (en) * | 2009-12-31 | 2014-02-04 | Marvell Israel (M.I.S.L) Ltd. | Display interface methods and systems |
| US9345083B2 (en) * | 2013-10-30 | 2016-05-17 | Apple Inc. | Boost converter with a pulse frequency modulation mode for operating above an audible frequency |
| CN111510117B (zh) * | 2020-04-09 | 2023-06-27 | 上海艾为电子技术股份有限公司 | 时钟相位控制电路、方法、功率放大装置及音频设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
-
2000
- 2000-03-16 JP JP2000074794A patent/JP3487803B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-15 US US09/805,926 patent/US6501310B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001265302A (ja) | 2001-09-28 |
| US20010022523A1 (en) | 2001-09-20 |
| US6501310B2 (en) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3487803B2 (ja) | サンプリングクロックの調整方法及びディジタル表示装置用のインターフェイス回路 | |
| JP3220023B2 (ja) | 液晶表示装置 | |
| JP4182124B2 (ja) | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 | |
| JP4932517B2 (ja) | 画像表示装置及びその周波数調整方法 | |
| JP5506180B2 (ja) | 映像信号処理装置 | |
| KR940009722B1 (ko) | 캐리어리세트 fm변조기 및 fm신호의 변조방법 | |
| US6686969B1 (en) | Display device | |
| JP2995923B2 (ja) | 同期クロック発生回路 | |
| KR100466553B1 (ko) | 지연 정정 회로 | |
| US5923377A (en) | Jitter reducing circuit | |
| US7250981B2 (en) | Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock | |
| EP0966153B1 (en) | Video signal synchronizing apparatus | |
| JPH11219157A (ja) | サンプリングクロック制御装置 | |
| EP1100258A1 (en) | Device for measuring period of synchronizing signal and display device | |
| JP3642953B2 (ja) | ヘッド分離型ｃｃｄカメラの同期調整方法 | |
| CN111277725B (zh) | 视讯自动侦测相位同步系统及方法 | |
| JP3518317B2 (ja) | 画像表示装置におけるドットクロック自動再生装置 | |
| JP5218714B2 (ja) | 時間軸補正装置 | |
| JP3030837B2 (ja) | 水平同期信号用ａｆｃ回路及び映像信号処理装置 | |
| JP2001188503A (ja) | 画像表示装置、水平有効画素数検出装置および画像表示方法 | |
| JP3157554B2 (ja) | 半導体遅延線装置とその駆動方法 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
| JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
| JP5276151B2 (ja) | 画像表示装置及びその周波数調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3487803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |