JPH0766990A - アナログ信号処理回路 - Google Patents
アナログ信号処理回路Info
- Publication number
- JPH0766990A JPH0766990A JP5214114A JP21411493A JPH0766990A JP H0766990 A JPH0766990 A JP H0766990A JP 5214114 A JP5214114 A JP 5214114A JP 21411493 A JP21411493 A JP 21411493A JP H0766990 A JPH0766990 A JP H0766990A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- analog signal
- processing circuit
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】
【目的】 放送受信時にもまた外部信号入力時において
も画質／音質を最適に制御出来ると共に、画質／音質の
緻密さをも考慮して入力映像信号／音声信号のより正確
な階調表現状態を推定し、適切な画質／音質制御が可能
なアナログ信号処理回路の提供を目的とする。 【構成】 たとえば映像信号あるいは音声信号等のアナ
ログ信号を入力信号として処理する映像信号処理回路８
と、それぞれ異なるしきい値が設定されている複数のコ
ンパレータ11a, 11b, 11c, 11d, 11e と、これらによる
比較結果に従って入力信号の種々の状態、たとえば映像
信号であればその明るさ，緻密さ， S/N比等を推定して
映像信号処理回路８による信号処理を制御するマイクロ
コンピュータ10とを備えている。
も画質／音質を最適に制御出来ると共に、画質／音質の
緻密さをも考慮して入力映像信号／音声信号のより正確
な階調表現状態を推定し、適切な画質／音質制御が可能
なアナログ信号処理回路の提供を目的とする。 【構成】 たとえば映像信号あるいは音声信号等のアナ
ログ信号を入力信号として処理する映像信号処理回路８
と、それぞれ異なるしきい値が設定されている複数のコ
ンパレータ11a, 11b, 11c, 11d, 11e と、これらによる
比較結果に従って入力信号の種々の状態、たとえば映像
信号であればその明るさ，緻密さ， S/N比等を推定して
映像信号処理回路８による信号処理を制御するマイクロ
コンピュータ10とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は主としてテレビジョン受
像機の映像信号を処理するアナログ信号処理回路に関
し、特に映像信号の明るさ，緻密さ， S/N比等の状態を
検出して最適な映像が得られるように自動的に制御する
技術に関する。また、本発明はテレビジョン受像機のみ
ならず、ラジオ等のオーディオ機器の音声信号をも最適
な状態に自動的に制御し得るアナログ信号処理回路に関
する。
像機の映像信号を処理するアナログ信号処理回路に関
し、特に映像信号の明るさ，緻密さ， S/N比等の状態を
検出して最適な映像が得られるように自動的に制御する
技術に関する。また、本発明はテレビジョン受像機のみ
ならず、ラジオ等のオーディオ機器の音声信号をも最適
な状態に自動的に制御し得るアナログ信号処理回路に関
する。
【０００２】
【従来の技術】図11のブロック図に従来のテレビジョン
受像機の画質を制御するためのアナログ信号処理回路の
構成例を示す。図11において、参照符号１は外部ビデオ
入力端子を、２はアンテナを、３はチューナを、４は中
間周波増幅器(IF)を、５は入力切り換えスイッチを、６
は A/D変換器用クロック発生器を、７は A/D変換器を、
８は映像信号処理回路を、９はブラウン管を、10はマイ
クロコンピュータをそれぞれ示している。
受像機の画質を制御するためのアナログ信号処理回路の
構成例を示す。図11において、参照符号１は外部ビデオ
入力端子を、２はアンテナを、３はチューナを、４は中
間周波増幅器(IF)を、５は入力切り換えスイッチを、６
は A/D変換器用クロック発生器を、７は A/D変換器を、
８は映像信号処理回路を、９はブラウン管を、10はマイ
クロコンピュータをそれぞれ示している。
【０００３】次に、動作について説明する。放送受信時
には、入力切り換えスイッチ５は図11上で下側に切り換
えられている。アンテナ２により受信された信号はチュ
ーナ３に入力され、中間周波に変換されて中間周波増幅
器４に与えられる。中間周波増幅器４では映像信号の検
波が行われ、入力切り換えスイッチ５を介して映像信号
処理回路８に与えられる。一方、たとえばＶＴＲ, レー
ザディスク(LD)プレイヤ等から外部ビデオ入力端子１に
映像信号が入力された場合には、入力切り換えスイッチ
５は図11上で上側に切り換えられ、映像信号は入力切り
換えスイッチ５から映像信号処理回路８に与えられる。
には、入力切り換えスイッチ５は図11上で下側に切り換
えられている。アンテナ２により受信された信号はチュ
ーナ３に入力され、中間周波に変換されて中間周波増幅
器４に与えられる。中間周波増幅器４では映像信号の検
波が行われ、入力切り換えスイッチ５を介して映像信号
処理回路８に与えられる。一方、たとえばＶＴＲ, レー
ザディスク(LD)プレイヤ等から外部ビデオ入力端子１に
映像信号が入力された場合には、入力切り換えスイッチ
５は図11上で上側に切り換えられ、映像信号は入力切り
換えスイッチ５から映像信号処理回路８に与えられる。
【０００４】また、放送受信時にも外部ビデオ入力時に
も、入力切り換えスイッチ５から出力された上で映像信
号は A/D変換器７によりアナログ信号からディジタル信
号に変換されマイクロコンピュータ10に入力される。マ
イクロコンピュータ10では入力されたディジタル信号か
ら映像信号の状態 (明るさ等) を検知し、その結果に応
じて映像信号処理回路８が制御されることにより、ブラ
ウン管９上で最適な画質が得られるようになっている。
も、入力切り換えスイッチ５から出力された上で映像信
号は A/D変換器７によりアナログ信号からディジタル信
号に変換されマイクロコンピュータ10に入力される。マ
イクロコンピュータ10では入力されたディジタル信号か
ら映像信号の状態 (明るさ等) を検知し、その結果に応
じて映像信号処理回路８が制御されることにより、ブラ
ウン管９上で最適な画質が得られるようになっている。
【０００５】中間周波増幅器４から出力されるRF AGC電
圧はチューナ３の高周波増幅段のゲインをアンテナ２の
受信電界に応じて自動的に制御するためのものであり、
このRF AGC電圧により信号の S/N比を推定することが可
能である。即ち、チューナ３のゲインを大きくするよう
に制御がなされている場合は S/N比が低い状態であり、
逆にゲインを小さくするように制御がなされている場合
は S/N比が高い状態であると推定される。この推定結果
に基づいてマイクロコンピュータ10が映像信号処理回路
８を制御することにより画像信号の制御、たとえば S/N
比が悪いと推定された場合にはシャープネスを下げる等
の制御が行われる。映像信号処理回路８の出力はブラウ
ン管９に与えられて映像が再生される。
圧はチューナ３の高周波増幅段のゲインをアンテナ２の
受信電界に応じて自動的に制御するためのものであり、
このRF AGC電圧により信号の S/N比を推定することが可
能である。即ち、チューナ３のゲインを大きくするよう
に制御がなされている場合は S/N比が低い状態であり、
逆にゲインを小さくするように制御がなされている場合
は S/N比が高い状態であると推定される。この推定結果
に基づいてマイクロコンピュータ10が映像信号処理回路
８を制御することにより画像信号の制御、たとえば S/N
比が悪いと推定された場合にはシャープネスを下げる等
の制御が行われる。映像信号処理回路８の出力はブラウ
ン管９に与えられて映像が再生される。
【０００６】
【発明が解決しようとする課題】以上のように、従来の
テレビジョン受像機の映像信号を処理する回路ではRF A
GC電圧により S/N比を推定して画質制御を行うように構
成されているため、外部ビデオ入力時においては S/N比
が悪い映像信号が入力された場合には最適な画質の制御
を行うことが出来ない。また、画面の緻密さも画質制御
のために必要なファクターであるが、画面の緻密さを検
出するには画面の細部に亙ってデータ (映像信号の画素
単位のデータ)を取り込む必要がある。しかし、マイク
ロコンピュータにより画素単位のデータを認識するには
マイクロコンピュータの処理速度の面で現実的ではな
い。このため、従来は画面全体の明るさあるいはあまり
細かくないブロック単位での明るさは推定可能ではある
が、画面の緻密さを推定することは出来ず、そのために
画面の緻密さは無視して画質の制御を行っていた。
テレビジョン受像機の映像信号を処理する回路ではRF A
GC電圧により S/N比を推定して画質制御を行うように構
成されているため、外部ビデオ入力時においては S/N比
が悪い映像信号が入力された場合には最適な画質の制御
を行うことが出来ない。また、画面の緻密さも画質制御
のために必要なファクターであるが、画面の緻密さを検
出するには画面の細部に亙ってデータ (映像信号の画素
単位のデータ)を取り込む必要がある。しかし、マイク
ロコンピュータにより画素単位のデータを認識するには
マイクロコンピュータの処理速度の面で現実的ではな
い。このため、従来は画面全体の明るさあるいはあまり
細かくないブロック単位での明るさは推定可能ではある
が、画面の緻密さを推定することは出来ず、そのために
画面の緻密さは無視して画質の制御を行っていた。
【０００７】このような事情はテレビジョン受像機のみ
ならず、ラジオ等のオーディオ機器における音声信号に
関しても基本的には同様である。
ならず、ラジオ等のオーディオ機器における音声信号に
関しても基本的には同様である。
【０００８】本発明はこのような事情に鑑みてなされた
ものであり、放送受信時にもまた外部信号入力時におい
ても画質／音質を最適に制御出来ると共に、画質／音質
の緻密さをも考慮して入力映像信号／音声信号のより正
確な階調表現状態を推定し、適切な画質／音質制御が可
能なアナログ信号処理回路の提供を目的とする。
ものであり、放送受信時にもまた外部信号入力時におい
ても画質／音質を最適に制御出来ると共に、画質／音質
の緻密さをも考慮して入力映像信号／音声信号のより正
確な階調表現状態を推定し、適切な画質／音質制御が可
能なアナログ信号処理回路の提供を目的とする。
【０００９】
【課題を解決するための手段】本発明に係るアナログ信
号処理回路は、たとえば映像信号あるいは音声信号等の
アナログ信号を入力信号として処理する信号処理手段
と、それぞれ異なるしきい値が設定されている複数の電
圧比較手段と、これらの電圧比較手段による比較結果に
従って入力アナログ信号の種々の状態、たとえば映像信
号であればその明るさ，緻密さ， S/N比等を推定して信
号処理回路による信号処理を制御する制御手段とを備え
ている。
号処理回路は、たとえば映像信号あるいは音声信号等の
アナログ信号を入力信号として処理する信号処理手段
と、それぞれ異なるしきい値が設定されている複数の電
圧比較手段と、これらの電圧比較手段による比較結果に
従って入力アナログ信号の種々の状態、たとえば映像信
号であればその明るさ，緻密さ， S/N比等を推定して信
号処理回路による信号処理を制御する制御手段とを備え
ている。
【００１０】
【作用】本発明に係るアナログ信号処理回路では、入力
されるアナログ信号の種々の状態、たとえば映像信号で
あればその明るさ，緻密さ， S/N比等が電圧比較手段に
よる比較結果から制御手段により推定され、この推定結
果に応じて信号処理手段が制御される。
されるアナログ信号の種々の状態、たとえば映像信号で
あればその明るさ，緻密さ， S/N比等が電圧比較手段に
よる比較結果から制御手段により推定され、この推定結
果に応じて信号処理手段が制御される。
【００１１】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。図１は本発明に係るアナログ信号処理回
路をテレビジョン受像機の画質を制御するための回路に
適用した場合の第１の実施例の構成例を示すブロック図
である。
いて詳述する。図１は本発明に係るアナログ信号処理回
路をテレビジョン受像機の画質を制御するための回路に
適用した場合の第１の実施例の構成例を示すブロック図
である。
【００１２】図１において、参照符号１は外部ビデオ入
力端子を、２はアンテナを、３はチューナを、４は中間
周波増幅器(IF)を、５は入力切り換えスイッチを、８は
映像信号処理回路を、９はブラウン管を、10はマイクロ
コンピュータをそれぞれ示している。
力端子を、２はアンテナを、３はチューナを、４は中間
周波増幅器(IF)を、５は入力切り換えスイッチを、８は
映像信号処理回路を、９はブラウン管を、10はマイクロ
コンピュータをそれぞれ示している。
【００１３】また、参照符号11a, 11b, 11c, 11d, 11e
はそれぞれしきい値が異なるコンパレータを示してい
る。各コンパレータ11a, 11b, 11c, 11d, 11e の＋入力
端子は入力切り換えスイッチ５に共通に接続されてお
り、−入力端子は抵抗器16a, 16b, 16c, 16d, 16e, 16f
を介して電源電圧Vcc に接続されている。具体的には、
電源電圧Vcc から接地電圧GND 側にかけて各抵抗器16a,
16b, 16c, 16d, 16e がこの順に直列接続されており、
抵抗器16a と16b との間にコンパレータ11a の−入力端
子が、抵抗器16b と16c との間にコンパレータ11b の−
入力端子が、抵抗器16c と16d との間にコンパレータ11
c の−入力端子が、抵抗器16d と16e との間にコンパレ
ータ11d の−入力端子が、抵抗器16e と16f との間にコ
ンパレータ11e の−入力端子がそれぞれ接続されてい
る。
はそれぞれしきい値が異なるコンパレータを示してい
る。各コンパレータ11a, 11b, 11c, 11d, 11e の＋入力
端子は入力切り換えスイッチ５に共通に接続されてお
り、−入力端子は抵抗器16a, 16b, 16c, 16d, 16e, 16f
を介して電源電圧Vcc に接続されている。具体的には、
電源電圧Vcc から接地電圧GND 側にかけて各抵抗器16a,
16b, 16c, 16d, 16e がこの順に直列接続されており、
抵抗器16a と16b との間にコンパレータ11a の−入力端
子が、抵抗器16b と16c との間にコンパレータ11b の−
入力端子が、抵抗器16c と16d との間にコンパレータ11
c の−入力端子が、抵抗器16d と16e との間にコンパレ
ータ11d の−入力端子が、抵抗器16e と16f との間にコ
ンパレータ11e の−入力端子がそれぞれ接続されてい
る。
【００１４】参照符号12a, 12b, 12c, 12d, 12e はタイ
マを示しており、カウントソースとしてはクロック発生
器13が発生するクロックが、リセット信号としては映像
信号処理回路８が発生する垂直同期信号VSYNC がそれぞ
れ与えられている。そして、各タイマ12a, 12b, 12c, 1
2d, 12e はそれぞれに対応するコンパレータ11a, 11b,
11c, 11d, 11e の出力信号がハイレベルである期間にお
いてのみカウントソースであるクロックをカウントす
る。
マを示しており、カウントソースとしてはクロック発生
器13が発生するクロックが、リセット信号としては映像
信号処理回路８が発生する垂直同期信号VSYNC がそれぞ
れ与えられている。そして、各タイマ12a, 12b, 12c, 1
2d, 12e はそれぞれに対応するコンパレータ11a, 11b,
11c, 11d, 11e の出力信号がハイレベルである期間にお
いてのみカウントソースであるクロックをカウントす
る。
【００１５】参照符号17a, 17b, 17c, 17dはそれぞれ減
算器を示している。各減算器17a, 17b, 17c, 17dにはそ
れぞれ相互に隣合うタイマ12a, 12b, 12c, 12d, 12e の
計時値が入力されており、両者の差を出力する。具体的
には、減算器17a にはタイマ12a の計時値と12b の計時
値とが入力されており、両計時値の差を最大値検出器27
へ出力する。同様に、減算器17b にはタイマ12b の計時
値と12c の計時値とが入力されており、減算器17c には
タイマ12c の計時値と12d の計時値とが入力されてお
り、減算器17d にはタイマ12d の計時値と12e の計時値
とが入力されており、それぞれ両計時値の差を最大値検
出器27へ出力する。
算器を示している。各減算器17a, 17b, 17c, 17dにはそ
れぞれ相互に隣合うタイマ12a, 12b, 12c, 12d, 12e の
計時値が入力されており、両者の差を出力する。具体的
には、減算器17a にはタイマ12a の計時値と12b の計時
値とが入力されており、両計時値の差を最大値検出器27
へ出力する。同様に、減算器17b にはタイマ12b の計時
値と12c の計時値とが入力されており、減算器17c には
タイマ12c の計時値と12d の計時値とが入力されてお
り、減算器17d にはタイマ12d の計時値と12e の計時値
とが入力されており、それぞれ両計時値の差を最大値検
出器27へ出力する。
【００１６】参照符号27は最大値検出器27であり、各減
算器17a, 17b, 17c, 17dの出力の内のいずれが最大であ
るかを検出し、その減算器を示すデータをパラレルデー
タとして出力する。最大値検出器27から出力されたパラ
レルデータはシフトレジスタ15によりシリアルデータに
変換されてマイクロコンピュータ10に与えられる。
算器17a, 17b, 17c, 17dの出力の内のいずれが最大であ
るかを検出し、その減算器を示すデータをパラレルデー
タとして出力する。最大値検出器27から出力されたパラ
レルデータはシフトレジスタ15によりシリアルデータに
変換されてマイクロコンピュータ10に与えられる。
【００１７】次に、上述のような本発明のテレビジョン
受像機の第１の実施例の動作について、入力される映像
信号及び各コンパレータ11a, 11b, 11c, 11d, 11e から
の出力信号の状態を示す図２の波形図を参照して説明す
る。入力映像信号が外部ビデオ入力端子１またはアンテ
ナ２のいずれからであっても、映像信号は入力切り換え
スイッチ５を介して各コンパレータ11a, 11b, 11c,11d,
11e 及び映像信号処理回路８に入力される。映像信号
処理回路８では、同期分離処理も行って垂直同期信号VS
YNC を出力する。
受像機の第１の実施例の動作について、入力される映像
信号及び各コンパレータ11a, 11b, 11c, 11d, 11e から
の出力信号の状態を示す図２の波形図を参照して説明す
る。入力映像信号が外部ビデオ入力端子１またはアンテ
ナ２のいずれからであっても、映像信号は入力切り換え
スイッチ５を介して各コンパレータ11a, 11b, 11c,11d,
11e 及び映像信号処理回路８に入力される。映像信号
処理回路８では、同期分離処理も行って垂直同期信号VS
YNC を出力する。
【００１８】各コンパレータ11a, 11b, 11c, 11d, 11e
のしきい値は抵抗器16a, 16b, 16c,16d, 16e, 16fによ
り電源電圧Vcc を順次的に分圧して得られる。具体的に
は、図２(f) の波形図に示されているように、各コンパ
レータ11a, 11b, 11c, 11d,11e のしきい値はＶ0 , Ｖ
1 , Ｖ2 , Ｖ3 , Ｖ4 の順に段階的に高くなるような電
圧として設定される。各コンパレータ11a, 11b, 11c, 1
1d, 11e は入力映像信号の電圧をそれぞれのしきい値Ｖ
0 , Ｖ1 , Ｖ2 , Ｖ3 , Ｖ4 と比較し、図２(a), (b),
(c), (d), (e) にそれぞれ示されているように入力映像
信号の電圧の方が高い場合にハイレベルの信号を出力す
る。これらの各コンパレータ11a, 11b, 11c, 11d, 11e
のハイレベルの出力信号はそれぞれタイマ12a, 12b, 12
c, 12d, 12e に入力される。
のしきい値は抵抗器16a, 16b, 16c,16d, 16e, 16fによ
り電源電圧Vcc を順次的に分圧して得られる。具体的に
は、図２(f) の波形図に示されているように、各コンパ
レータ11a, 11b, 11c, 11d,11e のしきい値はＶ0 , Ｖ
1 , Ｖ2 , Ｖ3 , Ｖ4 の順に段階的に高くなるような電
圧として設定される。各コンパレータ11a, 11b, 11c, 1
1d, 11e は入力映像信号の電圧をそれぞれのしきい値Ｖ
0 , Ｖ1 , Ｖ2 , Ｖ3 , Ｖ4 と比較し、図２(a), (b),
(c), (d), (e) にそれぞれ示されているように入力映像
信号の電圧の方が高い場合にハイレベルの信号を出力す
る。これらの各コンパレータ11a, 11b, 11c, 11d, 11e
のハイレベルの出力信号はそれぞれタイマ12a, 12b, 12
c, 12d, 12e に入力される。
【００１９】各タイマ12a, 12b, 12c, 12d, 12e は映像
信号処理回路８から出力される垂直同期信号VSYNC でリ
セットされて各１フィールドの期間に各コンパレータ11
a, 11b, 11c, 11d, 11e の出力信号のハイレベルの期間
に対応するクロックを計数することにより計時を行う。
信号処理回路８から出力される垂直同期信号VSYNC でリ
セットされて各１フィールドの期間に各コンパレータ11
a, 11b, 11c, 11d, 11e の出力信号のハイレベルの期間
に対応するクロックを計数することにより計時を行う。
【００２０】減算器17a, 17b, 17c, 17dはそれぞれ隣接
するタイマ12a と12b, 12bと12c, 12cと12d, 12dと12e
相互間の計時値の差を求めて最大値検出器27に与える。
最大値検出器27はいずれのタイマ相互間の差が最も大き
いかを検出し、最大値を出力した二つのタイマに対応す
るコンパレータの二つのしきい値を特定するデータを出
力する。この最大値検出器27から出力されるデータはど
の明るさの範囲の映像信号が最も多いかを示し、シフト
レジスタ15に入力される。シフトレジスタ15は入力され
たデータをパラレルデータからシリアルデータに変換し
て出力する。
するタイマ12a と12b, 12bと12c, 12cと12d, 12dと12e
相互間の計時値の差を求めて最大値検出器27に与える。
最大値検出器27はいずれのタイマ相互間の差が最も大き
いかを検出し、最大値を出力した二つのタイマに対応す
るコンパレータの二つのしきい値を特定するデータを出
力する。この最大値検出器27から出力されるデータはど
の明るさの範囲の映像信号が最も多いかを示し、シフト
レジスタ15に入力される。シフトレジスタ15は入力され
たデータをパラレルデータからシリアルデータに変換し
て出力する。
【００２１】シフトレジスタ15から出力されるシリアル
データはマイクロコンピュータ10に入力され、画像情報
の推定のために使用される。このマイクロコンピュータ
10による推定結果に応じて映像信号処理回路８が画質制
御を行うことにより、ブラウン管９には最適な映像が再
生される。
データはマイクロコンピュータ10に入力され、画像情報
の推定のために使用される。このマイクロコンピュータ
10による推定結果に応じて映像信号処理回路８が画質制
御を行うことにより、ブラウン管９には最適な映像が再
生される。
【００２２】図２において、(f) はある映像信号のほぼ
１水平周期を示し、各コンパレータ11a, 11b, 11c, 11
d, 11e はそれぞれのしきい値Ｖ0 , Ｖ1 , Ｖ2 , Ｖ3 ,
Ｖ4とこの映像信号の電圧値とを比較し、(a), (b),
(c), (d), (e) に示されているような波形の信号を出力
する。このような各コンパレータ11a, 11b, 11c, 11d,
11e の出力がハイレベルである期間の各タイマ12a, 12
b, 12c, 12d, 12e の計時値はそれぞれ８μｓ，19μ
ｓ，28μｓ，39μｓ，51μｓとなり、各減算器17a, 17
b, 17c, 17dの出力は11μｓ，９μｓ, 11μｓ，12μｓ
となる。従って、最大値検出器27は12μｓを検出し、し
きい値範囲としてＶ0 〜Ｖ1 を示すデータを出力する。
１水平周期を示し、各コンパレータ11a, 11b, 11c, 11
d, 11e はそれぞれのしきい値Ｖ0 , Ｖ1 , Ｖ2 , Ｖ3 ,
Ｖ4とこの映像信号の電圧値とを比較し、(a), (b),
(c), (d), (e) に示されているような波形の信号を出力
する。このような各コンパレータ11a, 11b, 11c, 11d,
11e の出力がハイレベルである期間の各タイマ12a, 12
b, 12c, 12d, 12e の計時値はそれぞれ８μｓ，19μ
ｓ，28μｓ，39μｓ，51μｓとなり、各減算器17a, 17
b, 17c, 17dの出力は11μｓ，９μｓ, 11μｓ，12μｓ
となる。従って、最大値検出器27は12μｓを検出し、し
きい値範囲としてＶ0 〜Ｖ1 を示すデータを出力する。
【００２３】マイクロコンピュータ10はこのような最大
値検出器27の検出結果から画質の状態を推定して映像信
号処理回路８を制御することによりブラウン管９には最
適な映像が再生される。
値検出器27の検出結果から画質の状態を推定して映像信
号処理回路８を制御することによりブラウン管９には最
適な映像が再生される。
【００２４】図３は本発明に係るアナログ信号処理回路
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第２の実施例の構成例を示すブロック図で
ある。この図３に示されている第２の実施例と前述の図
１に示されている第１の実施例との相違は、第１の実施
例に備えられている各タイマ12a, 12b, 12c, 12d, 12e
の代わりにカウンタ14a, 14b, 14c, 14d, 14e が備えら
れており、更に各カウンタ14a, 14b, 14c, 14d, 14e の
出力がそのま最大値検出器27に与えられることである。
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第２の実施例の構成例を示すブロック図で
ある。この図３に示されている第２の実施例と前述の図
１に示されている第１の実施例との相違は、第１の実施
例に備えられている各タイマ12a, 12b, 12c, 12d, 12e
の代わりにカウンタ14a, 14b, 14c, 14d, 14e が備えら
れており、更に各カウンタ14a, 14b, 14c, 14d, 14e の
出力がそのま最大値検出器27に与えられることである。
【００２５】なお、各カウンタ14a, 14b, 14c, 14d, 14
e のカウントソースはそれぞれに対応するコンパレータ
11a, 11b, 11c, 11d, 11e の出力信号のハイレベルの区
間であり、また各カウンタ14a, 14b, 14c, 14d, 14e に
は映像信号処理回路８から出力される垂直同期信号VSYN
C がリセット信号として与えられている。このような図
３に示されている第２の実施例では、各カウンタ14a, 1
4b, 14c,14d, 14e は垂直同期信号VSYNC でリセットさ
れ、各１フィールドの期間にコンパレータ11a, 11b, 11
c, 11d, 11e の出力信号のハイレベルの回数をカウント
する。
e のカウントソースはそれぞれに対応するコンパレータ
11a, 11b, 11c, 11d, 11e の出力信号のハイレベルの区
間であり、また各カウンタ14a, 14b, 14c, 14d, 14e に
は映像信号処理回路８から出力される垂直同期信号VSYN
C がリセット信号として与えられている。このような図
３に示されている第２の実施例では、各カウンタ14a, 1
4b, 14c,14d, 14e は垂直同期信号VSYNC でリセットさ
れ、各１フィールドの期間にコンパレータ11a, 11b, 11
c, 11d, 11e の出力信号のハイレベルの回数をカウント
する。
【００２６】最大値検出器27はいずれのカウンタ14a, 1
4b, 14c, 14d, 14e のカウント値が最も大きいかを検出
し、最大のカウント値を出力したカウンタ14a, 14b, 14
c, 14d, 14e のいずれかを特定するデータを出力する。
この最大値検出器27から出力されるデータはどの明るさ
の範囲の映像信号が最も緻密であるかを示しており、シ
フトレジスタ15に入力される。シフトレジスタ15は入力
されたデータをパラレルデータからシリアルデータに変
換して出力する。
4b, 14c, 14d, 14e のカウント値が最も大きいかを検出
し、最大のカウント値を出力したカウンタ14a, 14b, 14
c, 14d, 14e のいずれかを特定するデータを出力する。
この最大値検出器27から出力されるデータはどの明るさ
の範囲の映像信号が最も緻密であるかを示しており、シ
フトレジスタ15に入力される。シフトレジスタ15は入力
されたデータをパラレルデータからシリアルデータに変
換して出力する。
【００２７】シフトレジスタ15から出力されるシリアル
データはマイクロコンピュータ10に入力され、画像情報
の推定のために使用され、映像信号処理回路８において
推定結果に応じた画質制御が行われる。映像信号処理回
路８の出力はブラウン管９に出力されて映像が再生され
る。
データはマイクロコンピュータ10に入力され、画像情報
の推定のために使用され、映像信号処理回路８において
推定結果に応じた画質制御が行われる。映像信号処理回
路８の出力はブラウン管９に出力されて映像が再生され
る。
【００２８】図２に示されている例では各カウンタ14a,
14b, 14c, 14d, 14e のカウント値はそれぞれ”
３”，”４”，”３”，”３”，”１”になる。従っ
て、最大値検出器27はカウンタ14b のカウント値であ
る”４”を検出する。これは、映像信号のレベルがしき
い値Ｖ3 を横切る回数が最も多いということ、即ちしき
い値Ｖ3の明るさレベルに緻密なレベルが最も多いとい
うことを表している。
14b, 14c, 14d, 14e のカウント値はそれぞれ”
３”，”４”，”３”，”３”，”１”になる。従っ
て、最大値検出器27はカウンタ14b のカウント値であ
る”４”を検出する。これは、映像信号のレベルがしき
い値Ｖ3 を横切る回数が最も多いということ、即ちしき
い値Ｖ3の明るさレベルに緻密なレベルが最も多いとい
うことを表している。
【００２９】図４は本発明に係るアナログ信号処理回路
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第３の実施例の構成例を示すブロック図で
ある。この図４に示されている第３の実施例と前述の図
３に示されている第２の実施例との相違は、第２の実施
例に備えられている最大値検出器27の代わりに加算器18
が備えられていることである。
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第３の実施例の構成例を示すブロック図で
ある。この図４に示されている第３の実施例と前述の図
３に示されている第２の実施例との相違は、第２の実施
例に備えられている最大値検出器27の代わりに加算器18
が備えられていることである。
【００３０】従って、この第３の実施例では、各カウン
タ14a, 14b, 14c, 14d, 14e のカウント値が加算器18に
より加算される。この加算器18の加算結果はシフトレジ
スタ15からマイクロコンピュータ10に与えられて画像情
報の推定のために使用されるが、加算器18の加算結果は
画面全体の緻密さを表しているため、マイクロコンピュ
ータ10では画面全体の緻密さを推定して映像信号処理回
路８を制御することになる。
タ14a, 14b, 14c, 14d, 14e のカウント値が加算器18に
より加算される。この加算器18の加算結果はシフトレジ
スタ15からマイクロコンピュータ10に与えられて画像情
報の推定のために使用されるが、加算器18の加算結果は
画面全体の緻密さを表しているため、マイクロコンピュ
ータ10では画面全体の緻密さを推定して映像信号処理回
路８を制御することになる。
【００３１】図５は本発明に係るアナログ信号処理回路
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第４の実施例の構成例を示すブロック図で
ある。この図５に示されている第４の実施例と前述の図
４に示されている第３の実施例との相違は、第３の実施
例に備えられている加算器18が備えられておらず、各カ
ウンタ14a, 14b, 14c, 14d, 14e の出力が直接シフトレ
ジスタ15に与えられることと、各カウンタ14a, 14b, 14
c, 14d, 14e には垂直同期信号VSYNC に代えてブランキ
ング信号BLANKINGがリセット信号として与えられること
と、更に各カウンタ14a, 14b, 14c, 14d, 14e に対応し
て２入力の ANDゲート29a, 29b, 29c, 29d, 29e が備え
られていることである。
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第４の実施例の構成例を示すブロック図で
ある。この図５に示されている第４の実施例と前述の図
４に示されている第３の実施例との相違は、第３の実施
例に備えられている加算器18が備えられておらず、各カ
ウンタ14a, 14b, 14c, 14d, 14e の出力が直接シフトレ
ジスタ15に与えられることと、各カウンタ14a, 14b, 14
c, 14d, 14e には垂直同期信号VSYNC に代えてブランキ
ング信号BLANKINGがリセット信号として与えられること
と、更に各カウンタ14a, 14b, 14c, 14d, 14e に対応し
て２入力の ANDゲート29a, 29b, 29c, 29d, 29e が備え
られていることである。
【００３２】各 ANDゲート29a, 29b, 29c, 29d, 29e の
一方の入力端子には映像信号処理回路８から出力される
垂直同期信号VSYNC が共通に与えられている。また各 A
NDゲート29a, 29b, 29c, 29d, 29e の他方の入力端子に
はそれぞれに対応するコンパレータ11a, 11b, 11c, 11
d, 11e の出力が与えられている。従って、各 ANDゲー
ト29a, 29b, 29c, 29d, 29e は垂直同期信号VSYNC の期
間中にそれぞれに対応するコンパレータ11a, 11b, 11c,
11d, 11e の出力がハイレベルである場合にハイレベル
の信号を出力してそれぞれに対応するカウンタ14a,14b,
14c, 14d, 14e に与える。各カウンタ14a, 14b, 14c,
14d, 14e はブランキング信号BLANKINGによりリセット
されて、各 ANDゲート29a, 29b, 29c, 29d,29e の出力
のハイレベルの回数をカウントしてそのカウント値をシ
フトレジスタ15へ出力する。
一方の入力端子には映像信号処理回路８から出力される
垂直同期信号VSYNC が共通に与えられている。また各 A
NDゲート29a, 29b, 29c, 29d, 29e の他方の入力端子に
はそれぞれに対応するコンパレータ11a, 11b, 11c, 11
d, 11e の出力が与えられている。従って、各 ANDゲー
ト29a, 29b, 29c, 29d, 29e は垂直同期信号VSYNC の期
間中にそれぞれに対応するコンパレータ11a, 11b, 11c,
11d, 11e の出力がハイレベルである場合にハイレベル
の信号を出力してそれぞれに対応するカウンタ14a,14b,
14c, 14d, 14e に与える。各カウンタ14a, 14b, 14c,
14d, 14e はブランキング信号BLANKINGによりリセット
されて、各 ANDゲート29a, 29b, 29c, 29d,29e の出力
のハイレベルの回数をカウントしてそのカウント値をシ
フトレジスタ15へ出力する。
【００３３】従って、この第４の実施例では、各カウン
タ14a, 14b, 14c, 14d, 14e のカウントソースは各 AND
ゲート29a, 29b, 29c, 29d, 29e から出力される信号、
即ち映像信号の垂直同期信号VSYNC の部分に対応する出
力になる。ところで、映像信号の垂直同期信号VSYNC の
部分に対応する出力は本来は緻密な部分はないが、 S/N
比が低い場合にはノイズの影響により電圧が変化する。
従って、各カウンタ14a, 14b, 14c, 14d, 14e はこのノ
イズの影響による映像信号の電圧の変動をカウントすれ
ば S/N比に関する情報、たとえばカウント値があった最
大のしきい値を有するカウンタとカウント値が無かった
最小のしきい値を有するカウンタとを検出することによ
りノイズの振幅を推定することが可能になる。
タ14a, 14b, 14c, 14d, 14e のカウントソースは各 AND
ゲート29a, 29b, 29c, 29d, 29e から出力される信号、
即ち映像信号の垂直同期信号VSYNC の部分に対応する出
力になる。ところで、映像信号の垂直同期信号VSYNC の
部分に対応する出力は本来は緻密な部分はないが、 S/N
比が低い場合にはノイズの影響により電圧が変化する。
従って、各カウンタ14a, 14b, 14c, 14d, 14e はこのノ
イズの影響による映像信号の電圧の変動をカウントすれ
ば S/N比に関する情報、たとえばカウント値があった最
大のしきい値を有するカウンタとカウント値が無かった
最小のしきい値を有するカウンタとを検出することによ
りノイズの振幅を推定することが可能になる。
【００３４】即ち、この第３の実施例では、各カウンタ
14a, 14b, 14c, 14d, 14e のカウント値が加算器18によ
り加算され、その加算結果はシフトレジスタ15からマイ
クロコンピュータ10に与えられて画像情報の推定のため
に使用されるが、加算器18の加算結果はノイズの振幅を
表しているため、マイクロコンピュータ10ではノイズの
振幅を推定して映像信号処理回路８を制御することにな
る。
14a, 14b, 14c, 14d, 14e のカウント値が加算器18によ
り加算され、その加算結果はシフトレジスタ15からマイ
クロコンピュータ10に与えられて画像情報の推定のため
に使用されるが、加算器18の加算結果はノイズの振幅を
表しているため、マイクロコンピュータ10ではノイズの
振幅を推定して映像信号処理回路８を制御することにな
る。
【００３５】図６は本発明に係るアナログ信号処理回路
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第５の実施例の構成例を示すブロック図で
ある。この図６に示されている第５の実施例と前述の図
５に示されている第４の実施例との相違は、各カウンタ
14a, 14b, 14c, 14d, 14e のリセットを第４の実施例の
ブランキング信号BLANKINGに代えてバーストゲートパル
スBGP で行っている点である。
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第５の実施例の構成例を示すブロック図で
ある。この図６に示されている第５の実施例と前述の図
５に示されている第４の実施例との相違は、各カウンタ
14a, 14b, 14c, 14d, 14e のリセットを第４の実施例の
ブランキング信号BLANKINGに代えてバーストゲートパル
スBGP で行っている点である。
【００３６】この第５の実施例では、各カウンタ14a, 1
4b, 14c, 14d, 14e はバーストゲートパルスBGP により
リセットされるため、バースト信号の振幅を推定するこ
とが可能になる。
4b, 14c, 14d, 14e はバーストゲートパルスBGP により
リセットされるため、バースト信号の振幅を推定するこ
とが可能になる。
【００３７】図７は本発明に係るアナログ信号処理回路
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第６の実施例の構成例を示すブロック図で
ある。この第６の実施例は前述の第４の実施例及び第５
の実施例において水平ブランキング期間の映像信号を増
幅してより安定した処理を行うことを目的としている。
なお、図７に示されている例では図５に示されている第
４の実施例を対象としている。
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第６の実施例の構成例を示すブロック図で
ある。この第６の実施例は前述の第４の実施例及び第５
の実施例において水平ブランキング期間の映像信号を増
幅してより安定した処理を行うことを目的としている。
なお、図７に示されている例では図５に示されている第
４の実施例を対象としている。
【００３８】図７において、参照符号19は増幅器(AMP)
を、20及び21は相互に連動するスイッチをそれぞれ示し
ている。入力切り換えスイッチ５からの出力はスイッチ
20, 21によりそのまま各コンパレータ11a, 11b, 11c, 1
1d, 11e へ出力されるか、または増幅器19を経由して各
コンパレータ11a, 11b, 11c, 11d, 11e へ出力されるか
のいずれかに切り換えられる。そのためのスイッチ20,
21の制御は映像信号処理回路８から出力されるブランキ
ング信号BLANKINGにより、映像信号のブランキング期間
にのみ増幅器19を経由するように行われる。これによ
り、バースト信号を含むブランキング期間において映像
信号が増幅器19により適宜のレベルに増幅される。
を、20及び21は相互に連動するスイッチをそれぞれ示し
ている。入力切り換えスイッチ５からの出力はスイッチ
20, 21によりそのまま各コンパレータ11a, 11b, 11c, 1
1d, 11e へ出力されるか、または増幅器19を経由して各
コンパレータ11a, 11b, 11c, 11d, 11e へ出力されるか
のいずれかに切り換えられる。そのためのスイッチ20,
21の制御は映像信号処理回路８から出力されるブランキ
ング信号BLANKINGにより、映像信号のブランキング期間
にのみ増幅器19を経由するように行われる。これによ
り、バースト信号を含むブランキング期間において映像
信号が増幅器19により適宜のレベルに増幅される。
【００３９】図８は映像信号の水平ブランキング期間の
波形の一例を示す波形図である。図８(a) に示されてい
る映像信号は増幅器19により５乃至10倍程度のレベルに
増幅され、同期信号の先端がコンパレータ11a, 11eのし
きい値Ｖ4 , Ｖ0 に入るようにシンクチップクランクさ
れている。このように増幅器19のゲインを設定すること
により各コンパレータ11a, 11b, 11c, 11d, 11e は図８
(a), (b), (c), (d), (e) にそれぞれ示されているよう
な信号を出力するので、前述の第４の実施例及び第５の
実施例での S/N比の推定及びバースト信号の振幅の推定
が容易且つ確実に行えるようになる。
波形の一例を示す波形図である。図８(a) に示されてい
る映像信号は増幅器19により５乃至10倍程度のレベルに
増幅され、同期信号の先端がコンパレータ11a, 11eのし
きい値Ｖ4 , Ｖ0 に入るようにシンクチップクランクさ
れている。このように増幅器19のゲインを設定すること
により各コンパレータ11a, 11b, 11c, 11d, 11e は図８
(a), (b), (c), (d), (e) にそれぞれ示されているよう
な信号を出力するので、前述の第４の実施例及び第５の
実施例での S/N比の推定及びバースト信号の振幅の推定
が容易且つ確実に行えるようになる。
【００４０】図９は本発明に係るアナログ信号処理回路
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第７の実施例の構成例を示すブロック図で
ある。この第７の実施例は前述の第１の実施例におい
て、テレビジョン受像機の周囲の明るさに応じて映像信
号処理を行うことを目的としている。
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第７の実施例の構成例を示すブロック図で
ある。この第７の実施例は前述の第１の実施例におい
て、テレビジョン受像機の周囲の明るさに応じて映像信
号処理を行うことを目的としている。
【００４１】図９において、参照符号22は明るさセンサ
であり、接地電圧GND と抵抗器16fとの間に接続されて
いる。明るさセンサ22は周囲環境の明るさに応じて抵抗
値が変化するタイプであり、周囲が明るくなった場合に
は抵抗値が低くなる。この場合、各コンパレータ11a,11
b, 11c, 11d, 11e のしきい値Ｖ0 , Ｖ1 , Ｖ2 , Ｖ3 ,
Ｖ4 はそれぞれ低くなる。逆に周囲が暗くなった場合
には明るさセンサ22の抵抗値が高くなる。この場合、各
コンパレータ11a, 11b, 11c, 11d, 11e のしきい値
Ｖ0 , Ｖ1 , Ｖ2 ,Ｖ3 , Ｖ4 はそれぞれ高くなる。
であり、接地電圧GND と抵抗器16fとの間に接続されて
いる。明るさセンサ22は周囲環境の明るさに応じて抵抗
値が変化するタイプであり、周囲が明るくなった場合に
は抵抗値が低くなる。この場合、各コンパレータ11a,11
b, 11c, 11d, 11e のしきい値Ｖ0 , Ｖ1 , Ｖ2 , Ｖ3 ,
Ｖ4 はそれぞれ低くなる。逆に周囲が暗くなった場合
には明るさセンサ22の抵抗値が高くなる。この場合、各
コンパレータ11a, 11b, 11c, 11d, 11e のしきい値
Ｖ0 , Ｖ1 , Ｖ2 ,Ｖ3 , Ｖ4 はそれぞれ高くなる。
【００４２】従って、同じ映像信号であっても、周囲の
明るさに対応してブラウン管９に映示される画像の状態
がより適切な状態に制御される。
明るさに対応してブラウン管９に映示される画像の状態
がより適切な状態に制御される。
【００４３】図10は本発明に係るアナログ信号処理回路
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第８の実施例の構成例を示すブロック図で
ある。この第８の実施例は前述の第４の実施例及び第６
の実施例において、アンテナ２から受信した信号を増幅
するブースタのゲインを S/N比を推定することにより適
宜に制御することを目的としている。
をテレビジョン受像機の画質を制御するための回路に適
用した場合の第８の実施例の構成例を示すブロック図で
ある。この第８の実施例は前述の第４の実施例及び第６
の実施例において、アンテナ２から受信した信号を増幅
するブースタのゲインを S/N比を推定することにより適
宜に制御することを目的としている。
【００４４】図10において、参照符号26はブースターで
あり、アンテナ２から受信した信号を増幅してチューナ
３へ出力する。このブースター26のゲインは映像信号処
理回路８により制御される。放送受信時に映像信号の S
/N比を前述の第４の実施例あるいは第６の実施例でのよ
うに推定することにより、映像信号処理回路８は S/N比
が低い場合にはブースター26のゲインを高くするように
制御することが出来る。
あり、アンテナ２から受信した信号を増幅してチューナ
３へ出力する。このブースター26のゲインは映像信号処
理回路８により制御される。放送受信時に映像信号の S
/N比を前述の第４の実施例あるいは第６の実施例でのよ
うに推定することにより、映像信号処理回路８は S/N比
が低い場合にはブースター26のゲインを高くするように
制御することが出来る。
【００４５】また、雑音除去回路を備えている場合に
は、第７の実施例のように放送受信時においてもあるい
は外部入力時においても、 S/N比を推定して雑音除去回
路を制御することが可能である。
は、第７の実施例のように放送受信時においてもあるい
は外部入力時においても、 S/N比を推定して雑音除去回
路を制御することが可能である。
【００４６】なお、上記各実施例では入力信号は映像信
号とし、また本発明に係るアナログ信号処理回路がテレ
ビジョン受像機に適用された場合について説明している
が、テレビジョン受像機の音声信号を入力信号として
も、またラジオ等のオーディオ機器の音声信号を入力信
号としても同様の効果が得られることはいうまでもな
い。従って、本発明はテレビジョン受像機に限らず、所
謂音響・映像(AV)機器全般に適用可能であることは言う
までもない。
号とし、また本発明に係るアナログ信号処理回路がテレ
ビジョン受像機に適用された場合について説明している
が、テレビジョン受像機の音声信号を入力信号として
も、またラジオ等のオーディオ機器の音声信号を入力信
号としても同様の効果が得られることはいうまでもな
い。従って、本発明はテレビジョン受像機に限らず、所
謂音響・映像(AV)機器全般に適用可能であることは言う
までもない。
【００４７】
【発明の効果】以上に詳述したように本発明のアナログ
信号処理回路によれば、入力されるアナログ信号の種々
の状態、たとえば映像信号であればその明るさ，緻密
さ， S/N比等が推定されるので、その推定結果に従って
入力アナログ信号の状態に応じたより高精度の制御が可
能になる。
信号処理回路によれば、入力されるアナログ信号の種々
の状態、たとえば映像信号であればその明るさ，緻密
さ， S/N比等が推定されるので、その推定結果に従って
入力アナログ信号の状態に応じたより高精度の制御が可
能になる。
【図１】本発明に係るアナログ信号処理回路をテレビジ
ョン受像機の画質を制御するための回路に適用した場合
の第１の実施例の構成例を示すブロック図である。
ョン受像機の画質を制御するための回路に適用した場合
の第１の実施例の構成例を示すブロック図である。
【図２】本発明に係るアナログ信号処理回路の第１の実
施例において入力される映像信号及び各コンパレータか
らの出力信号の状態を示す図２の波形図である。
施例において入力される映像信号及び各コンパレータか
らの出力信号の状態を示す図２の波形図である。
【図３】本発明に係るアナログ信号処理回路をテレビジ
ョン受像機の画質を制御するための回路に適用した場合
の第２の実施例の構成例を示すブロック図である。
ョン受像機の画質を制御するための回路に適用した場合
の第２の実施例の構成例を示すブロック図である。
【図４】本発明に係るアナログ信号処理回路をテレビジ
ョン受像機の画質を制御するための回路に適用した場合
の第３の実施例の構成例を示すブロック図である。
ョン受像機の画質を制御するための回路に適用した場合
の第３の実施例の構成例を示すブロック図である。
【図５】本発明に係るアナログ信号処理回路をテレビジ
ョン受像機の画質を制御するための回路に適用した場合
の第４の実施例の構成例を示すブロック図である。
ョン受像機の画質を制御するための回路に適用した場合
の第４の実施例の構成例を示すブロック図である。
【図６】本発明に係るアナログ信号処理回路をテレビジ
ョン受像機の画質を制御するための回路に適用した場合
の第５の実施例の構成例を示すブロック図である。
ョン受像機の画質を制御するための回路に適用した場合
の第５の実施例の構成例を示すブロック図である。
【図７】本発明に係るアナログ信号処理回路をテレビジ
ョン受像機の画質を制御するための回路に適用した場合
の第６の実施例の構成例を示すブロック図である。
ョン受像機の画質を制御するための回路に適用した場合
の第６の実施例の構成例を示すブロック図である。
【図８】映像信号の水平ブランキング期間の波形の一例
を示す波形図である。
を示す波形図である。
【図９】本発明に係るアナログ信号処理回路をテレビジ
ョン受像機の画質を制御するための回路に適用した場合
の第７の実施例の構成例を示すブロック図である。
ョン受像機の画質を制御するための回路に適用した場合
の第７の実施例の構成例を示すブロック図である。
【図１０】本発明に係るアナログ信号処理回路をテレビ
ジョン受像機の画質を制御するための回路に適用した場
合の第８の実施例の構成例を示すブロック図である。
ジョン受像機の画質を制御するための回路に適用した場
合の第８の実施例の構成例を示すブロック図である。
【図１１】従来のテレビジョン受像機の画質を制御する
ためのアナログ信号処理回路の構成例を示すブロック図
である。
ためのアナログ信号処理回路の構成例を示すブロック図
である。
８ 映像信号処理回路 10 マイクロコンピュータ 11a, 11b, 11c, 11d, 11e コンパレータ 12a, 12b, 12c, 12d, 12e タイマ 14a, 14b, 14c, 14d, 14e カウンタ 17a, 17b, 17c, 17d 減算器 18 加算器 19 増幅器 22 明るさセンサ 27 最大値検出器 26 ブースター 29a, 29b, 29c, 29d, 29e ANDゲート
Claims (9)
- 【請求項１】 入力されるアナログ信号を処理して出力
する信号処理手段と、 それぞれ異なるしきい値が設定され、入力されるアナロ
グ信号を共通に入力してその電圧とそれぞれに設定され
ているしきい値とを比較する複数の電圧比較手段と、 これらの電圧比較手段の出力信号のハイレベルまたはロ
ーレベルの少なくとも一方の継続時間を基準クロックを
計数することにより計時する複数の計数手段と、 これらの計数手段の出力相互の差をそれぞれ求める複数
の減算手段と、 これらの減算手段のいずれの出力が最大であるかを特定
する特定手段と、 前記特定手段により特定された減算手段に対応する電圧
比較手段のしきい値に対する信号レベルが最大分布レベ
ルであるとして推定し、この推定結果に従って前記信号
処理手段を制御する制御手段とを備えたことを特徴とす
るアナログ信号処理回路。 - 【請求項２】 入力されるアナログ信号を処理して出力
する信号処理手段と、 それぞれ異なるしきい値が設定され、入力されるアナロ
グ信号を共通に入力してその電圧とそれぞれに設定され
ているしきい値とを比較する複数の電圧比較手段と、 これらの電圧比較手段の出力信号のパルス数を計数する
複数の計数手段と、 これらの計数手段の計数値内の最大値を特定する特定手
段と、 前記特定手段により特定された計数手段に対応する電圧
比較手段のしきい値に対する信号レベルが最も緻密なレ
ベルであるとして推定し、この推定結果に従って前記信
号処理手段を制御する制御手段とを備えたことを特徴と
するアナログ信号処理回路。 - 【請求項３】 入力されるアナログ信号を処理して出力
する信号処理手段と、 それぞれ異なるしきい値が設定され、入力されるアナロ
グ信号を共通に入力してその電圧とそれぞれに設定され
ているしきい値とを比較する複数の電圧比較手段と、 これらの電圧比較手段の出力信号のパルス数を計数する
複数の計数手段と、 これらの計数手段の計数値の総和を求める加算手段と、 前記加算手段により得られた計数値から信号全体の緻密
さを推定し、この推定結果に従って前記信号処理手段を
制御する制御手段とを備えたことを特徴とするアナログ
信号処理回路。 - 【請求項４】 入力されるアナログ信号の特定の部分に
対応する計数値のみを計数手段に出力させる手段を備え
たことを特徴とする請求項１，２及び３に記載のアナロ
グ信号処理回路。 - 【請求項５】 入力されるアナログ信号はテレビジョン
映像信号であり、計数手段はその同期信号に対応する部
分の計数値のみを出力し、制御手段は前記テレビジョン
映像信号の S/N比を推定すべくなしてあることを特徴と
する請求項４に記載のアナログ信号処理回路。 - 【請求項６】 入力されるアナログ信号はテレビジョン
映像信号であり、計数手段はそのバースト信号に対応す
る部分の計数値のみを出力し、制御手段は前記バースト
信号の振幅を推定すべくなしてあることを特徴とする請
求項４に記載のアナログ信号処理回路。 - 【請求項７】 入力されるアナログ信号の特定部分のみ
を増幅して入力する増幅手段を備えたことを特徴とする
請求項１，２及び３に記載のアナログ信号処理回路。 - 【請求項８】 入力されるアナログ信号はテレビジョン
映像信号であり、周囲環境の明るさを検出してその検出
結果に応じて複数の電圧比較手段のしきい値を変更する
明るさ検出手段を備えたことを特徴とする請求項１，２
及び３に記載のアナログ信号処理回路。 - 【請求項９】 推定された S/N比に応じて入力信号のゲ
インを制御手段の制御により調整可能なブースト手段を
備えたことを特徴とする請求項５に記載のアナログ信号
処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5214114A JPH0766990A (ja) | 1993-08-30 | 1993-08-30 | アナログ信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5214114A JPH0766990A (ja) | 1993-08-30 | 1993-08-30 | アナログ信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766990A true JPH0766990A (ja) | 1995-03-10 |
Family
ID=16650468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5214114A Pending JPH0766990A (ja) | 1993-08-30 | 1993-08-30 | アナログ信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766990A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078103B2 (en) | 2000-12-26 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Conductive organic thin film, process for producing the same, and organic photoelectronic device, electric wire, and electrode each employing the same |
| JP2011113182A (ja) * | 2009-11-25 | 2011-06-09 | Toshiba Corp | 画像処理装置 |
-
1993
- 1993-08-30 JP JP5214114A patent/JPH0766990A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078103B2 (en) | 2000-12-26 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Conductive organic thin film, process for producing the same, and organic photoelectronic device, electric wire, and electrode each employing the same |
| US7198829B2 (en) | 2000-12-26 | 2007-04-03 | Matsushita Electric Industrial Co., Ltd. | Conductive organic thin film, process for producing the same, electronic device employing the same, electrical cable, electrode, pyrrolyl compound, and theienyl compound |
| US7220468B2 (en) | 2000-12-26 | 2007-05-22 | Matsushita Electric Industrial Co., Ltd. | Conductive organic thin film, method for manufacturing the same, and electronic device, electric cable, electrode, pyrrolyl compound, and thienyl compound using the same |
| JP2011113182A (ja) * | 2009-11-25 | 2011-06-09 | Toshiba Corp | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4394690A (en) | Variable aspect ratio television receiver | |
| EP1479228B1 (en) | Agc detector and method for agc detecting | |
| KR940003050B1 (ko) | 비디오 신호 처리 시스템 | |
| JPH0766990A (ja) | アナログ信号処理回路 | |
| US6606410B2 (en) | Method and apparatus for detecting a synchronous signal | |
| JP4699205B2 (ja) | 信号処理回路 | |
| US6275264B1 (en) | Method and apparatus for detecting a synchronous signal | |
| JP3035407B2 (ja) | 視聴ソース検出装置 | |
| JPS609965Y2 (ja) | 閾値測定装置 | |
| KR100198343B1 (ko) | 브이시알(vcr)에서의 시리얼 데이터 제어에 의한 화상 제어회로 및 방법 | |
| KR960002511B1 (ko) | 비디오 테이프의 녹화상태 표시장치 | |
| JPH06197244A (ja) | 画像ノイズ補正方法 | |
| JPH05115018A (ja) | 映像信号処理装置 | |
| JP3510737B2 (ja) | 位相差検出回路及びこれに用いる遅延回路 | |
| JPS6211085Y2 (ja) | ||
| KR930004915Y1 (ko) | 비데오 테이프 레코더의 무신호 부분 자동 감지회로 | |
| JPH10145691A (ja) | 映像信号処理装置 | |
| KR970008371B1 (ko) | 텔레비젼 수상기 | |
| KR100188100B1 (ko) | 색 신호를 이용한 팔/메서컴 방식 검출회로 | |
| JP2737208B2 (ja) | カラーテレビジョン受像機 | |
| JPH05191307A (ja) | アンテナ切換装置 | |
| JPH0851573A (ja) | ダイバシテイ受信装置 | |
| JPH0635435A (ja) | 表示装置 | |
| JPH0767053A (ja) | テレビジョン受像機 | |
| JP2006060491A (ja) | 利得制御システムとこれを用いた利得制御方法 |