JP2006060491A - 利得制御システムとこれを用いた利得制御方法 - Google Patents
利得制御システムとこれを用いた利得制御方法 Download PDFInfo
- Publication number
- JP2006060491A JP2006060491A JP2004239736A JP2004239736A JP2006060491A JP 2006060491 A JP2006060491 A JP 2006060491A JP 2004239736 A JP2004239736 A JP 2004239736A JP 2004239736 A JP2004239736 A JP 2004239736A JP 2006060491 A JP2006060491 A JP 2006060491A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- gain
- luminance signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
Abstract
【課題】
同期信号と輝度信号レベルに応じてビデオ信号の利得制御を行う。
【解決手段】
Y/C分離回路2から出力された記輝度信号の利得を可変する利得制御回路4と、同期信号のレベルに応じた第1の制御信号を出力する第1の制御手段7と、分離回路から出力された輝度信号のレベルを検出し、輝度信号のレベルに応じた第2の制御信号を出力する第2の制御手段6と、第1制御回路から出力される第1の制御信号と第2の制御手段から出力される第2の制御信号応じて、利得制御回路の映像信号の利得を調整する第3の制御手段8とを有し、安定した利得制御動作を行う。
【選択図】図1
同期信号と輝度信号レベルに応じてビデオ信号の利得制御を行う。
【解決手段】
Y/C分離回路2から出力された記輝度信号の利得を可変する利得制御回路4と、同期信号のレベルに応じた第1の制御信号を出力する第1の制御手段7と、分離回路から出力された輝度信号のレベルを検出し、輝度信号のレベルに応じた第2の制御信号を出力する第2の制御手段6と、第1制御回路から出力される第1の制御信号と第2の制御手段から出力される第2の制御信号応じて、利得制御回路の映像信号の利得を調整する第3の制御手段8とを有し、安定した利得制御動作を行う。
【選択図】図1
Description
本発明は、たとえば映像信号を処理する利得制御回路などに用いられ、ディジタル化された映像信号の同期信号または輝度信号を基準に利得を制御し、安定したAGC動作をさせる利得制御システムとこれを用いた利得制御方法に関するものである。
従来、使用してきたAGCのひとつには入力映像の水平のSYNCレベルのみを監視し調整する方式があった。レベルの検出は、ハードウエアで行い、ゲイン制御をハードウエアあるいはソフトウエアで行う方式がある。後者の場合、たとえば映像検波した後、ビデオ信号のY(輝度)信号にAGCをかけるため、H−SYNC(水平同期信号)のピーク値を検出し、この検出値に対してコンピュータを用いてソフト的にAGC制御していた。この方式を使用した際、入力信号すなわち、電波の強弱に係わらず、入力された信号が規格内で全体的に変化している場合、全体のゲインを上げて、その水平SYNCレベルを基準のSYNCレベルに調整することでは視覚的に不自然な画質になることは無い。
しかし、入力映像の水平のSYNCレベルのみ潰れていた場合、映像信号とSYNCレベルの相関が無くなる。その結果、たとえば信号全体のゲインを調整し、SYNCレベルを基準値内に設定したとすると、映像信号レベルとSYNCレベルが同じ割合でゲイン調整されているから、映像信号がSYNCの増幅度以上に増幅されることになる。
すなわち、この方式でSYNCレベルを基準のSYNCレベルに調整すると映像の輝度信号が過大になり、白々した映像になってしまうという問題点を抱えていた。
そこで、水平(同期信号)側のSYNCレベルと映像のPEAK(白)レベルの両方を監視し、調整する方式が出てきた。こちらの方式を使用すれば両方のレベルを監視している為、白々した映像になるということは無くなった。しかしながら、この方式は、入力信号に対して常にGAINの調整をしている為、入力信号の微少変動に対して、出力信号も微少変動してしまう為、それを画面で認識でき画面が見づらく成るという問題点を抱えている。
すなわち、この方式でSYNCレベルを基準のSYNCレベルに調整すると映像の輝度信号が過大になり、白々した映像になってしまうという問題点を抱えていた。
そこで、水平(同期信号)側のSYNCレベルと映像のPEAK(白)レベルの両方を監視し、調整する方式が出てきた。こちらの方式を使用すれば両方のレベルを監視している為、白々した映像になるということは無くなった。しかしながら、この方式は、入力信号に対して常にGAINの調整をしている為、入力信号の微少変動に対して、出力信号も微少変動してしまう為、それを画面で認識でき画面が見づらく成るという問題点を抱えている。
本発明は出力映像の輝度信号レベルを一定にする方法に関して、水平側のSYNCレベルと映像のPEAKレベルを監視しGAINを調整すること、またGAINの調整を完了したという識別信号がセットされた後は入力レベルの微少変動に対してGAIN変動させないことで視覚的に不自然な画質にならない様にした映像信号処理装置を提供することである。
本発明は、映像信号に含まれる輝度信号と色信号を分離し、輝度信号と色信号をそれぞれ出力する分離回路と、前記分離回路から出力された前記輝度信号の利得を可変する利得制御回路と、前記映像信号の同期信号を検出し、該同期信号のレベルに応じた第1の制御信号を出力する第1の制御手段と、前記分離回路から出力された前記輝度信号のレベルを検出し、該検出した輝度信号のレベルの応じた第2の制御信号を出力する第2の制御手段と、前記第1制御回路から出力される第1の制御信号と前記第2の制御手段から出力される第2の制御信号応じて、前記利得制御回路の映像信号の利得を調整する第3の制御手段とを有する。
本発明は、アナログ映像信号をディジタル信号に変換するAD変換器と、前記AD変換器から出力されたディジタル映像信号に含まれる輝度信号と色信号を分離し、輝度信号と色信号をそれぞれ出力する分離回路と、前記輝度信号の利得を可変する利得制御回路と、前記利得信号からの出力信号が供給されて前記ディジタル映像信号の同期信号を検出し、該同期信号のレベルに応じた第1の制御信号を出力する第1の制御手段と、前記利得制御回路から出力された輝度信号が供給され、前記輝度信号のレベルを検出し、該輝度信号の検出レベルに応じて第2の制御信号を出力する第2の制御手段と、前記第1制御回路から出力される第1の制御信号と前記第2の制御手段から出力された前記第2の制御信号に応じて、前記利得制御回路の映像信号の利得を調整する第3の制御手段とを有する。
本発明は、同期信号と輝度信号のレベルを検出する第1のステップと、前記ステップ1で前記同期信号と前記輝度信号が検出されないとき識別子をリセットし、ゲインを調整する第2のステップと、前記第2のステップで前記同期信号と前記輝度信号が検出されたとき、該検出された信号のレベル変動条件に応じて識別子がリセットされ、輝度信号が所定値以上のとき、1フィールド前のゲインを補正してゲイン調整する第3のステップと、前記第3のステップで前記識別子がリセットされないとき、ゲイン調整の制御回数が所定回数越えたかどうか判別する第4のステップと、前記第4のステップでゲイン調整の制御回数が所定回数越えないとき、同期信号レベルのレベルを判断し、前記同期レベルが所定範囲またはそれ以上のとき1フィールド前のゲインを補正してゲイン調整する第5のステップと、前記第5のステップで前記同期信号のレベルが所定値以下のとき、輝度信号のレベルを判断し、前記輝度信号レベルが所定値以上のとき1フィールド前のゲインを補正してゲイン調整する第6のステップと、前記第6のステップで前記輝度信号のレベルが所定値以下のとき、前記同期信号レベルまたは前記輝度信号レベルと基準値に基づいてゲインを決定し、ゲイン調整する第7のステップとを有する。
本発明の利得制御回路を用いれば、DSP処理でGAINの調整が完了して識別子(FLAG)がセットされると入力映像の輝度信号レベルの微少変動により、GAINの再調整を行わないようにすることが出来る。その結果、画面も微少変動しなくなり、また調整が完了した後入力映像の輝度信号レベルがPEAKのターゲットを越えるような信号があった場合にのみ、GAINを下げる機能を付けたことにより視覚的に不自然な印象を与えない画質にすることが出来る。
本発明は、ディジタルTV受像機、DVD(ディジタル・バーサタイル・ディスク)レコーダなどにおいて、アナログ・ビデオコンポジット/セパレーティッド/コンポーネント信号をディジタル信号に変換した後、ディジタル的に利得制御(AGC)を行う利得制御回路である。
図1に本発明の全体構成ブロック図を示す。
アナログTVの場合、アンテナから入力されたTV信号がアナログチユーナで周波数変換を用いて中間周波数に変換され、その後ベースバンドに検波される。この検波されたアナログ・ビデオコンポジット信号(CVBS,S−Video)はAD変換器1でディジタル信号に変換される。
また、VTRや8mmビデオ・カセット・レコーダから出力されたアナログコンポジットビデオ信号はAD変換器1でディジタル信号に変換される。
さらに、アナログコンポーネントビデオ(Y,Cb,Cr)信号であってもよく、それぞれのコンポーネント信号がAD変換される。
ディジタル的に記録できるDVD,LD(レーザディスクプレーヤ)から出力されたアナログ・ビデオコンポジット信号は同様に、AD変換器1でディジタル信号に変換される。
図1に本発明の全体構成ブロック図を示す。
アナログTVの場合、アンテナから入力されたTV信号がアナログチユーナで周波数変換を用いて中間周波数に変換され、その後ベースバンドに検波される。この検波されたアナログ・ビデオコンポジット信号(CVBS,S−Video)はAD変換器1でディジタル信号に変換される。
また、VTRや8mmビデオ・カセット・レコーダから出力されたアナログコンポジットビデオ信号はAD変換器1でディジタル信号に変換される。
さらに、アナログコンポーネントビデオ(Y,Cb,Cr)信号であってもよく、それぞれのコンポーネント信号がAD変換される。
ディジタル的に記録できるDVD,LD(レーザディスクプレーヤ)から出力されたアナログ・ビデオコンポジット信号は同様に、AD変換器1でディジタル信号に変換される。
次に、AD変換器に一例について述べるが、電気的特性などを満足するものであれば良く、この構成に限定されるものではない。すなわち、AD変換方式や回路構成、またプロセスに限定されないことは明らかである。AD変換器1はビデオ信号を処理するため、そのクロック動作はサンプリング周波数の2または3倍に設定される。
また、ディジタルビデオ信号を取り扱う精度は8〜10ビット必要であり、AD変換器の精度も8〜10ビットに設定されている。
全フラッシュ型以外はAD変換器の前段にS/H(サンプル・ホールド)回路が設けられていて、クロックに同期して、入力信号をサンプリングし、ホールドする。ホールドされた入力信号をAD変換器でディジタル信号に変換する。
AD変換器1は、高速の場合、フラッシュ型、または2ステップ・フラッシュ型が主に用いられ、バイポーラまたはCMOSのいずれのプロセスを用いて作られている。
素子数が少なくかつ消費電力の小さいCMOSで構成された改良型の2ステップ・フラッシュ型AD変換器について説明する。
また、ディジタルビデオ信号を取り扱う精度は8〜10ビット必要であり、AD変換器の精度も8〜10ビットに設定されている。
全フラッシュ型以外はAD変換器の前段にS/H(サンプル・ホールド)回路が設けられていて、クロックに同期して、入力信号をサンプリングし、ホールドする。ホールドされた入力信号をAD変換器でディジタル信号に変換する。
AD変換器1は、高速の場合、フラッシュ型、または2ステップ・フラッシュ型が主に用いられ、バイポーラまたはCMOSのいずれのプロセスを用いて作られている。
素子数が少なくかつ消費電力の小さいCMOSで構成された改良型の2ステップ・フラッシュ型AD変換器について説明する。
全体構成は図2(A)に示すように、上位AD比較器(Coarse comparator)21と2個の下位AD比較器(Fine comparator A,B)22,23とそれぞれの比較器の出力にエンコーダ(A,B)24,25、タイミング回路、エラー訂正回路などから成っている。エンコーダ27で上位コンパレータ26の出力と下位コンパレータ(A,B)22,23の出力を切り換えて(マルチプレックスして)合成してディジタル信号を出力するので、従来の2ステップ・フラッシュAD変換器より約2倍の動作スピードになる(図2(B))。
上位コンパレータでたとえば入力信号をコンパレータ群に入力し、まずクロックが入力されると、入力Coarse Comparators26で基準値と比較して上位AD変換動作を行う。これと同時に、下位コンパレータ(Fine comparator)A,BのうちたとえばコンパレータA23だけ動作させ下位AD変換動作を行う。上位、下位コンパレータA23から出力された信号をエンコーダで合成し、トータルのディジタル信号が得られる。次のクロックが入力されると、Coarse Comparators26で基準値と比較して上位AD変換動作を行う。これと同時に、下位コンパレータ(A,B)22,23のうち今度はコンパレータB22だけ動作させ下位AD変換動作を行う。その結果、上位、下位コンパレータB22から出力された信号をエンコーダで合成し、トータルのディジタル信号が得られる。
このように、クロックに対して上位コンパレータ26は常にAD変換動作を行うが、下位コンパレータは2個あるので、交互にAD変換動作させるようにしている。したがって、AD変換動作は原理的に全並列型AD変換器と同じになる。このタイミング動作を図2(B)に示す。
このように、クロックに対して上位コンパレータ26は常にAD変換動作を行うが、下位コンパレータは2個あるので、交互にAD変換動作させるようにしている。したがって、AD変換動作は原理的に全並列型AD変換器と同じになる。このタイミング動作を図2(B)に示す。
次にYC分離回路について述べるが、電気的特性などを満足すれば良く、以下示すYC分離方式や回路構成などに限定されるもので無いことは明らかである。
YC分離回路30の構成と動作について説明する。図3に示すように、NTSC放送システムの場合、1Hディレイライン31,32が2個カスケード接続され、それぞれの入出力端子にBPF(バンドパスフィルタ)33,34,35が接続されている。それぞれのBPF出力は、論理演算回路38と接続されまた、適応型フィルタ演算回路39にも接続されている。第1と第2のディレイライン間の接続点に第3のディレイライン36が接続されて、その出力は減算器37の一方の入力に接続されている。また、減算器37の他方に入力には適応型フィルタ演算回路39の出力が接続されている。
減算器37の出力からY(輝度)信号が取り出され、適応型フィルタ演算器39の出力からC(クロマ)信号が取り出される。
YC分離回路30の構成と動作について説明する。図3に示すように、NTSC放送システムの場合、1Hディレイライン31,32が2個カスケード接続され、それぞれの入出力端子にBPF(バンドパスフィルタ)33,34,35が接続されている。それぞれのBPF出力は、論理演算回路38と接続されまた、適応型フィルタ演算回路39にも接続されている。第1と第2のディレイライン間の接続点に第3のディレイライン36が接続されて、その出力は減算器37の一方の入力に接続されている。また、減算器37の他方に入力には適応型フィルタ演算回路39の出力が接続されている。
減算器37の出力からY(輝度)信号が取り出され、適応型フィルタ演算器39の出力からC(クロマ)信号が取り出される。
2ラインの垂直方向の相関が高い時、すなわちたとえば同一色のとき、2ライン間では色信号の位相が逆になっているので、その差をとると輝度信号のみが得られる。一方、加算すると、輝度信号はなくなり、色信号のみが得られる。図3において、輝度信号は減算器(37)出力から、また色信号は適応型フィルタ演算回路39からそれぞれ出力されている。
しかしながら、たとえば2ライン間で緑とマゼンダのように色の変化が合った場合、その境界では垂直方向に相関がなく、エラー信号を出力する。
この境界の上側ライン(緑)の演算を上側ラインコム、下側ライン(マゼンダ)の演算結果を下側ラインコムと呼び、使い分けている。
しかしながら、たとえば2ライン間で緑とマゼンダのように色の変化が合った場合、その境界では垂直方向に相関がなく、エラー信号を出力する。
この境界の上側ライン(緑)の演算を上側ラインコム、下側ライン(マゼンダ)の演算結果を下側ラインコムと呼び、使い分けている。
図3に示した適応型フィルタ演算回路39について説明する。1ラインだけ色が付いているような場合にも上側ラインコムと下側ラインコムでもエラーが発生している。このように、垂直周波数は高いが水平周波数が低い場合、BPF(バンドパスフィルタ33,34,35)とトラップでY/C分離を行い、その結果を選択して出力している。
さらに、水平と垂直周波数が高い場合、かつ垂直相関が高い場合いには、上述した上側ラインコムと下側ラインコムの出力を平均した値を出力するようにしている。
さらに、水平と垂直周波数が高い場合、かつ垂直相関が高い場合いには、上述した上側ラインコムと下側ラインコムの出力を平均した値を出力するようにしている。
YC分離回路2,30で分離された色信号は後段のACC回路4に供給されて、色信号がディジタル的に処理される。
一方YC分離回路2,30で分離された輝度信号は、AGC回路4に供給されDSP回路8からの制御信号により利得制御されてピーク(PEAK)レベル検出回路6とシンク(SYNC)レベル検出回路7にそれぞれ供給される。またこのPEAKレベル検出回路6とSYNCレベル検出回路7からの出力信号は、DSP回路8に供給するフィードバック回路を形成している。
上述のように、DSP回路8でマイクロコンピュータなどを用いてソフト的にディジタル演算処理するため、ディジタル信号レベルをまず(輝度信号)ピーク(レベル)検出回路40とSYNC(同期信号)平均値検出回路50などでハード的に測定して、データを取得している。輝度信号のピークレベルやSYNCレベルの測定方法はいろいろ考えられ、明らかに、以下に示す実施形態例に限定されるものでない。
ピーク値検出回路40の実施形態例について、図4を用いて説明する。図4に示すように、Y/C分離回路2でクロマ(色)信号と輝度信号に分離されたのち、輝度(Y)信号はピークレベル値検出回路40の入力端子INA1に供給される。この信号はスルーで出力端子OUTA1に出力されるとともに、比較器42の入力端子INA2に入力される。比較器42のクロック入力端子CLKには動作タイミング用のビデオクロックが入力され、検出イネーブル信号または初期化パルスが入力端子ENに入力されると、比較器42はこれに同期して比較動作を開始する。
ピーク値検出回路40の実施形態例について、図4を用いて説明する。図4に示すように、Y/C分離回路2でクロマ(色)信号と輝度信号に分離されたのち、輝度(Y)信号はピークレベル値検出回路40の入力端子INA1に供給される。この信号はスルーで出力端子OUTA1に出力されるとともに、比較器42の入力端子INA2に入力される。比較器42のクロック入力端子CLKには動作タイミング用のビデオクロックが入力され、検出イネーブル信号または初期化パルスが入力端子ENに入力されると、比較器42はこれに同期して比較動作を開始する。
すなわち、検出イネーブル信号が入力されると、入力端子INA2から供給された、8〜10ビットのディジタル信号の輝度信号が比較器42に入力され、1ピクセル(あるいは1ビデオクロック)前のデータとディジタル的に比較され、比較された結果大きい値を残し、小さい値は無視する。大きい方の値は10ビットのメモリ41に転送されそこで記憶される。
メモリ41の記憶されたデータと次に入力されたY信号がこの比較器41でまた比較され、そのうち大きい方のデータをメモリ41に転送する。この際、メモリ41内では先に記憶されていたデータは自動的にクリヤーされる。この動作を1H(水平ライン)期間のうち同期信号を除いたY信号の期間に繰り返し行う。その結果、Y信号の最大値が10ビットメモリに記憶される。そして、垂直ブランキング期間にOUTA2から、10ビットのメモリ41に記憶されたY信号のピーク値を出力し、DSP8に供給する。
メモリ41の記憶されたデータと次に入力されたY信号がこの比較器41でまた比較され、そのうち大きい方のデータをメモリ41に転送する。この際、メモリ41内では先に記憶されていたデータは自動的にクリヤーされる。この動作を1H(水平ライン)期間のうち同期信号を除いたY信号の期間に繰り返し行う。その結果、Y信号の最大値が10ビットメモリに記憶される。そして、垂直ブランキング期間にOUTA2から、10ビットのメモリ41に記憶されたY信号のピーク値を出力し、DSP8に供給する。
また、ピーク値検出は上述のピーク値検出回路40に限られることはなく、たとえば他の実施形態例として、マイクロコンピュータを利用した検出手段がある。たとえば水平同期信号で動作を開始し、内部CLKに同期させて輝度信号をハードウエアで検出したのち、輝度信号のレベルをマイクロコンピュータを用いて測定し、その結果をメモリに記憶する。次のCLKにまた同期して輝度信号を測定し、以前メモリに記憶していた輝度信号データと比較し、大きい方のデータをメモリに記憶する。これを所定時間繰り返し、メモリに記憶された最後の値をピーク値とする。
以後次の水平同期信号に同期して同様な測定動作を繰り返す。
以後次の水平同期信号に同期して同様な測定動作を繰り返す。
次に、SYNC平均値回路50の実施形態例について図5を用いて説明する。図5において、アナログ信号がAD変換されてディジタルビデオ信号に変換された後、同期分離回路で同期信号のみが抽出される。抽出されたディジタル同期信号は加算器51に供給される。また加算器51以外に加算回数をカウントする計数回路(カウンタ)52や加算器で得られた値を計数回路で得られた回数で割算する割算回路53を設けている。また、これらの回路には、水平同期信号をクロックとし、かつイネーブル信号として入力端子CLKBから供給され、加算器51とカウンタ52に供給される。
加算器51でたとえば、水平同期信号が検出エネーブル信号として供給されると、検出エネーブル信号に同期して動作をスタートし、INBから入力されたディジタル信号のSYNC(同期信号)の所定位置のレベルを測定し、それ以前(たとえば1H前)の同期信号の所定位置のレベルと加算する。これを水平同期信号に同期して所定回数繰り返す。
一方、加算回数をカウントするカウンタ52を設け、たとえば1フィールド期間加算した値を求める。加算器51からの加算合計値とカウンタ52からの計数値とが平均値演算回路(割算回路)53に供給される。
平均値演算回路53においては、加算器51からのディジタル化されたSYNCレベルの合計された値をカウンタ52からの水平同期信号の測定回数で割算し、その値をレジスタ54に記憶する。その結果、レジスタ54に記憶されたSYNC平均値が同期信号(CLKB)に同期して、次段のDSP8に出力される。
加算器51でたとえば、水平同期信号が検出エネーブル信号として供給されると、検出エネーブル信号に同期して動作をスタートし、INBから入力されたディジタル信号のSYNC(同期信号)の所定位置のレベルを測定し、それ以前(たとえば1H前)の同期信号の所定位置のレベルと加算する。これを水平同期信号に同期して所定回数繰り返す。
一方、加算回数をカウントするカウンタ52を設け、たとえば1フィールド期間加算した値を求める。加算器51からの加算合計値とカウンタ52からの計数値とが平均値演算回路(割算回路)53に供給される。
平均値演算回路53においては、加算器51からのディジタル化されたSYNCレベルの合計された値をカウンタ52からの水平同期信号の測定回数で割算し、その値をレジスタ54に記憶する。その結果、レジスタ54に記憶されたSYNC平均値が同期信号(CLKB)に同期して、次段のDSP8に出力される。
SYNC平均値を測定する実施形態例をハードウエア回路で実現した1実施形態例を示したが、これ以外の他の実施形態例としてマイクロコンピュータを利用した方法もある。
たとえば、SYNC(信号)パルスをハードウエアで抽出したのち、マイクロコンピュータをもちいて、SYNCパルスの所定位置をディジタル的に測定し、その結果をメモリに記憶させる。またこれと同時にSYNCパルスを計測した回数もメモリに記憶させておく。次のSYNCパルスが入力されると、前回と同様にマイクロコンピュータを用いて、SYNCパルスの所定の位置をディジタル的に計測し、メモリに記憶すると同時に、今回の測定した回数もメモリに記憶させる。あるいは、測定回数はソフトウエアで管理することもできる。
以後同様に、SYNCパルスのレベルの測定を所定期間繰り返し、その後メモリに記憶されていたSYNCパルスのレベルを合計し、この合計した値から測定回数で除算し、その結果をSYNC平均値としてメモリに記憶して、利得制御の制御に利用する。
たとえば、SYNC(信号)パルスをハードウエアで抽出したのち、マイクロコンピュータをもちいて、SYNCパルスの所定位置をディジタル的に測定し、その結果をメモリに記憶させる。またこれと同時にSYNCパルスを計測した回数もメモリに記憶させておく。次のSYNCパルスが入力されると、前回と同様にマイクロコンピュータを用いて、SYNCパルスの所定の位置をディジタル的に計測し、メモリに記憶すると同時に、今回の測定した回数もメモリに記憶させる。あるいは、測定回数はソフトウエアで管理することもできる。
以後同様に、SYNCパルスのレベルの測定を所定期間繰り返し、その後メモリに記憶されていたSYNCパルスのレベルを合計し、この合計した値から測定回数で除算し、その結果をSYNC平均値としてメモリに記憶して、利得制御の制御に利用する。
DSP回路8には、上述した輝度信号ピークレベル検出回路40やSYNCレベル検出回路50以外に、ディジタル同期分離回路や同期信号に重畳されたデータを抽出してディジタル双方向通信を行うための信号処理も行っている。
AGC回路8でディジタル映像信号が規定値に成るように処理された後、フォーマッタでディジタル的にフォーマットされて、ディジタル信号が出力される。そして、レコーダの場合、MPEG2のビデオエンコーダでI,P,Bピクチャーの動き補償処理、DCT、再量子化、逆DCT、多重化したものをパケットとし、パケットされたデータを多重化し、誤り訂正符号、8−16変調してハードディスクあるいはDVD−Rなどに記録される。
AGC回路8でディジタル映像信号が規定値に成るように処理された後、フォーマッタでディジタル的にフォーマットされて、ディジタル信号が出力される。そして、レコーダの場合、MPEG2のビデオエンコーダでI,P,Bピクチャーの動き補償処理、DCT、再量子化、逆DCT、多重化したものをパケットとし、パケットされたデータを多重化し、誤り訂正符号、8−16変調してハードディスクあるいはDVD−Rなどに記録される。
また、これ以外にITU−R BT.656−4の規格にあるように、ビデオデータのコーディング特性は、ビデオワードデータの色信号Cb,Crと輝度信号Yを、Cb,Y,Cr,Y,Cb,Y,Cr,etcの順序で27MHzのCLK周波数でマルチプレックとなっている。
このマルチプレックされたデータと同期信号などと組み合わせた後、インターフェイスを介して外部の再生装置に出力される。
このマルチプレックされたデータと同期信号などと組み合わせた後、インターフェイスを介して外部の再生装置に出力される。
TV受信機の場合、マイコンを用いてディジタル画像処理し、DA変換した後アナログ信号とし、ドライバを介してディスプレイたとえば、CRT(陰極線管)、LCD(液晶ディスプレイ)やプラズマディスプレイに供給し、音声信号と同時に映像(文字情報も含む)を表示する。
AGC回路4の動作について、図6に示すフロ−チャートを用いて説明する。
このAGC回路4は入力されたディジタルSYNC信号のレベルをハード的に検出し、Y信号のレベルをマイクロコンピュータなどを用いてソフトウエアで制御する。
このAGC回路4は入力されたディジタルSYNC信号のレベルをハード的に検出し、Y信号のレベルをマイクロコンピュータなどを用いてソフトウエアで制御する。
AGC回路を用いた、出力映像の輝度信号レベルを一定にする方法に関して、水平側のSYNCレベルと映像のPEAKレベルを監視しGAIN(ゲイン)を調整することと、またGAINの調整を完了した後は入力レベルの微少変動に対してGAIN変動させないことで視覚的に不自然な画質にならない様にしている。
ステップST1においては、AGC演算処理が1V周期に1回行われる為、その演算処理をする条件になったかどうかの判断を行う。その結果、その条件になっていない場合、ステップST3に移り、その条件になるまでは、DSP回路8は前回のデータを保持し、終了する(ST3,ST4)。
ステップST1でその条件になった場合、YESと判断されて、ステップST2に移る。ステップST2に移ると、図1,4のPEAKレベル検出回路(6,40)とSYNCレベル検出回路(7,50)を有するブロック5からSYNCレベル及びPEAKレベルを取得する。
ステップST1でその条件になった場合、YESと判断されて、ステップST2に移る。ステップST2に移ると、図1,4のPEAKレベル検出回路(6,40)とSYNCレベル検出回路(7,50)を有するブロック5からSYNCレベル及びPEAKレベルを取得する。
次に入力信号がない場合の対策としてステップ5の条件分岐を設けた。すなわち、ステップST5において、無信号と判別された場合、ST6に移る。ステップST6において、GAIN量を0dBに固定する。
無信号時は常にこのフローを通りGAIN量を0dBに固定するので、ここではTimeout Counterをリセットし、GAINの設定を行い終了する(ST29,ST30)。
ここで、FLAGとはGAINの調整が完了した後、入力映像の輝度信号レベル微少変動に追従し画面の明暗で分かってしまうという問題点に対して、GAIN量を再調整しない様にする為の判定値を意味する。無信号時は常にこのフローを通る上、信号が入力された場合、GAINの調整フローに飛ばすためFLAGのリセットが必要となる。また、Timeout Counterとは、DSP処理が無限ループに陥らない為の判定値を意味する。
無信号時は常にこのフローを通りGAIN量を0dBに固定するので、ここではTimeout Counterをリセットし、GAINの設定を行い終了する(ST29,ST30)。
ここで、FLAGとはGAINの調整が完了した後、入力映像の輝度信号レベル微少変動に追従し画面の明暗で分かってしまうという問題点に対して、GAIN量を再調整しない様にする為の判定値を意味する。無信号時は常にこのフローを通る上、信号が入力された場合、GAINの調整フローに飛ばすためFLAGのリセットが必要となる。また、Timeout Counterとは、DSP処理が無限ループに陥らない為の判定値を意味する。
一方ステップST5において、信号がある場合ステップST7に移る。ステップST7では映像の切り換りが発生した場合や使用者が強制的にFLAGをリセットさせる等の条件を設け、その条件を満たしていればステップST8に移りFLAGをリセットし(ST8)、その後、ステップST9に移る(ST9)。あるいは、ステップST7でFLAGをリセットさせる条件を満足していないと、ステップST9に移る。
ステップST9において、FLAGの状態を判断し、FLAGがセットされていればGAINの調整が完了していると判断される。すなわち、GAIN制御でAGC制御レベルが目標値のあるところまで近づいているとその動作は終了したことにし、この判断状況で、GAINの調整は収束したとみなし、Timer Counterをリセットする(ST10)。
Timer Counterをリセットした後、ステップST11に移り、輝度信号PEAKレベル検出回路40で検出したピーク値が、図7に示すPEAKターゲット以上かどうか判断する。
PEAKレベルがターゲット以下のとき、ステップST29に移りGAINの設定を行い終了する(ST30)。
ステップST11において、PEAKレベルがターゲット以上かを判断し、ターゲット以上であれば1V(フィールド)前のGAIN量からメモリなどに設定された量(α)を引いたものを最新のGAIN量とする(ST12)。それ以外は1V前のGAIN量を保持したのち、GAIN設定し終了する(ST29,30)。
PEAKレベルがターゲット以下のとき、ステップST29に移りGAINの設定を行い終了する(ST30)。
ステップST11において、PEAKレベルがターゲット以上かを判断し、ターゲット以上であれば1V(フィールド)前のGAIN量からメモリなどに設定された量(α)を引いたものを最新のGAIN量とする(ST12)。それ以外は1V前のGAIN量を保持したのち、GAIN設定し終了する(ST29,30)。
次にステップST9でFLAGがセットされていないとき、GAINが調整中でまだ目標値の近傍に収束されていないと判断されて、ステップST13へ移る。ST13ではAGC動作のループの回数を計数していて、ループ計数値とメモリなどに設定した値(β)と比較してTimeout Counter値が所定値を越えていたならDSP回路8の処理が無限ループになったとしてFLAGをセットし強制的にGAINの調整を完了した事にする。この際、Timerout Counterはリセットし(ST14)、GAINの設定を行い終了する(ST29,30)。
ステップST13において、Timeout Counter値が(β)値を越えていない場合、Timeout Counter値を1カウントアップする(ST15)。
Timeout Counter値を1カウントアップした後、ステップ16へ移り、今度はSYNC信号のレベルをチェックする。図6に示したフローチャートのステップST16以降はGAINを調整する際に初めにSYNCレベルの状態を確認し、その後輝度信号PEAKレベルの状態を確認してGAINの調整方法を確定する。
ステップST16では、SYNCレベルが図7に示すSYNCレベルの変動範囲を示すターゲット内かどうかを判断しており、ターゲット内であればSYNCレベルの調整の必要性はないと判断し、ステップST17の条件分岐に行く。
ステップST17はPEAKレベルがSYNCターゲット以上かどうかを判断する。もし、ターゲット以上であればSYNCレベルは妥当であるがPEAKレベルがターゲット以上なのでGAINを下げる必要があると判断をする。そこで、1フィールド前のGAIN量からメモリなどに設定した量(γ)を引いたものを最新のGAIN量とし(ST19)、GAIN設定して終了する(ST29,ST30)。そうでなければSYNCレベルでGAINの調整が完了したと判断してFLAGをセットし、1フィールド前のGAIN量を変化させずに値を保持し(ST18)、GAIN設定して終了する(ST29,ST30)。
ステップST16では、SYNCレベルが図7に示すSYNCレベルの変動範囲を示すターゲット内かどうかを判断しており、ターゲット内であればSYNCレベルの調整の必要性はないと判断し、ステップST17の条件分岐に行く。
ステップST17はPEAKレベルがSYNCターゲット以上かどうかを判断する。もし、ターゲット以上であればSYNCレベルは妥当であるがPEAKレベルがターゲット以上なのでGAINを下げる必要があると判断をする。そこで、1フィールド前のGAIN量からメモリなどに設定した量(γ)を引いたものを最新のGAIN量とし(ST19)、GAIN設定して終了する(ST29,ST30)。そうでなければSYNCレベルでGAINの調整が完了したと判断してFLAGをセットし、1フィールド前のGAIN量を変化させずに値を保持し(ST18)、GAIN設定して終了する(ST29,ST30)。
次にステップST16において、SYNCレベルがターゲットレベル内ではないと判断されると、ステップST20の条件分岐へ行く。ステップST20ではSYNCレベルがターゲット以上かを判断しており、ターゲット以上の場合はターゲットを越えた分のGAIN量(λ)を下げる(ST21)、GAIN設定して終了する(ST29,ST30)。
このステップST16とST20の条件を満たさないものは、つまりSYNCレベルはターゲット以下となる。
そこでステップST22の条件分岐へ移る。ステップST22ではPEAKレベルがターゲット内かどうかを判断する。ターゲット内と判断された場合、これ以上、SYNCレベルでGAINの調整をするとPEAKレベルがターゲット内を外れてしまうのでGAINの調整はPEAK側で完了したと判断しFLAGをセットする(ST23)。そして、1フィールド前のGAIN量を変化させずに値を保持し、GAIN設定して終了する(ST29,ST30)。
そこでステップST22の条件分岐へ移る。ステップST22ではPEAKレベルがターゲット内かどうかを判断する。ターゲット内と判断された場合、これ以上、SYNCレベルでGAINの調整をするとPEAKレベルがターゲット内を外れてしまうのでGAINの調整はPEAK側で完了したと判断しFLAGをセットする(ST23)。そして、1フィールド前のGAIN量を変化させずに値を保持し、GAIN設定して終了する(ST29,ST30)。
ST22において、PEAKレベルがターゲット内にない場合、ステップST24の条件分岐へ移る。ST24ではPEAKレベルがターゲット以上かどうかを判断しており、ターゲット以上の場合、1フィールド前のGAIN量からメモリなどに設定した量(γ)を引いたものを最新のGAIN量とし(ST25)、GAIN設定して終了する(ST29,ST30)。
最後に残ったものはSYNCレベル及びPEAKレベルともに図7に示す、ターゲット以下の信号となる。この状態ではSYNCレベルでGAINを調整するのかPEAKレベルでGAINを調整するのかをステップST26で判断している。その方法は図7に示すようにSYNCレベルをX,SYNC側のターゲットのセンターをREFXとし、またPEAKレベルをY,ターゲットの下限をREFYとする。そこで下記の(1)の計算を行い、計算結果がPEAKレベルのターゲット以上にならなければ、SYNCレベルでの調整が可能と判断し(ST27)、(2)の計算式でGAIN量を設定し終了する(ST29,ST30)。それ以外はPEAKレベルでの調整を行うと判断し(ST28)、(3)の計算式でGAIN量を設定し終了する(ST29,ST30)。
以上が1フィールドに1回行われるDSP回路での処理のフローとなる。
( REFX / X ) * Y ------------ (1)
( REFX / X ) ------------ (2)
( REFY / Y ) ------------ (3)
以上が1フィールドに1回行われるDSP回路での処理のフローとなる。
( REFX / X ) * Y ------------ (1)
( REFX / X ) ------------ (2)
( REFY / Y ) ------------ (3)
以上のDSP処理でGAINの調整が完了してFLAGがセットされると入力映像の輝度信号レベルの微少変動により、GAINの再調整を行わないようにすることが出来る。
その結果、画面も微少変動しなくなり、また調整が完了した後入力映像の輝度信号レベルがPEAKのターゲットを越えるような信号があった場合にのみ、GAINを下げる機能を付けたことにより視覚的に不自然な印象を与えない画質にすることが出来る様になる。
また、水平側のSYNCレベルと映像のPEAKレベルを監視しGAINを調整して、映像信号の輝度信号レベルを一定にすることができる。さらに、GAINの調整を完了した後は入力レベルの微少変動に対してGAIN変動させないことで視覚的に不自然な画質にならない様にすることができる。
その結果、画面も微少変動しなくなり、また調整が完了した後入力映像の輝度信号レベルがPEAKのターゲットを越えるような信号があった場合にのみ、GAINを下げる機能を付けたことにより視覚的に不自然な印象を与えない画質にすることが出来る様になる。
また、水平側のSYNCレベルと映像のPEAKレベルを監視しGAINを調整して、映像信号の輝度信号レベルを一定にすることができる。さらに、GAINの調整を完了した後は入力レベルの微少変動に対してGAIN変動させないことで視覚的に不自然な画質にならない様にすることができる。
1,20…ADC(AD変換器)、2…Y/C(輝度信号/クロマ信号)分離回路、3…ACC回路、4…AGC(利得制御)回路、6,40…PEAK(ピーク)レベル検出回路、7,50…SYNC(同期)レベル検出回路、8…DSP処理回路、22,23…下位比較器、26…上位比較器、27…エンコーダ、30…Y/C分離回路、31,32,36…ディレイライン、33,34,35…BPF、39…適応型フィルタ演算回路、41…メモリ、42…比較器、51…加算器、52…カウンタ、53割算器、54…レジスタ。
Claims (24)
- 映像信号に含まれる輝度信号と色信号を分離し、輝度信号と色信号をそれぞれ出力する分離回路と、
前記分離回路から出力された前記輝度信号の利得を可変する利得制御回路と、
前記映像信号の同期信号を検出し、該同期信号のレベルに応じた第1の制御信号を出力する第1の制御手段と、
前記分離回路から出力された前記輝度信号のレベルを検出し、該検出した輝度信号のレベルに応じた第2の制御信号を出力する第2の制御手段と、
前記第1制御回路から出力される第1の制御信号と前記第2の制御手段から出力される第2の制御信号に応じて、前記利得制御回路の映像信号の利得を調整する第3の制御手段と
を有する利得制御システム。 - 前記第3の制御手段で利得制御した後、前記第3の制御手段は前記利得制御回路の利得を再調整しないようにするための識別信号を生成する
請求項1記載の利得制御システム。 - 前記第3の制御手段は、前記映像信号の切り換わりに識別信号をリセットし、再調整するようにした
請求項2記載の利得制御システム。 - 前記第3の制御手段は、前記利得制御回路の利得制御が終わった後、識別信号がセットされた状態で前記輝度信号のレベルが所定以上になったとき、利得を減衰する
請求項2記載の利得制御システム。 - 前記第3の制御手段は、前記同期信号のレベルと前記第2の制御手段からの輝度信号レベルを多値レベル判定とする
請求項1記載の利得制御システム。 - 前記多値レベル判定は3値レベルとしかつヒステリシスを有する
請求項1記載の利得制御システム。 - 前記輝度信号のピークレベルと前記同期信号の平均値レベルは所定の可変範囲レベルを有する
請求項1記載の利得制御システム。 - 前記第3の制御手段は、前記輝度信号のピークレベルと前記同期信号の平均値レベルが所定の可変範囲以外でレベルが小さいとき、前記同期信号の平均値レベルまたは前記輝度信号のピークレベルに基づき利得を制御する
請求項1記載の利得制御システム。 - 前記映像信号の同期信号は、前記分離回路から出力された映像信号の同期信号とする
請求項1記載の利得制御システム。 - 前記輝度信号のレベルは輝度信号のピークレベルとする
請求項1記載の利得制御システム。 - アナログ映像信号をディジタル信号に変換するAD変換器と、
前記AD変換器から出力されたディジタル映像信号に含まれる輝度信号と色信号を分離し、輝度信号と色信号をそれぞれ出力する分離回路と、
前記輝度信号の利得を可変する利得制御回路と、
前記利得信号からの出力信号が供給されて前記ディジタル映像信号の同期信号を検出し、該同期信号のレベルに応じた第1の制御信号を出力する第1の制御手段と、
前記利得制御回路から出力された輝度信号が供給され、前記輝度信号のレベルを検出し、該輝度信号の検出レベルに応じて第2の制御信号を出力する第2の制御手段と、
前記第1制御回路から出力される第1の制御信号と前記第2の制御手段から出力された前記第2の制御信号に応じて、前記利得制御回路の映像信号の利得を調整する第3の制御手段と
を有する利得制御システム。 - 前記第1の制御手段は、同期信号の平均値レベルを検出し、該検出レベルに応じて制御信号を出力する
請求項11記載の利得制御システム。 - 前記第2の制御手段は前記輝度信号のピークレベルを検出し、該ピークレベルに応じた制御信号を出力する
請求項11記載の利得制御システム。 - 前記第3の制御手段で利得制御した後、前記利得制御回路の利得を再調整しないようにするための識別信号を生成する
請求項11記載の利得制御システム。 - 前記第3の制御手段は、前記映像信号の切り換わりに識別信号をリセットし、再調整するようにした
請求項11記載の利得制御システム。 - 前記第3の制御手段は、利得制御回路の利得制御が終わった後、識別信号がセットされた状態で前記輝度信号のレベルが所定以上になったとき、利得を減衰する
請求項11記載の利得制御システム。 - 前記第3の制御手段は、前記同期信号のレベルと前記検出回路からの輝度信号レベルを多値レベル判定とする
請求項11記載の利得制御システム。 - 前記多値レベル判定は3値レベルとしかつヒステリシスを有する
請求項11記載の利得制御システム。 - 前記輝度信号のピークレベルと前記同期信号のピークレベルは所定の可変範囲レベルを有する
請求項11記載の利得制御システム。 - 前記第3制御回路は、前記輝度信号のピークレベルと前記同期信号の平均値レベルが所定の可変範囲意外でレベルが小さいとき、前記利得制御回路の前記同期信号の平均値レベルまたは前記輝度信号のピークレベルに基づき利得を可変する
請求項12記載の利得制御システム。 - 同期信号と輝度信号のレベルを検出する第1のステップと、
前記ステップ1で前記同期信号と前記輝度信号が検出されないとき識別子をリセットし、ゲインを調整する第2のステップと、
前記第2のステップで前記同期信号と前記輝度信号が検出されたとき、該検出された信号のレベル変動条件に応じて識別子がリセットされ、輝度信号が所定値以上のとき、1フィールド前のゲインを補正してゲイン調整する第3のステップと、
前記第3のステップで前記識別子がリセットされないとき、ゲイン調整の制御回数が所定回数越えたかどうか判別する第4のステップと、
前記第4のステップでゲイン調整の制御回数が所定回数越えないとき、同期信号レベルのレベルを判断し、前記同期レベルが所定範囲またはそれ以上のとき1フィールド前のゲインを補正してゲイン調整する第5のステップと、
前記第5のステップで前記同期信号のレベルが所定値以下のとき、輝度信号のレベルを判断し、前記輝度信号のレベルが所定値以上のとき1フィールド前のゲインを補正してゲイン調整する第6のステップと、
前記第6のステップで前記輝度信号のレベルが所定値以下のとき、前記同期信号レベルまたは前記輝度信号レベルと基準値に基づいてゲインを決定し、ゲイン調整する第7のステップと
を有する利得制御方法。 - 前記ステップ1において、前記輝度信号のレベルはピークレベルを有し、同期信号のレベルは平均値を有する
請求項21記載の利得制御方法。 - 前記第6ステップにおいて、前記基準値は同期信号の変動幅または前記輝度信号のピークレベル変動幅を有し、該変動幅と前記同期信号レベルまたは前記輝度信号の比に応じてゲイン調整する
請求項21記載の利得制御方法。 - 前記ゲイン調整は、前記輝度信号のピークレベルまたは同期信号レベルを基準にして行う
請求項23記載の利得制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239736A JP2006060491A (ja) | 2004-08-19 | 2004-08-19 | 利得制御システムとこれを用いた利得制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239736A JP2006060491A (ja) | 2004-08-19 | 2004-08-19 | 利得制御システムとこれを用いた利得制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006060491A true JP2006060491A (ja) | 2006-03-02 |
Family
ID=36107611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004239736A Pending JP2006060491A (ja) | 2004-08-19 | 2004-08-19 | 利得制御システムとこれを用いた利得制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006060491A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013046486A1 (ja) * | 2011-09-27 | 2013-04-04 | パナソニック株式会社 | 映像復調装置 |
-
2004
- 2004-08-19 JP JP2004239736A patent/JP2006060491A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013046486A1 (ja) * | 2011-09-27 | 2013-04-04 | パナソニック株式会社 | 映像復調装置 |
US8854541B2 (en) | 2011-09-27 | 2014-10-07 | Panasonic Corporation | Video demodulation device |
JPWO2013046486A1 (ja) * | 2011-09-27 | 2015-03-26 | パナソニックIpマネジメント株式会社 | 映像復調装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100220236A1 (en) | Gradation control apparatus and gradation control method | |
JP2002252808A (ja) | イメージセンサの画像信号処理装置 | |
JP2001346228A (ja) | ノイズ値の決定方法、ノイズ値の決定回路、およびテレビ受像機 | |
CN101951489A (zh) | 一种视频同步像素时钟产生电路 | |
US7443455B2 (en) | Automatic gain control based on multiple input references in a video decoder | |
EP0899945B1 (en) | Method for obtaining line synchronization information items from a video signal, and apparatus for carrying out the method | |
JPH1198422A (ja) | 映像信号判別回路 | |
JP2006060491A (ja) | 利得制御システムとこれを用いた利得制御方法 | |
KR100824196B1 (ko) | 신호 처리 회로 | |
JP2007266956A (ja) | 撮像装置、インパルス成分検出回路、インパルス成分除去回路、インパルス成分検出方法、インパルス成分除去方法及びコンピュータプログラム | |
US7173668B2 (en) | Equilibrium based horizontal sync detector for video decoder | |
US7382413B2 (en) | Apparatus and method of extracting sync signal from analog composite video signal | |
US20100066908A1 (en) | Synchronizing-signal generating device | |
JP4268614B2 (ja) | 自動利得制御回路 | |
JP2010154132A (ja) | ガンマ補正回路およびガンマ補正方法 | |
US8274607B2 (en) | Image processing apparatus and control method thereof | |
US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
US5568201A (en) | Clock signal generating apparatus | |
JP4368036B2 (ja) | 映像信号処理回路 | |
JP2003134014A (ja) | 車載用テレビ受信機のダイバーシチ制御装置 | |
JP2003009072A (ja) | Agc回路及び録画装置 | |
JP2766080B2 (ja) | 同期分離回路 | |
JP2006060492A (ja) | 映像信号処理装置 | |
JP2002057915A (ja) | Agc回路およびその制御方法、ならびにデジタル映像信号出力装置 | |
JP2001268456A (ja) | 映像信号処理回路 |