KR0122946Y1 - 모니터의 뮤트회로 - Google Patents

모니터의 뮤트회로

Info

Publication number
KR0122946Y1
KR0122946Y1 KR2019950000563U KR19950000563U KR0122946Y1 KR 0122946 Y1 KR0122946 Y1 KR 0122946Y1 KR 2019950000563 U KR2019950000563 U KR 2019950000563U KR 19950000563 U KR19950000563 U KR 19950000563U KR 0122946 Y1 KR0122946 Y1 KR 0122946Y1
Authority
KR
South Korea
Prior art keywords
signal
frequency
mute
voltage
horizontal
Prior art date
Application number
KR2019950000563U
Other languages
English (en)
Other versions
KR960027926U (ko
Inventor
박원구
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019950000563U priority Critical patent/KR0122946Y1/ko
Publication of KR960027926U publication Critical patent/KR960027926U/ko
Application granted granted Critical
Publication of KR0122946Y1 publication Critical patent/KR0122946Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H04N5/505—Invisible or silent tuning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Details Of Television Scanning (AREA)

Abstract

본 고안은 멀티싱크(Multi Sync)모니터의 뮤트(Mute)신호 발생회로에 관한 것으로, 특히 수평주파수를 전압으로 변환시켜, 변경되는 전압을 검출하여 수평주파수의 변화를 인식할 수 있도록 하므로서, 수평주파수가 변화될 때 뮤트신호를 발생시켜 화면에 나타나는 과도현상을 해소하고자 한 것이다.
종래 모니터의 뮤트회로는 마이컴(11)에 프로그램 되어있는 소프트웨어적으로 회로를 제어하게 되므로, 수평동기신호(HS)가 변경된후 일정시간(T2; 약 200~300ms)이 지연된후에야 뮤트신호를 출력하게 되므로서, 지연되는 시간(T2)동안 모니터의 화면에 수평주파수 변동에 따른 과도현상이 나타나게 되는 문제점이 있었다.
본 고안은 이와같은 종래의 문제점을 해결하기 위하여 수평동기신호(HS)의 주파수를 주파수/전압 변환수단(1)을 이용하여 전압으로 변환시켜 기준전압과 비교하여 수평동기신호(HS)의 변화를 인식할 수 있도록 하여 뮤트신호(MS)를 발생시키게 하므로서, 수평동기신호(HS)의 주파수를 인식하는데 까지의 지연시간이 거의 없게되여 수평동기신호(HS)가 바뀔때마다 화면상에 나타나게 되는 과도상태를 방지할 수 있게 되는 것이다.

Description

모니터의 뮤트회로
제1도는 종래 모니터의 뮤트회로.
제2도의 (a)는 종래의 모니터의 뮤트회로에서 마이컴에 입력되는 수평동기신호의 파형도.
(b)는 종래 모니터의 뮤트회로에서 마이컴으로부터 출력되는 뮤트신호의 파형도.
(c)는 종래 모니터의 뮤트회로에서 블랭킹회로부로부터 출력되는 블랭크신호의 파형도.
제3도는 본 고안 모니터의 뮤트회로 블럭구성도.
제4도는 본 고안 모니터의 뮤트회로 상세블럭회로도.
제5도의 (a)~(e)는 본 고안 모니터의 뮤트회로에서 수평주파수가 높아질때의 각 부파형도.
제6도의 (a)~(e)는 본 고안 모니터의 뮤트회로에서 수평주파수가 낮아질때의 각 부파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 주파수/전압 변환수단 2 : 검출수단
2a : 기준전압설정부 2b : 제 1비교부
2c : 제 2비교부 3 : 뮤트신호발생수단
3a : 제 1단안정 멀티바이브레이터 3b : 제 2단안정 멀티바이브레이터
3c : OR게이터부
본 고안은 멀티싱크(Multi Sync)모니터의 뮤트(Mute)신호 발생회로에 관한 것으로, 특히 수평주파수를 전압으로 변환시켜, 변경되는 전압을 검출하여 수평주파수의 변화를 인식할 수 있도록 하므로서, 수평주파수가 변화될 때 뮤트신호를 발생시켜 화면에 나타나는 과도현상을 해소하고자 한 것이다.
종래 모니터의 뮤트회로는 제1도에 도시된 바와같이, 입력되는 수평동기신호(HS)를 인식하여, 수평동기신호(HS)의 주파수가 변경될 때 일정시간동안 뮤트신호를 출력하는 마이컴(11)과, 상기 마이컴(11)에서 뮤트신호가 출력되면 블랭크신호를 음극선관의 제어그리드단자(G1)로 출력하는 블랭킹회로(12)로 구성된다.
이와같이 구성되는 종래 모니터의 뮤트회로는 제2도의 (a)와 같은 수평동기신호(HS)가 마이컴(11)으로 입력되면 마이컴(11)에서는 입력되는 수평동기신호(HS)의 주파수를 인식하게 된다.
이때 수평동기신호(HS)의 주파수가 변경되면, 마이컴(11)에서는 변경된 수평동기신호(HS)의 주파수를 인식하여 블랭킹회로(12)로 제2도의 (b)와 같은 일정한 시간(T1)동안 하이(High)를 출력하게 되는 뮤트신호를 출력하고, 블랭킹회로(12)에서는 이를 입력받아 제2도의 (c)와 같은 파형의 블랭크신호를 음극선관의 제어그리드단자(G1)에 출력하여 음극선관을 제어하게 된다.
이와같이 입력되는 수평동기신호(HS)가 변경되면, 수평주파수가 변경됨에 따른 음극선관의 화면에 나타나게 되는 과도현상을 줄이기 위하여 블랭크신호를 출력하게 되는 것이다.
그러나 종래 모니터의 뮤트회로는 마이컴(11)에 프로그램 되어있는 소프트웨어적으로 회로를 제어하게 되므로 제2도에 도시된 바와같이, 수평동기신호(HS)가 변경된후 일정시간(T2; 약 200~300ms)이 지연된후에야 뮤트신호를 출력하게 되므로서, 지연되는 시간(T2)동안 모니터의 화면에 수평주파수 변동에 따른 과도현상이 나타나게 되는 문제점이 있었다.
본 고안은 이와같은 종래의 문제점을 해결하기 위하여 수평동기신호의 주파수를 주파수를 전압으로 변경한후, 수평동기신호의 주파수가 변경됨에 따른 전압의 변화를 검출하여 일정시간의 뮤트신호를 출력하도록 하므로서, 변동되는 수평주파수를 인식하는데까지의 걸리는 시간 즉, 지연시간을 줄이도록 하여 수평주파수 변동에 따른 화면에 나타나게 되는 과도현상을 해소하고자 한 것이다.
본 고안 모니터 뮤트회로 구성은 제3도에 도시된 바와 같이. 입력되는 수평동기신호(HS)의 주파수를 전압으로 변환시키는 주파수/전압 변환수단(1)과, 상기 주파수/전압 변환수단(1)에서 변환출력된 전압을 입력받아 수평동기신호(HS)의 주파수 변화를 검출하는 검출수단(2)과, 상기 검출수단(2)에서 검출된 수평동기신호(HS)의 주파수 변화에 따라 뮤트신호(MS)를 발생시키는 뮤트신호발생수단(3)으로 구성된 것으로, 도면 제4도는 본 고안 모니터의 뮤트회로 상세블럭회로도로서, 제4도를 참조하여 본 고안의 상세한 구성을 설명하면 다음과 같다.
먼저, 상기 검출수단(2)은 제 1비교부(2b)와 제 2비교부(2c)의 기준전압을 설정하는 기준전압설정부(2a)와, 상기 주파수/전압 변환수단(1)에서 변환된 전압을 입력받아 기준전압설정부(2a)에서 설정된 기준전압과 비교하여 뮤트신호발생수단(3)의 제 1단안정 멀티바이브레이터(3a)의 구동신호를 출력하는 제 1비교부(2b)와, 상기 주파수/전압 변환수단(1)에서 변환된 전압을 입력받아 기준전압설정부(2a)에서 설정된 전압과 비교하여 뮤트신호발생수단(3)의 제 2단안정 멀티바이브레이터(3b)의 구동신호를 출력하는 제 2비교부(2c)로 구성된다.
그리고 상기 뮤트신호발생수단(3)은 상기 제 1비교부(2b)에서 출력된 구동신호를 인가받아 구동되여 일정시간의 뮤트신호(MS)를 발생시키는 제 1단안정 멀티바이브레이터(3a)와, 제 2비교부(2c)에서 출력된 구동신호를 인가받아 구동되여 일정시간의 뮤트신호(MS)를 발생시키는 제 2단안정 멀티바이브레이터(3b)와, 상기 제 1단안정 멀티바이브레이터(3a)와 제 2단안정 멀티바이브레이터(3b)에서 출력되는 뮤트신호(MS)를 논리조합하는 OR게이터부(3c)로 구성된다.
또한 상기 제 1비교부(2b)는 주파수/전압 변환수단(1)에서 변환된 전압을 기준전압설정부(2a)에서 설정된 기준전압과 비교하여 반전증폭하는 반전증폭기(OP1)로 구성되고, 상기 제 2비교부(2c)는 상기 제 1비교부(2b)에서 출력된 전압을 인가받아 기준전압설정부(2a)에서 설정된 기준전압과 비교하여 정에지 트리거(Positive Edge Trigger)신호만 반전증폭시켜 출력하는 반전증폭기(OP2)로 구성된다.
미 설명부호 R1~R6는 저항, C1은 콘덴서, D1~D3는 다이오드이다.
이와같이 구성되는 본 고안 모니터의 뮤트회로의 동작을 제3도~제6도를 참조하여 설명하면 다음과 같다.
본 고안 모니터의 뮤트회로는 주파수/전압 변환수단(1)에 수평동기신호(HS)가 입력되면 주파수/전압 변환수단(1)에서 수평동기신호(HS)의 주파수에 비례하여 전압으로 변환시켜 출력시키고, 상기 주파수/전압 변환수단(1)에서 변환된 전압을 검출수단(2)에서 입력받아 수평동기신호(HS)의 변화를 검출하여, 수평동기신호(HS)의 변화에 따라 뮤트신호발생수단(3)의 제 1단안정 멀티바이브레이터(3a) 또는 제 2단안정 멀티바이브레이터(3b)를 구동시켜 일정시간동안 뮤트신호(MS)를 발생시키게 된다.
한편 도면 제5도는 수평동기신호(HS)의 주파수가 높아지게 될경우에의 각 부파형도이고, 도면 제6도는 수평동기신호(HS)의 주파수가 낮아지게 될경우의 각 부파형도로서, 제5도와 제6도를 참조하여 수평주파수가 높아지게 될경우와 수평주파수가 낮아지게 될 경우로 분리하여 상세히 본 고안을 설명하면 다음과 같다.
먼저 수평주파수가 높아지게 될 경우 즉, 수평동기신호(HS)의 주파수가 높아지게 될 경우에는 제5도와 같이, 주파수/전압 변환수단(1)에서 출력되는 (a)와 같은 전압파형이 제 1비교부(2b)에 인가되고, 제 1비교부(2b)의 반전증폭기(OP1)에서는 기준전압설정부(2a)에서 설정되어 비반전단자로 입력되는 기준전압과 비교하여의 비로 주파수/전압 변환수단(1)에서 출력된 전압을 증폭하여 (b)와 같은 파형의 전압을 출력하게 된다.
이때 반전증폭기(OP1)로 입력되는 기준전압설정부(2a)의 기준전압을 설정하게 되는 저항(R4, R5)는 제 1단안정 멀티바이브레이터(3a)의 입력조건상 하이로 인식되도록 저항값을 설정하게 된다.
따라서 제 1단안정 멀티바이브레이터(3a)에는 제 1비교부(2b)에서 출력되는 (b)와 같은 파형을 입력받아 로우로 떨어지게 되는 하강에지 부분에서 하이로 되는 (d)와 같은 파형의 신호를 출력하게 되고, 제 2비교부(2c)에서는 제 1비교부(2b)에서 출력되는 (b)와 같은 파형을 입력받아 기준전압설정부(2a)에서 출력되는 기준전압과 비교하여 (c)와 같은 파형의 하이신호를 출력하게 된다.
이후 제2단안정 멀티바이브레이터(3b)는 로우신호만이 입력될때만 구동되므로서, 제 2단안정 멀티바이브레이터(3b)의 출력은 로우신호가 출력되어지고, OR게이터부(3c)에서는 상기 제 1단안정 멀티바이브레이터(3a)와 제 2단안정 멀티바이브레이터(3b)의 출력을 논리조합하므로서, 제 1단안정 멀티바이브레이터(3a)에서 출력된 신호를 출력하여 (e)와 같은 뮤트신호(MS)를 블랭킹회로로 출력하게 된다.
상기에서와 같이 제 2비교부(2c)에서 (c)와 같은 하이만 지속되는 파형이 출력되는 이유는 제 2비교부(2c)의 반전증폭기(OP2)는 정극성의 펄스 즉, 하이가 입력될때만 부극성의 펄스인 로우신호를 출력하도록 되어있기 때문이다.
이와는 역으로 제6도에서와 같이, 수평동기신호(HS)가 낮아지게 되면, 주파수/전압 변환수단(1)에서 이와 비례하여 낮아진 제6도의 (a)와 같은 파형의 전압을 출력하게 되고, 제 1비교부(2b)에서 상기에서 설명한 바와같은 기준전압설정부(2a)에서 설정된 기준전압과 비교하여 제 1단안정 멀티바이브레이터(3a)로 (b)와같은 파형의 전압을 출력하게 된다.
따라서 제 1단안정 멀티바이브레이터(3a)는 하이 신호를 입력받게 되므로, 아무런 신호도 출력하지 못하게 되며, 제 2비교부(2c)에서는 상기에서 설명한 바와같이 기준전압설정부(2a)에서 설정된 기준전압과 제 1비교부(2b)에서 출력된 (b)와 같은 파형의 전압과 비교하여 (c)와 같은 파형의 신호를 출력하게 된다.
그러면 제 2단안정 멀티바이브레이터(3b)에서는 (c)와같은 파형의 신호를 입력받아 구동되여 (d)와 같은 일정시간동안 일정한 펄스를 출력하게 되고, OR게이터부(3c)에서는 제 1단안정 멀티바이브레이터(3a)와 제2단 안정 멀티바이브레이터(3b)에서 출력된 신호를 논리 조합하여 제 2단안정 멀티바이브레이터(3b)에서 출력된 신호를 출력하여 블랭킹회로로 (e)와같은 뮤트신호를 출력하게 된다.
그러므로 수평동기신호(HS)가 높아지거나 또는 낮아지든간에 제 1단안정 멀티바이브레이터(3a) 또는 제 2단안정 멀티바이브레이터(3b)로부터 출력되는 일정한 펄스의 신호를 OR게이터부(3c)에서 출력이 있는 신호를 선택하여 뮤트신호(MS)를 발생시켜 블랭킹회로로 출력하여 화면의 과도현상을 억제 하게되는 것이다.
이상에서 설명한 바와같이 수평동기신호(HS)의 주파수를 주파수/전압 변환수단(1)을 이용하여 전압으로 변환시켜 기준전압과 비교하여 수평동기신호(HS)의 변화를 인식할 수 있도록 하여 뮤트신호(MS)를 발생시키게 하므로서, 수평동기신호(HS)의 주파수를 인식하는데 까지의 지연시간이 거의 없게되여 수평동기신호(HS)가 바뀔때마다 화면상에 나타나게 되는 과도상태를 방지할 수 있는 효과가 있는 것이다.

Claims (3)

  1. 입력되는 수평동기신호(HS)의 주파수를 전압으로 변환시키는 주파수/전압 변환수단(1)과, 상기 주파수/전압 변환수단(1)에서 변환 출력된 전압을 입력받아 수평동기신호(HS)의 주파수 변화를 검출하는 검출수단(2)과, 상기 검출수단(2)에서 검출된 수평동기신호(HS)의 주파수 변화에 따라 뮤트신호(MS)를 발생시키는 뮤트신호발생수단(3)으로 구성된 것을 특징으로 하는 모니터의 뮤트회로
  2. 제 1항에 있어서, 상기 검출수단(2)은 제 1비교부(2b)와 제 2비교부(2c)의 기준전압을 설정하는 기준전압설정부(2a)와, 상기 주파수/전압 변환수단(1)에서 변환된 전압을 입력받아 기준전압설정부(2a)에서 설정된 기준전압과 비교하여 뮤트신호발생수단(3)의 제 1단안정 멀티바이브레이터(3a)의 구동신호를 출력하는 제 1비교부(2b)와, 상기 주파수/전압 변환수단(1)에서 변환된 전압을 입력받아 기준전압설정부(2a)에서 설정된 전압과 비교하여 뮤트신호발생수단(3)의 제 2단안정 멀티바이브레이터(3b)의 구동신호를 출력하는 제 2비교부(2c)로 구성된 것을 특징으로 하는 모니터의 뮤트회로
  3. 제 1항 또는 제2항에 있어서, 상기 뮤트신호발생수단(3)은 상기 제 1비교부(2b)에서 출력된 구동신호를 인가받아 구동되여 일정시간의 뮤트신호(MS)를 발생시키는 제 1단안정 멀티바이브레이터(3a)와, 제 2비교부(2c)에서 출력된 구동신호를 인가받아 구동되어 일정시간의 뮤트신호(MS)를 발생시키는 제 2단안정 멀티바이브레이터(3b)와, 상기 제 1단안정 멀티바이브레이터(3a)와 제 2단안정 멀티바이브레이터(3b)에서 출력되는 뮤트신호(MS)를 논리조합하는 OR게이터부(3c)로 구성된 것을 특징으로 하는 모니터의 뮤트회로
KR2019950000563U 1995-01-16 1995-01-16 모니터의 뮤트회로 KR0122946Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950000563U KR0122946Y1 (ko) 1995-01-16 1995-01-16 모니터의 뮤트회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950000563U KR0122946Y1 (ko) 1995-01-16 1995-01-16 모니터의 뮤트회로

Publications (2)

Publication Number Publication Date
KR960027926U KR960027926U (ko) 1996-08-17
KR0122946Y1 true KR0122946Y1 (ko) 1998-10-15

Family

ID=19406741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950000563U KR0122946Y1 (ko) 1995-01-16 1995-01-16 모니터의 뮤트회로

Country Status (1)

Country Link
KR (1) KR0122946Y1 (ko)

Also Published As

Publication number Publication date
KR960027926U (ko) 1996-08-17

Similar Documents

Publication Publication Date Title
KR100307979B1 (ko) 보조비디오데이타슬라이서
US4204229A (en) Video contrast expanding arrangement
US6195133B1 (en) Digital automatic gain control (AGC) circuit
JPH03117995A (ja) 色信号輪郭補正装置
KR0122946Y1 (ko) 모니터의 뮤트회로
EP0467373A2 (en) Black level compensation circuit
US4682087A (en) Apparatus for controlling amplitude of vertical deflection signal
US5889558A (en) Variable black level bias image display
US6441871B1 (en) Method for correcting amplitude of synchronizing signal of composite video signal and device therefor
US5321504A (en) Modified black-level regulation based on warm up detection of CRT
US5003391A (en) Circuitry for processing a synchronizing signal
KR960007562Y1 (ko) 자동이득제어회로
KR100209378B1 (ko) 휘도신호의 흑레벨 보정장치
KR950010063B1 (ko) 영상신호의 자동 이득 조절 및 클램핑 회로
KR100241764B1 (ko) 고화질 텔레비젼용 자동이득 제어장치
JP2877072B2 (ja) カソード電流検出回路
JP3412456B2 (ja) 自動利得制御装置
KR910008287Y1 (ko) 컬러tv의 지터 제거회로
JP2696815B2 (ja) テレビの自動選局回路
KR940003351B1 (ko) 조도에 따른 자동이득 제어증폭기 이득 제어회로
JPS62293Y2 (ko)
JP2745667B2 (ja) 玄関カメラ装置
KR0143973B1 (ko) 티브이 모니터상의 캐릭터 편차 보정회로
KR0170238B1 (ko) 중간 주파수 신호처리용 자동이득 제어회로
JPH06245100A (ja) 映像信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090423

Year of fee payment: 12

EXPY Expiration of term