JPH08212104A - 情報処理装置および情報処理装置における命令トレース方法 - Google Patents
情報処理装置および情報処理装置における命令トレース方法Info
- Publication number
- JPH08212104A JPH08212104A JP7015270A JP1527095A JPH08212104A JP H08212104 A JPH08212104 A JP H08212104A JP 7015270 A JP7015270 A JP 7015270A JP 1527095 A JP1527095 A JP 1527095A JP H08212104 A JPH08212104 A JP H08212104A
- Authority
- JP
- Japan
- Prior art keywords
- timer interrupt
- performance
- interval
- correction
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 タイマ割り込みで動作するプログラムが存在
しても、支障なく性能測定を行うことができるようにす
ること。 【構成】 端末１から性能データの採取を指示すると、
性能測定手段２ａは１命令毎に割り込みを発生してＰＳ
Ｗを採取してメモリ３に書き込む。また、性能測定手段
２ａはタイマ割込み補正機構２ｃに性能採取の指示を通
知する。タイマ割込み補正機構２ｃは、上記通知がある
と、性能データを書き出すことによるシステムの処理速
度の遅延に応じて、処理手段２ｂに対するタイマ割込み
の間隔を補正する。処理手段２ｂは、上記タイマ割込み
補正機構２ｃにより補正されたタイマ割り込み間隔で起
動され所定の処理を実行する。
しても、支障なく性能測定を行うことができるようにす
ること。 【構成】 端末１から性能データの採取を指示すると、
性能測定手段２ａは１命令毎に割り込みを発生してＰＳ
Ｗを採取してメモリ３に書き込む。また、性能測定手段
２ａはタイマ割込み補正機構２ｃに性能採取の指示を通
知する。タイマ割込み補正機構２ｃは、上記通知がある
と、性能データを書き出すことによるシステムの処理速
度の遅延に応じて、処理手段２ｂに対するタイマ割込み
の間隔を補正する。処理手段２ｂは、上記タイマ割込み
補正機構２ｃにより補正されたタイマ割り込み間隔で起
動され所定の処理を実行する。
Description
【０００１】
【産業上の利用分野】本発明は、プログラムを１ステッ
プ毎にトレースしプロセッサの性能を測定する性能測定
ツールを備えた情報処理装置および命令トレース方法に
関し、さらに詳細には、タイマ割り込みで常時動作する
プログラムが存在する場合においても、支障なく性能測
定を行うことができる情報処理装置および命令トレース
方法に関するものである。
プ毎にトレースしプロセッサの性能を測定する性能測定
ツールを備えた情報処理装置および命令トレース方法に
関し、さらに詳細には、タイマ割り込みで常時動作する
プログラムが存在する場合においても、支障なく性能測
定を行うことができる情報処理装置および命令トレース
方法に関するものである。
【０００２】
【従来の技術】プログラムを１ステップ毎にトレースし
プロセッサの性能を測定する性能測定ツールとしては、
次のものが知られている。図４は上記性能測定ツール備
えたマルチプロセッサ・システムを示す図である。
プロセッサの性能を測定する性能測定ツールとしては、
次のものが知られている。図４は上記性能測定ツール備
えたマルチプロセッサ・システムを示す図である。
【０００３】同図において、１００は端末、１０１は第
１のプロセッサ（以下プロセッサＡという）、１０３は
第２のプロセッサ（以下プロセッサＢという）、１０２
はプロセッサ間の共用メモリ、１０４はディスク等の外
部記憶装置である。同図に示す性能測定ツールは、プロ
セッサＡで走行するプログラムを１ステップ毎にトレー
スするものであり、性能データとは１ステップ毎の命令
のトレースをいう。また、性能データの保存はプロセッ
サ間共用メモリ１０２を使用してプロセッサＢで外部記
憶装置１０４上のファイルに保存する。
１のプロセッサ（以下プロセッサＡという）、１０３は
第２のプロセッサ（以下プロセッサＢという）、１０２
はプロセッサ間の共用メモリ、１０４はディスク等の外
部記憶装置である。同図に示す性能測定ツールは、プロ
セッサＡで走行するプログラムを１ステップ毎にトレー
スするものであり、性能データとは１ステップ毎の命令
のトレースをいう。また、性能データの保存はプロセッ
サ間共用メモリ１０２を使用してプロセッサＢで外部記
憶装置１０４上のファイルに保存する。
【０００４】同図において、端末１００から起動を指示
されると、プロセッサＡの性能測定ツールは、カーネル
に対して性能データ採取を指示する。カーネルでは、１
命令毎に割り込みを発生させ、例えば、アドレス、命令
コード、フラグ等からなるその時のＰＳＷ（プログラム
・ステータス・ワード：、以下、ＰＳＷという）を採取
し、プロセッサ間共用メモリ１０２に書き込む。
されると、プロセッサＡの性能測定ツールは、カーネル
に対して性能データ採取を指示する。カーネルでは、１
命令毎に割り込みを発生させ、例えば、アドレス、命令
コード、フラグ等からなるその時のＰＳＷ（プログラム
・ステータス・ワード：、以下、ＰＳＷという）を採取
し、プロセッサ間共用メモリ１０２に書き込む。
【０００５】プロセッサＢは上記プロセッサ間共用メモ
リ１０２に書き込まれたＰＳＷを読み出し、上記したよ
うに外部記憶装置１０４上のファイルに保存する。
リ１０２に書き込まれたＰＳＷを読み出し、上記したよ
うに外部記憶装置１０４上のファイルに保存する。
【０００６】
【発明が解決しようとする課題】ところで、上記した性
能測定ツールにおいて、図５に示すように、性能測定を
行っているプロセッサに一定時間間隔のタイマ割り込み
で常時動作しているようなプログラム１０１ａが存在し
た場合、次のような問題が発生する。図５のシステムで
性能測定ツールを動作させると、前記したようにカーネ
ルが１ステップ毎に割り込みを発生させ、その割り込み
処理を行うプログラムがＰＳＷをプロセッサ間共用メモ
リ１０２に書き出すが、その際、上記割り込みにより１
命令が実行される毎に、通常、数百ステップの割り込み
処理が走行する。このため、見かけ上プロセッサＡの処
理速度が非常に遅くなる。
能測定ツールにおいて、図５に示すように、性能測定を
行っているプロセッサに一定時間間隔のタイマ割り込み
で常時動作しているようなプログラム１０１ａが存在し
た場合、次のような問題が発生する。図５のシステムで
性能測定ツールを動作させると、前記したようにカーネ
ルが１ステップ毎に割り込みを発生させ、その割り込み
処理を行うプログラムがＰＳＷをプロセッサ間共用メモ
リ１０２に書き出すが、その際、上記割り込みにより１
命令が実行される毎に、通常、数百ステップの割り込み
処理が走行する。このため、見かけ上プロセッサＡの処
理速度が非常に遅くなる。
【０００７】一方、上記プログラム１０１ａのタイマ割
り込みの間隔は変わらないため、次の問題が生ずる。 見かけ上のプロセッサＡの処理速度が遅くなってい
るので、上記プログラム１０１ａのタイマ割り込みが頻
繁に発生することとなる。 ＯＳが共用メモリ１０２へＰＳＷを書き出す速度よ
り上記プログラム１０１ａのタイマ割り込みを発生させ
る間隔が短い場合、タイマ割り込みばかりが発生して、
タイマ割り込み以外の処理が進まなくなる。
り込みの間隔は変わらないため、次の問題が生ずる。 見かけ上のプロセッサＡの処理速度が遅くなってい
るので、上記プログラム１０１ａのタイマ割り込みが頻
繁に発生することとなる。 ＯＳが共用メモリ１０２へＰＳＷを書き出す速度よ
り上記プログラム１０１ａのタイマ割り込みを発生させ
る間隔が短い場合、タイマ割り込みばかりが発生して、
タイマ割り込み以外の処理が進まなくなる。
【０００８】本発明は上記した問題点を考慮してなされ
たものであって、タイマ割り込みで動作するプログラム
が存在しても、支障なく性能測定を行うことができる情
報処理装置および情報処理装置における命令トレース方
法を提供することである。
たものであって、タイマ割り込みで動作するプログラム
が存在しても、支障なく性能測定を行うことができる情
報処理装置および情報処理装置における命令トレース方
法を提供することである。
【０００９】
【課題を解決するための手段】図１は本発明の原理図で
ある。同図において、１は端末、２はプロセッサ、３は
メモリであり、プロセッサ２は、性能測定手段２ａとタ
イマ割込みにより起動される処理手段２ｂと、タイマ割
込み補正手段２ｃと、補正テーブル２ｄとを備えてい
る。
ある。同図において、１は端末、２はプロセッサ、３は
メモリであり、プロセッサ２は、性能測定手段２ａとタ
イマ割込みにより起動される処理手段２ｂと、タイマ割
込み補正手段２ｃと、補正テーブル２ｄとを備えてい
る。
【００１０】上記課題を解決するため、本発明の請求項
１の発明は、図１に示すように、実行される命令をトレ
ースし、性能データを書き出す性能測定手段と、タイマ
割り込みにより起動される処理手段とを具備し、上記性
能測定手段により命令をトレースしその性能を測定する
情報処理装置において、上記処理手段を起動するタイマ
割り込みの間隔を補正するタイマ割り込み補正手段を設
け、タイマ割り込み補正手段が、性能測定時のシステム
の処理速度に応じて、上記処理手段を起動するタイマ割
り込みの間隔を補正するように構成したものである。
１の発明は、図１に示すように、実行される命令をトレ
ースし、性能データを書き出す性能測定手段と、タイマ
割り込みにより起動される処理手段とを具備し、上記性
能測定手段により命令をトレースしその性能を測定する
情報処理装置において、上記処理手段を起動するタイマ
割り込みの間隔を補正するタイマ割り込み補正手段を設
け、タイマ割り込み補正手段が、性能測定時のシステム
の処理速度に応じて、上記処理手段を起動するタイマ割
り込みの間隔を補正するように構成したものである。
【００１１】本発明の請求項２の発明は、請求項１の発
明において、タイマ割り込み間隔の補正値を登録する補
正テーブルを設け、タイマ割り込み補正手段が、上記補
正テーブルに登録された補正値に基づき、処理手段を起
動するタイマ割り込みの間隔を補正するように構成した
ものである。本発明の請求項３の発明は、実行される命
令をトレースして性能データを書き出すことにより、情
報処理装置の性能測定を行う命令トレース方法におい
て、タイマ割り込みにより起動される処理手段のタイマ
割り込みの間隔を、性能データを書き出すことによりシ
ステムの処理速度が遅くなることを考慮して補正するよ
うにしたものである。
明において、タイマ割り込み間隔の補正値を登録する補
正テーブルを設け、タイマ割り込み補正手段が、上記補
正テーブルに登録された補正値に基づき、処理手段を起
動するタイマ割り込みの間隔を補正するように構成した
ものである。本発明の請求項３の発明は、実行される命
令をトレースして性能データを書き出すことにより、情
報処理装置の性能測定を行う命令トレース方法におい
て、タイマ割り込みにより起動される処理手段のタイマ
割り込みの間隔を、性能データを書き出すことによりシ
ステムの処理速度が遅くなることを考慮して補正するよ
うにしたものである。
【００１２】
【作用】図１において、端末１から性能データの採取を
指示すると、性能測定手段２ａは１命令毎に割り込みを
発生してＰＳＷを採取してメモリ３に書き込む。また、
性能測定手段２ａはタイマ割込み補正機構２ｃに性能採
取の指示を通知する。タイマ割込み補正機構２ｃは、上
記通知があると、性能データを書き出すことによるシス
テムの処理速度の遅延に応じて、処理手段２ｂに対する
タイマ割込みの間隔を補正する。処理手段２ｂは、上記
タイマ割込み補正機構２ｃにより補正されたタイマ割り
込み間隔で起動され所定の処理を実行する。
指示すると、性能測定手段２ａは１命令毎に割り込みを
発生してＰＳＷを採取してメモリ３に書き込む。また、
性能測定手段２ａはタイマ割込み補正機構２ｃに性能採
取の指示を通知する。タイマ割込み補正機構２ｃは、上
記通知があると、性能データを書き出すことによるシス
テムの処理速度の遅延に応じて、処理手段２ｂに対する
タイマ割込みの間隔を補正する。処理手段２ｂは、上記
タイマ割込み補正機構２ｃにより補正されたタイマ割り
込み間隔で起動され所定の処理を実行する。
【００１３】なお、タイマ割り込み間隔の補正値を登録
した補正テーブル２ｄを設け、端末１から性能採取を指
示する際、上記補正値の使用を指定することにより、タ
イマの割り込み間隔の補正値を設定できるように構成す
ることもできる。本発明の請求項１の発明においては、
上記のように、タイマ割り込み補正手段が、性能測定時
のシステムの処理速度に応じて、上記処理手段を起動す
るタイマ割り込みの間隔を補正するように構成したの
で、タイマ割り込みで動作するプログラムが存在して
も、支障なく性能測定を行うことができる。
した補正テーブル２ｄを設け、端末１から性能採取を指
示する際、上記補正値の使用を指定することにより、タ
イマの割り込み間隔の補正値を設定できるように構成す
ることもできる。本発明の請求項１の発明においては、
上記のように、タイマ割り込み補正手段が、性能測定時
のシステムの処理速度に応じて、上記処理手段を起動す
るタイマ割り込みの間隔を補正するように構成したの
で、タイマ割り込みで動作するプログラムが存在して
も、支障なく性能測定を行うことができる。
【００１４】本発明の請求項２の発明においては、請求
項１の発明において、補正テーブルに登録された補正値
に基づき、タイマ割り込み補正手段が、処理手段を起動
するタイマ割り込みの間隔を補正するように構成したの
で、補正テーブルの内容を書き換えることにより、タイ
マ割り込みの間隔を容易にかつ任意の値に書き換えるこ
とができる。
項１の発明において、補正テーブルに登録された補正値
に基づき、タイマ割り込み補正手段が、処理手段を起動
するタイマ割り込みの間隔を補正するように構成したの
で、補正テーブルの内容を書き換えることにより、タイ
マ割り込みの間隔を容易にかつ任意の値に書き換えるこ
とができる。
【００１５】本発明の請求項３の発明においては、情報
処理装置の命令トレース方法において、タイマ割り込み
により起動される処理手段のタイマ割り込みの間隔を、
性能データを書き出すことによりシステムの処理速度が
遅くなることを考慮して補正するようにしたので、請求
項１の発明と同様、タイマ割り込みで動作するプログラ
ムが存在しても、支障なく性能測定を行うことができ
る。
処理装置の命令トレース方法において、タイマ割り込み
により起動される処理手段のタイマ割り込みの間隔を、
性能データを書き出すことによりシステムの処理速度が
遅くなることを考慮して補正するようにしたので、請求
項１の発明と同様、タイマ割り込みで動作するプログラ
ムが存在しても、支障なく性能測定を行うことができ
る。
【００１６】
【実施例】図２は本発明の実施例を示す図である。同図
において、１１はプロセッサ、１２は端末であり、プロ
セッサ１１は、端末１２からの起動指示に応じて、性能
データの採取を指示する手段１１ａと、該手段１１ａの
指示により起動開始フラグがセットされる性能ツール用
制御表１１ｃと、性能データを採取する手段１１ｄとを
備えている。
において、１１はプロセッサ、１２は端末であり、プロ
セッサ１１は、端末１２からの起動指示に応じて、性能
データの採取を指示する手段１１ａと、該手段１１ａの
指示により起動開始フラグがセットされる性能ツール用
制御表１１ｃと、性能データを採取する手段１１ｄとを
備えている。
【００１７】性能ツール用制御表１１ｃはプロセッサで
一意な制御表であり、起動開始フラグを備え、上記手段
１１ａの出力により上記起動開始フラグがオンとなる。
また、プロセッサ１１はタイマ割り込みにより起動され
るプログラム１１ｂと、タイマ割り込み機構１１ｈと、
タイマ間隔を設定したタイマ制御用制御表１１ｇとを備
え、タイマ割り込み機構１１ｈは、上記制御表１１ｇに
設定されたタイマ間隔で割り込みをかけ、プログラム１
１ｂを起動させる。
一意な制御表であり、起動開始フラグを備え、上記手段
１１ａの出力により上記起動開始フラグがオンとなる。
また、プロセッサ１１はタイマ割り込みにより起動され
るプログラム１１ｂと、タイマ割り込み機構１１ｈと、
タイマ間隔を設定したタイマ制御用制御表１１ｇとを備
え、タイマ割り込み機構１１ｈは、上記制御表１１ｇに
設定されたタイマ間隔で割り込みをかけ、プログラム１
１ｂを起動させる。
【００１８】さらに、プロセッサ１１は、タイマ割り込
み間隔の補正値を設定する補正テーブル１１ｅと、タイ
マ割り込み補正機構１１ｆとを備え、タイマ割り込み補
正機構１１ｆは補正テーブル１１ｅに設定された補正値
に基づき制御表１１ｇに設定されるタイマ間隔を補正す
る。上記補正値は、性能データ採取時の処理速度の遅延
を考慮した補正値に設定されており、通常、１命令実行
する毎に、性能データ採取のための数百ステップの割り
込み処理が走行するので、タイマ割り込み間隔は上記補
正により数百倍に補正される。
み間隔の補正値を設定する補正テーブル１１ｅと、タイ
マ割り込み補正機構１１ｆとを備え、タイマ割り込み補
正機構１１ｆは補正テーブル１１ｅに設定された補正値
に基づき制御表１１ｇに設定されるタイマ間隔を補正す
る。上記補正値は、性能データ採取時の処理速度の遅延
を考慮した補正値に設定されており、通常、１命令実行
する毎に、性能データ採取のための数百ステップの割り
込み処理が走行するので、タイマ割り込み間隔は上記補
正により数百倍に補正される。
【００１９】なお、上記補正テーブル１１ｅを設けず、
予めタイマ間隔の補正値を組み込んでおき、組み込まれ
た補正値に基づきタイマ間隔を補正してもよい。図３は
本実施例の処理を示すフローチャートであり、図２、図
３により本実施例を説明する。ユーザが、端末１２より
性能データの採取の起動を指示すると（図３のステップ
Ｓ１）、性能データの採取を指示する手段１１ａは性能
ツール用制御表１１ｃの起動開始フラグをオンとすると
ともに、補正値が設定されている場合には、補正値をメ
モリ上に設定する（ステップＳ２）。
予めタイマ間隔の補正値を組み込んでおき、組み込まれ
た補正値に基づきタイマ間隔を補正してもよい。図３は
本実施例の処理を示すフローチャートであり、図２、図
３により本実施例を説明する。ユーザが、端末１２より
性能データの採取の起動を指示すると（図３のステップ
Ｓ１）、性能データの採取を指示する手段１１ａは性能
ツール用制御表１１ｃの起動開始フラグをオンとすると
ともに、補正値が設定されている場合には、補正値をメ
モリ上に設定する（ステップＳ２）。
【００２０】これにより、性能データ採取手段１１ｄは
ＰＳＷを採取し、メモリ１３に書き込む。一方、タイマ
割込み機構１１ｈによるタイマ割込みが発生すると（図
３のステップＴ１）、制御表１１ｃの起動開始フラグが
参照され（ステップＴ４）、起動開始フラグがオフであ
ると、通常のタイマ割込み処理が行われる（ステップＴ
４）。
ＰＳＷを採取し、メモリ１３に書き込む。一方、タイマ
割込み機構１１ｈによるタイマ割込みが発生すると（図
３のステップＴ１）、制御表１１ｃの起動開始フラグが
参照され（ステップＴ４）、起動開始フラグがオフであ
ると、通常のタイマ割込み処理が行われる（ステップＴ
４）。
【００２１】また、上記制御表１１ｃの起動開始フラグ
がオンであると、タイマ補正処理がが呼び出される（ス
テップＴ３）。すなわち、タイマ割り込み補正機構１１
ｆは前記補正値が設定されているか否かを判別し（ステ
ップＴ５）、設定されていない場合には、タイマ制御用
制御表１１ｇ内のタイマ割込み間隔をディフォルト値分
延長する（ステップＴ７）。
がオンであると、タイマ補正処理がが呼び出される（ス
テップＴ３）。すなわち、タイマ割り込み補正機構１１
ｆは前記補正値が設定されているか否かを判別し（ステ
ップＴ５）、設定されていない場合には、タイマ制御用
制御表１１ｇ内のタイマ割込み間隔をディフォルト値分
延長する（ステップＴ７）。
【００２２】また、前記補正値が設定されている場合に
は、設定された補正値により、タイマ制御用制御表１１
ｇ内のタイマ割込み間隔を補正する（ステップＴ６）。
そして、タイマ割り込み機構１１ｈは、タイマ割り込み
補正機構１１ｆにより補正されたタイマ間隔で割り込み
をかけてプログラム１１ｂを起動させる。以上のよう
に、本実施例においては、性能測定時、タイマ割り込み
により起動されるプログラムのタイマ割り込み間隔を、
性能データ採取時の処理速度の遅延を考慮した補正値で
補正しているので、タイマ割り込みで動作するプログラ
ムが存在しても、性能測定時、それに対するタイマ割り
込みが頻繁に発生することがなく、支障なく性能測定を
行うことができる。
は、設定された補正値により、タイマ制御用制御表１１
ｇ内のタイマ割込み間隔を補正する（ステップＴ６）。
そして、タイマ割り込み機構１１ｈは、タイマ割り込み
補正機構１１ｆにより補正されたタイマ間隔で割り込み
をかけてプログラム１１ｂを起動させる。以上のよう
に、本実施例においては、性能測定時、タイマ割り込み
により起動されるプログラムのタイマ割り込み間隔を、
性能データ採取時の処理速度の遅延を考慮した補正値で
補正しているので、タイマ割り込みで動作するプログラ
ムが存在しても、性能測定時、それに対するタイマ割り
込みが頻繁に発生することがなく、支障なく性能測定を
行うことができる。
【００２３】なお、本実施例をマルチプロセッサ・シス
テムに適用し、前記図４に示したように、第１のプロセ
ッサで採取したデータを共用メモリに書き込み、共用メ
モリに書き込まれた性能採取データを第２のプロセッサ
で外部記憶装置上のファイルに格納することもできる。
テムに適用し、前記図４に示したように、第１のプロセ
ッサで採取したデータを共用メモリに書き込み、共用メ
モリに書き込まれた性能採取データを第２のプロセッサ
で外部記憶装置上のファイルに格納することもできる。
【００２４】
【発明の効果】以上説明したように本発明においては、
タイマ割り込みにより起動されるプログラムのタイマ割
り込み間隔を、性能データ採取時の処理速度の遅延を考
慮した補正値で補正しているので、タイマ割り込みで動
作するプログラムが存在しても、性能測定時、それに対
するタイマ割り込みが頻繁に発生することがなく、支障
なく性能測定を行うことができる。
タイマ割り込みにより起動されるプログラムのタイマ割
り込み間隔を、性能データ採取時の処理速度の遅延を考
慮した補正値で補正しているので、タイマ割り込みで動
作するプログラムが存在しても、性能測定時、それに対
するタイマ割り込みが頻繁に発生することがなく、支障
なく性能測定を行うことができる。
【００２５】また、タイマ割り込み間隔の補正値を登録
した補正テーブルを設けて、性能測定手段の起動時、上
記補正テーブルに登録された補正値の使用を指定し、該
補正値に基づき、タイマ割り込みの間隔を補正すること
により、タイマ割り込みの間隔を容易にかつ任意の値に
補正することが可能となる。
した補正テーブルを設けて、性能測定手段の起動時、上
記補正テーブルに登録された補正値の使用を指定し、該
補正値に基づき、タイマ割り込みの間隔を補正すること
により、タイマ割り込みの間隔を容易にかつ任意の値に
補正することが可能となる。
【図１】本発明の原理図である。
【図２】本発明の実施例を示す図である。
【図３】本発明の実施例の処理を示すフローチャートで
ある。
ある。
【図４】性能測定ツール備えた従来のマルチプロセッサ
・システムを示す図である。
・システムを示す図である。
【図５】従来例の問題点を説明する図である。
１ 端末 ２ａ 性能測定手段 ２ｂ タイマ割込みにより起動される処理手段 ２ｃ タイマ割込み補正手段 ２ｄ 補正テーブル ２ プロセッサ ３ メモリ １１ プロセッサ １１ａ 性能データの採取を指示する手段 １１ｂ タイマ割込みにより起動されるプログラム １１ｃ 性能ツール用制御表 １１ｄ 性能データを採取する手段 １１ｈ タイマ割り込み機構 １１ｇ タイマ制御用制御表 １１ｅ 補正テーブル １１ｆ タイマ割り込み補正機構 １２ 端末 １３ メモリ
Claims (3)
- 【請求項１】 実行される命令をトレースし性能データ
を書き出す性能測定手段と、タイマ割り込みにより起動
される処理手段とを具備し、上記性能測定手段により、
命令をトレースしその性能を測定する情報処理装置にお
いて、 上記処理手段を起動するタイマ割り込みの間隔を補正す
るタイマ割り込み補正手段を設け、 タイマ割り込み補正手段は、性能測定時のシステムの処
理速度に応じて、上記処理手段を起動するタイマ割り込
みの間隔を補正することを特徴とする情報処理装置。 - 【請求項２】 タイマ割り込み間隔の補正値を登録する
補正テーブルを設けタイマ割り込み補正手段が、上記補
正テーブルに登録された補正値に基づき、処理手段を起
動するタイマ割り込みの間隔を補正することを特徴とす
る請求項１の情報処理装置。 - 【請求項３】 実行される命令をトレースして性能デー
タを書き出すことにより、情報処理装置の性能測定を行
う命令トレース方法において、 タイマ割り込みにより起動される処理手段のタイマ割り
込みの間隔を、性能データを書き出すことによりシステ
ムの処理速度が遅くなることを考慮して補正することを
特徴とする情報処理装置における命令トレース方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01527095A JP3330767B2 (ja) | 1995-02-01 | 1995-02-01 | 情報処理装置および情報処理装置におけるトレース取得方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01527095A JP3330767B2 (ja) | 1995-02-01 | 1995-02-01 | 情報処理装置および情報処理装置におけるトレース取得方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08212104A true JPH08212104A (ja) | 1996-08-20 |
| JP3330767B2 JP3330767B2 (ja) | 2002-09-30 |
Family
ID=11884177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01527095A Expired - Fee Related JP3330767B2 (ja) | 1995-02-01 | 1995-02-01 | 情報処理装置および情報処理装置におけるトレース取得方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3330767B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5088368B2 (ja) * | 2007-03-28 | 2012-12-05 | 富士通株式会社 | 情報処理装置、時間計測方法、および時間計測プログラム |
-
1995
- 1995-02-01 JP JP01527095A patent/JP3330767B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5088368B2 (ja) * | 2007-03-28 | 2012-12-05 | 富士通株式会社 | 情報処理装置、時間計測方法、および時間計測プログラム |
| US8825441B2 (en) | 2007-03-28 | 2014-09-02 | Fujitsu Limited | Information processing apparatus and time measurement method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3330767B2 (ja) | 2002-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08212104A (ja) | 情報処理装置および情報処理装置における命令トレース方法 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPS59178554A (ja) | デバツグ情報収集方式 | |
| JP3085309B2 (ja) | デバッグシステム | |
| JP2788353B2 (ja) | タスクトレース方法 | |
| JP2674873B2 (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| JPH05324395A (ja) | プログラムのデバッグ装置 | |
| JPS6128144A (ja) | トレ−ス動作実行装置 | |
| JPS58223855A (ja) | マイクロプログラムによる記憶アドレス管理装置 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPS62196742A (ja) | メモリ常駐モジユ−ルのデ−タ収集方式 | |
| JPS6277656A (ja) | プログラムデバッグ方式 | |
| JPH05204710A (ja) | イベントトレース装置 | |
| JPH08249019A (ja) | 演算装置およびその演算装置を使用したプログラマブルコントローラ | |
| JPS61210440A (ja) | レベルトレ−ス装置 | |
| JPS6280739A (ja) | 関数型情報処理装置のデバツグ制御方式 | |
| JPS63187339A (ja) | 情報処理装置 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPS625449A (ja) | 情報処理装置のデバツグ方式 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH0120778B2 (ja) | ||
| JPH02253336A (ja) | プログラム起動方式 | |
| JPS6140648A (ja) | ブレ−クポイント設定装置 | |
| JPS62282327A (ja) | 情報処理装置 | |
| JPH05313916A (ja) | 電子計算機における割込み処理方法及び電子計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020416 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
| LAPS | Cancellation because of no payment of annual fees |