JP3330767B2 - 情報処理装置および情報処理装置におけるトレース取得方法 - Google Patents
情報処理装置および情報処理装置におけるトレース取得方法Info
- Publication number
- JP3330767B2 JP3330767B2 JP01527095A JP1527095A JP3330767B2 JP 3330767 B2 JP3330767 B2 JP 3330767B2 JP 01527095 A JP01527095 A JP 01527095A JP 1527095 A JP1527095 A JP 1527095A JP 3330767 B2 JP3330767 B2 JP 3330767B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- timer interrupt
- correction
- performance
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プログラムを１ステッ
プ毎にトレースしプロセッサの性能を測定する性能測定
ツールを備えた情報処理装置およびトレース取得方法に
関し、さらに詳細には、タイマ割り込みで常時動作する
プログラムが存在する場合においても、支障なく性能測
定を行うことができる情報処理装置およびトレース取得
方法に関するものである。
プ毎にトレースしプロセッサの性能を測定する性能測定
ツールを備えた情報処理装置およびトレース取得方法に
関し、さらに詳細には、タイマ割り込みで常時動作する
プログラムが存在する場合においても、支障なく性能測
定を行うことができる情報処理装置およびトレース取得
方法に関するものである。
【０００２】
【従来の技術】プログラムを１ステップ毎にトレースし
プロセッサの性能を測定する性能測定ツールとしては、
次のものが知られている。図４は上記性能測定ツール備
えたマルチプロセッサ・システムを示す図である。同図
において、１００は端末、１０１は第１のプロセッサ
（以下プロセッサＡという）、１０３は第２のプロセッ
サ（以下プロセッサＢという）、１０２はプロセッサ間
の共用メモリ、１０４はディスク等の外部記憶装置であ
る。
プロセッサの性能を測定する性能測定ツールとしては、
次のものが知られている。図４は上記性能測定ツール備
えたマルチプロセッサ・システムを示す図である。同図
において、１００は端末、１０１は第１のプロセッサ
（以下プロセッサＡという）、１０３は第２のプロセッ
サ（以下プロセッサＢという）、１０２はプロセッサ間
の共用メモリ、１０４はディスク等の外部記憶装置であ
る。
【０００３】同図に示す性能測定ツールは、プロセッサ
Ａで走行するプログラムを１ステップ毎にトレースする
ものであり、性能データとは１ステップ毎の命令のトレ
ースをいう。また、性能データの保存はプロセッサ間共
用メモリ１０２を使用してプロセッサＢで外部記憶装置
１０４上のファイルに保存する。同図において、端末１
００から起動を指示されると、プロセッサＡの性能測定
ツールは、カーネルに対して性能データ採取を指示す
る。カーネルでは、１命令毎に割り込みを発生させ、例
えば、アドレス、命令コード、フラグ等からなるその時
のＰＳＷ（プログラム・ステータス・ワード：、以下、
ＰＳＷという）を採取し、プロセッサ間共用メモリ１０
２に書き込む。プロセッサＢは上記プロセッサ間共用メ
モリ１０２に書き込まれたＰＳＷを読み出し、上記した
ように外部記憶装置１０４上のファイルに保存する。
Ａで走行するプログラムを１ステップ毎にトレースする
ものであり、性能データとは１ステップ毎の命令のトレ
ースをいう。また、性能データの保存はプロセッサ間共
用メモリ１０２を使用してプロセッサＢで外部記憶装置
１０４上のファイルに保存する。同図において、端末１
００から起動を指示されると、プロセッサＡの性能測定
ツールは、カーネルに対して性能データ採取を指示す
る。カーネルでは、１命令毎に割り込みを発生させ、例
えば、アドレス、命令コード、フラグ等からなるその時
のＰＳＷ（プログラム・ステータス・ワード：、以下、
ＰＳＷという）を採取し、プロセッサ間共用メモリ１０
２に書き込む。プロセッサＢは上記プロセッサ間共用メ
モリ１０２に書き込まれたＰＳＷを読み出し、上記した
ように外部記憶装置１０４上のファイルに保存する。
【０００４】
【発明が解決しようとする課題】ところで、上記した性
能測定ツールにおいて、図５に示すように、性能測定を
行っているプロセッサに一定時間間隔のタイマ割り込み
で常時動作しているようなプログラム１０１ａが存在し
た場合、次のような問題が発生する。図５のシステムで
性能測定ツールを動作させると、前記したようにカーネ
ルが１ステップ毎に割り込みを発生させ、その割り込み
処理を行うプログラムがＰＳＷをプロセッサ間共用メモ
リ１０２に書き出すが、その際、上記割り込みにより１
命令が実行される毎に、通常、数百ステップの割り込み
処理が走行する。このため、見かけ上プロセッサＡの処
理速度が非常に遅くなる。
能測定ツールにおいて、図５に示すように、性能測定を
行っているプロセッサに一定時間間隔のタイマ割り込み
で常時動作しているようなプログラム１０１ａが存在し
た場合、次のような問題が発生する。図５のシステムで
性能測定ツールを動作させると、前記したようにカーネ
ルが１ステップ毎に割り込みを発生させ、その割り込み
処理を行うプログラムがＰＳＷをプロセッサ間共用メモ
リ１０２に書き出すが、その際、上記割り込みにより１
命令が実行される毎に、通常、数百ステップの割り込み
処理が走行する。このため、見かけ上プロセッサＡの処
理速度が非常に遅くなる。
【０００５】一方、上記プログラム１０１ａのタイマ割
り込みの間隔は変わらないため、次の問題が生ずる。
見かけ上のプロセッサＡの処理速度が遅くなっている
ので、上記プログラム１０１ａのタイマ割り込みが頻繁
に発生することとなる。 ＯＳが共用メモリ１０２へ
ＰＳＷを書き出す速度より上記プログラム１０１ａのタ
イマ割り込みを発生させる間隔が短い場合、タイマ割り
込みばかりが発生して、タイマ割り込み以外の処理が進
まなくなる。本発明は上記した問題点を考慮してなされ
たものであって、タイマ割り込みで動作するプログラム
が存在しても、支障なく性能測定を行うことができる情
報処理装置および情報処理装置における命令トレース方
法を提供することである。
り込みの間隔は変わらないため、次の問題が生ずる。
見かけ上のプロセッサＡの処理速度が遅くなっている
ので、上記プログラム１０１ａのタイマ割り込みが頻繁
に発生することとなる。 ＯＳが共用メモリ１０２へ
ＰＳＷを書き出す速度より上記プログラム１０１ａのタ
イマ割り込みを発生させる間隔が短い場合、タイマ割り
込みばかりが発生して、タイマ割り込み以外の処理が進
まなくなる。本発明は上記した問題点を考慮してなされ
たものであって、タイマ割り込みで動作するプログラム
が存在しても、支障なく性能測定を行うことができる情
報処理装置および情報処理装置における命令トレース方
法を提供することである。
【０００６】
【課題を解決するための手段】図１は本発明の原理図で
ある。同図において、１は端末、２はプロセッサ、３は
メモリであり、プロセッサ２は、タイマ割り込みを実行
するタイマ割り込み手段と、性能測定手段２ａとタイマ
割込みにより起動される処理手段２ｂと、タイマ制御用
制御表に記憶されたタイマ間隔を補正するタイマ割り込
み補正手段２ｃと、補正テーブル２ｄを備えている。上
記課題を解決するため、本発明の請求項１の発明は、情
報処理装置に、タイマ割り込みにより起動される処理手
段と、前記処理手段を識別する識別情報とタイマ間隔と
を対応付けて記憶するタイマ制御用制御表と、前記タイ
マ制御用制御表に従いタイマ割り込みを実行して前記処
理手段を起動するタイマ割り込み手段と、前記タイマ間
隔を補正するためのタイマ補正値を記憶する補正テーブ
ルと、命令をトレースしてその性能を測定する性能測定
手段と、前記性能測定手段が起動されると前記補正テー
ブルに記憶されたタイマ補正値に基づいて前記タイマ制
御用制御表に記憶されたタイマ間隔を補正するタイマ割
り込み補正手段とを設けたものである。本発明の請求項
２の発明は、情報処理装置が行うトレース取得方法にお
いて、タイマ割り込みにより起動される処理を識別する
識別情報とタイマ間隔とを対応付けて記憶したタイマ制
御用制御表に従いタイマ割り込みを実行して該処理を起
動するタイマ割り込みステップと、命令をトレースして
その性能を測定する性能測定プログラムが起動されると
前記タイマ間隔を補正するためのタイマ補正値を記憶し
た補正テーブルに基づいて前記タイマ制御用制御表に記
憶したタイマ間隔を補正するタイマ割り込み補正ステッ
プとを実行することにより、トレースを取得するように
したものである。
ある。同図において、１は端末、２はプロセッサ、３は
メモリであり、プロセッサ２は、タイマ割り込みを実行
するタイマ割り込み手段と、性能測定手段２ａとタイマ
割込みにより起動される処理手段２ｂと、タイマ制御用
制御表に記憶されたタイマ間隔を補正するタイマ割り込
み補正手段２ｃと、補正テーブル２ｄを備えている。上
記課題を解決するため、本発明の請求項１の発明は、情
報処理装置に、タイマ割り込みにより起動される処理手
段と、前記処理手段を識別する識別情報とタイマ間隔と
を対応付けて記憶するタイマ制御用制御表と、前記タイ
マ制御用制御表に従いタイマ割り込みを実行して前記処
理手段を起動するタイマ割り込み手段と、前記タイマ間
隔を補正するためのタイマ補正値を記憶する補正テーブ
ルと、命令をトレースしてその性能を測定する性能測定
手段と、前記性能測定手段が起動されると前記補正テー
ブルに記憶されたタイマ補正値に基づいて前記タイマ制
御用制御表に記憶されたタイマ間隔を補正するタイマ割
り込み補正手段とを設けたものである。本発明の請求項
２の発明は、情報処理装置が行うトレース取得方法にお
いて、タイマ割り込みにより起動される処理を識別する
識別情報とタイマ間隔とを対応付けて記憶したタイマ制
御用制御表に従いタイマ割り込みを実行して該処理を起
動するタイマ割り込みステップと、命令をトレースして
その性能を測定する性能測定プログラムが起動されると
前記タイマ間隔を補正するためのタイマ補正値を記憶し
た補正テーブルに基づいて前記タイマ制御用制御表に記
憶したタイマ間隔を補正するタイマ割り込み補正ステッ
プとを実行することにより、トレースを取得するように
したものである。
【０００７】
【作用】図１において、端末１から性能データの採取を
指示すると、性能測定手段２ａは１命令毎に割り込みを
発生してＰＳＷを採取してメモリ３に書き込む。タイマ
割り込み手段は、タイマ制御用制御表に従いタイマ割り
込みを実行して上記処理手段２ｂを起動する。処理手段
２ｂは、上記タイマ割り込み間隔で起動され所定の処理
を実行する。タイマ割り込み補正手段２ｃは性能測定手
段２ａが起動されると前記補正テーブルに記憶されたタ
イマ補正値に基づいて前記タイマ制御用制御表に記憶す
るタイマ間隔を補正する。本発明の請求項１の発明にお
いては、上記のように、タイマ割り込みにより起動され
る処理手段と、該処理手段を識別する識別情報とタイマ
間隔とを対応付けて記憶するタイマ制御用制御表と、前
記タイマ制御用制御表に従いタイマ割り込みを実行して
前記処理手段を起動するタイマ割り込み手段と、前記タ
イマ間隔を補正するためのタイマ補正値を記憶する補正
テーブルと、命令をトレースしてその性能を測定する性
能測定手段と、性能測定手段２ａが起動されると前記補
正テーブルに記憶されたタイマ補正値に基づいて前記タ
イマ制御用制御表に記憶されたタイマ間隔を補正するタ
イマ割り込み補正手段とを設けたので、タイマ割り込み
で動作するプログラムが存在しても、支障なく性能測定
を行うことができる。また、タイマ間隔を補正する補正
値を記憶した補正テーブルを設け、前記タイマ割り込み
補正手段が前記タイマ制御用制御表に記憶するタイマ間
隔を補正する際、上記補正テーブルに記憶した補正値に
基づいて行うようにしたので、テーブルの内容を書き換
えることにより、タイマ割り込みの間隔を容易にかつ任
意の値に書き換えることができる。本発明の請求項２の
発明においては、情報処理装置が、タイマ割り込みによ
り起動される処理を識別する識別情報とタイマ間隔とを
対応付けて記憶したタイマ制御用制御表に従いタイマ割
り込みを実行して該処理を起動するタイマ割り込みステ
ップと、命令をトレースしてその性能を測定する性能測
定プログラムが起動されると前記タイマ間隔を補正する
ためのタイマ補正値を記憶した補正テーブルに基づいて
前記タイマ制御用制御表に記憶したタイマ間隔を補正す
るタイマ割り込み補正ステップとを実行することにより
トレースを取得するようにしたので、請求項１の発明と
同様、タイマ割り込みで動作するプログラムが存在して
も、支障なく性能測定を行うことができる。
指示すると、性能測定手段２ａは１命令毎に割り込みを
発生してＰＳＷを採取してメモリ３に書き込む。タイマ
割り込み手段は、タイマ制御用制御表に従いタイマ割り
込みを実行して上記処理手段２ｂを起動する。処理手段
２ｂは、上記タイマ割り込み間隔で起動され所定の処理
を実行する。タイマ割り込み補正手段２ｃは性能測定手
段２ａが起動されると前記補正テーブルに記憶されたタ
イマ補正値に基づいて前記タイマ制御用制御表に記憶す
るタイマ間隔を補正する。本発明の請求項１の発明にお
いては、上記のように、タイマ割り込みにより起動され
る処理手段と、該処理手段を識別する識別情報とタイマ
間隔とを対応付けて記憶するタイマ制御用制御表と、前
記タイマ制御用制御表に従いタイマ割り込みを実行して
前記処理手段を起動するタイマ割り込み手段と、前記タ
イマ間隔を補正するためのタイマ補正値を記憶する補正
テーブルと、命令をトレースしてその性能を測定する性
能測定手段と、性能測定手段２ａが起動されると前記補
正テーブルに記憶されたタイマ補正値に基づいて前記タ
イマ制御用制御表に記憶されたタイマ間隔を補正するタ
イマ割り込み補正手段とを設けたので、タイマ割り込み
で動作するプログラムが存在しても、支障なく性能測定
を行うことができる。また、タイマ間隔を補正する補正
値を記憶した補正テーブルを設け、前記タイマ割り込み
補正手段が前記タイマ制御用制御表に記憶するタイマ間
隔を補正する際、上記補正テーブルに記憶した補正値に
基づいて行うようにしたので、テーブルの内容を書き換
えることにより、タイマ割り込みの間隔を容易にかつ任
意の値に書き換えることができる。本発明の請求項２の
発明においては、情報処理装置が、タイマ割り込みによ
り起動される処理を識別する識別情報とタイマ間隔とを
対応付けて記憶したタイマ制御用制御表に従いタイマ割
り込みを実行して該処理を起動するタイマ割り込みステ
ップと、命令をトレースしてその性能を測定する性能測
定プログラムが起動されると前記タイマ間隔を補正する
ためのタイマ補正値を記憶した補正テーブルに基づいて
前記タイマ制御用制御表に記憶したタイマ間隔を補正す
るタイマ割り込み補正ステップとを実行することにより
トレースを取得するようにしたので、請求項１の発明と
同様、タイマ割り込みで動作するプログラムが存在して
も、支障なく性能測定を行うことができる。
【０００８】
【実施例】図２は本発明の実施例を示す図である。同図
において、１１はプロセッサ、１２は端末であり、プロ
セッサ１１は、端末１２からの起動指示に応じて、性能
データの採取を指示する手段１１ａと、該手段１１ａの
指示により起動開始フラグがセットされる性能ツール用
制御表１１ｃと、性能データを採取する手段１１ｄとを
備えている。性能ツール用制御表１１ｃはプロセッサで
一意な制御表であり、起動開始フラグを備え、上記手段
１１ａの出力により上記起動開始フラグがオンとなる。
また、プロセッサ１１はタイマ割り込みにより起動され
るプログラム１１ｂと、タイマ割り込み機構１１ｈと、
タイマ間隔を設定したタイマ制御用制御表１１ｇとを備
え、タイマ割り込み機構１１ｈは、上記制御表１１ｇに
設定されたタイマ間隔で割り込みをかけ、プログラム１
１ｂを起動させる。
において、１１はプロセッサ、１２は端末であり、プロ
セッサ１１は、端末１２からの起動指示に応じて、性能
データの採取を指示する手段１１ａと、該手段１１ａの
指示により起動開始フラグがセットされる性能ツール用
制御表１１ｃと、性能データを採取する手段１１ｄとを
備えている。性能ツール用制御表１１ｃはプロセッサで
一意な制御表であり、起動開始フラグを備え、上記手段
１１ａの出力により上記起動開始フラグがオンとなる。
また、プロセッサ１１はタイマ割り込みにより起動され
るプログラム１１ｂと、タイマ割り込み機構１１ｈと、
タイマ間隔を設定したタイマ制御用制御表１１ｇとを備
え、タイマ割り込み機構１１ｈは、上記制御表１１ｇに
設定されたタイマ間隔で割り込みをかけ、プログラム１
１ｂを起動させる。
【０００９】さらに、プロセッサ１１は、タイマ割り込
み間隔の補正値を設定する補正テーブル１１ｅと、タイ
マ割り込み補正機構１１ｆとを備え、タイマ割り込み補
正機構１１ｆは補正テーブル１１ｅに設定された補正値
に基づき制御表１１ｇに設定されるタイマ間隔を補正す
る。上記補正値は、性能データ採取時の処理速度の遅延
を考慮した補正値に設定されており、通常、１命令実行
する毎に、性能データ採取のための数百ステップの割り
込み処理が走行するので、タイマ割り込み間隔は上記補
正により数百倍に補正される。なお、上記補正テーブル
１１ｅを設けず、予めタイマ間隔の補正値を組み込んで
おき、組み込まれた補正値に基づきタイマ間隔を補正し
てもよい。
み間隔の補正値を設定する補正テーブル１１ｅと、タイ
マ割り込み補正機構１１ｆとを備え、タイマ割り込み補
正機構１１ｆは補正テーブル１１ｅに設定された補正値
に基づき制御表１１ｇに設定されるタイマ間隔を補正す
る。上記補正値は、性能データ採取時の処理速度の遅延
を考慮した補正値に設定されており、通常、１命令実行
する毎に、性能データ採取のための数百ステップの割り
込み処理が走行するので、タイマ割り込み間隔は上記補
正により数百倍に補正される。なお、上記補正テーブル
１１ｅを設けず、予めタイマ間隔の補正値を組み込んで
おき、組み込まれた補正値に基づきタイマ間隔を補正し
てもよい。
【００１０】図３は本実施例の処理を示すフローチャー
トであり、図２、図３により本実施例を説明する。ユー
ザが、端末１２より性能データの採取の起動を指示する
と（図３のステップＳ１）、性能データの採取を指示す
る手段１１ａは性能ツール用制御表１１ｃの起動開始フ
ラグをオンとするとともに、補正値が設定されている場
合には、補正値をメモリ上に設定する（ステップＳ
２）。これにより、性能データ採取手段１１ｄはＰＳＷ
を採取し、メモリ１３に書き込む。一方、タイマ割込み
機構１１ｈによるタイマ割込みが発生すると（図３のス
テップＴ１）、制御表１１ｃの起動開始フラグが参照さ
れ（ステップＴ４）、起動開始フラグがオフであると、
通常のタイマ割込み処理が行われる（ステップＴ４）。
トであり、図２、図３により本実施例を説明する。ユー
ザが、端末１２より性能データの採取の起動を指示する
と（図３のステップＳ１）、性能データの採取を指示す
る手段１１ａは性能ツール用制御表１１ｃの起動開始フ
ラグをオンとするとともに、補正値が設定されている場
合には、補正値をメモリ上に設定する（ステップＳ
２）。これにより、性能データ採取手段１１ｄはＰＳＷ
を採取し、メモリ１３に書き込む。一方、タイマ割込み
機構１１ｈによるタイマ割込みが発生すると（図３のス
テップＴ１）、制御表１１ｃの起動開始フラグが参照さ
れ（ステップＴ４）、起動開始フラグがオフであると、
通常のタイマ割込み処理が行われる（ステップＴ４）。
【００１１】また、上記制御表１１ｃの起動開始フラグ
がオンであると、タイマ補正処理が呼び出される（ステ
ップＴ３）。すなわち、タイマ割り込み補正機構１１ｆ
は前記補正値が設定されているか否かを判別し（ステッ
プＴ５）、設定されていない場合には、タイマ制御用制
御表１１ｇ内のタイマ割込み間隔をディフォルト値分延
長する（ステップＴ７）。また、前記補正値が設定され
ている場合には、設定された補正値により、タイマ制御
用制御表１１ｇ内のタイマ割込み間隔を補正する（ステ
ップＴ６）。そして、タイマ割り込み機構１１ｈは、タ
イマ割り込み補正機構１１ｆにより補正されたタイマ間
隔で割り込みをかけてプログラム１１ｂを起動させる。
がオンであると、タイマ補正処理が呼び出される（ステ
ップＴ３）。すなわち、タイマ割り込み補正機構１１ｆ
は前記補正値が設定されているか否かを判別し（ステッ
プＴ５）、設定されていない場合には、タイマ制御用制
御表１１ｇ内のタイマ割込み間隔をディフォルト値分延
長する（ステップＴ７）。また、前記補正値が設定され
ている場合には、設定された補正値により、タイマ制御
用制御表１１ｇ内のタイマ割込み間隔を補正する（ステ
ップＴ６）。そして、タイマ割り込み機構１１ｈは、タ
イマ割り込み補正機構１１ｆにより補正されたタイマ間
隔で割り込みをかけてプログラム１１ｂを起動させる。
【００１２】以上のように、本実施例においては、性能
測定時、タイマ割り込みにより起動されるプログラムの
タイマ割り込み間隔を、性能データ採取時の処理速度の
遅延を考慮した補正値で補正しているので、タイマ割り
込みで動作するプログラムが存在しても、性能測定時、
それに対するタイマ割り込みが頻繁に発生することがな
く、支障なく性能測定を行うことができる。なお、本実
施例をマルチプロセッサ・システムに適用し、前記図４
に示したように、第１のプロセッサで採取したデータを
共用メモリに書き込み、共用メモリに書き込まれた性能
採取データを第２のプロセッサで外部記憶装置上のファ
イルに格納することもできる。
測定時、タイマ割り込みにより起動されるプログラムの
タイマ割り込み間隔を、性能データ採取時の処理速度の
遅延を考慮した補正値で補正しているので、タイマ割り
込みで動作するプログラムが存在しても、性能測定時、
それに対するタイマ割り込みが頻繁に発生することがな
く、支障なく性能測定を行うことができる。なお、本実
施例をマルチプロセッサ・システムに適用し、前記図４
に示したように、第１のプロセッサで採取したデータを
共用メモリに書き込み、共用メモリに書き込まれた性能
採取データを第２のプロセッサで外部記憶装置上のファ
イルに格納することもできる。
【００１３】
【発明の効果】以上説明したように本発明においては、
タイマ割り込みにより起動されるプログラムのタイマ割
り込み間隔を、性能データ採取時の処理速度の遅延を考
慮した補正値で補正しているので、タイマ割り込みで動
作するプログラムが存在しても、性能測定時、それに対
するタイマ割り込みが頻繁に発生することがなく、支障
なく性能測定を行うことができる。また、タイマ割り込
み間隔の補正値を登録した補正テーブルを設けて、性能
測定手段の起動時、上記補正テーブルに登録された補正
値の使用を指定し、該補正値に基づき、タイマ割り込み
の間隔を補正することにより、タイマ割り込みの間隔を
容易にかつ任意の値に補正することが可能となる。
タイマ割り込みにより起動されるプログラムのタイマ割
り込み間隔を、性能データ採取時の処理速度の遅延を考
慮した補正値で補正しているので、タイマ割り込みで動
作するプログラムが存在しても、性能測定時、それに対
するタイマ割り込みが頻繁に発生することがなく、支障
なく性能測定を行うことができる。また、タイマ割り込
み間隔の補正値を登録した補正テーブルを設けて、性能
測定手段の起動時、上記補正テーブルに登録された補正
値の使用を指定し、該補正値に基づき、タイマ割り込み
の間隔を補正することにより、タイマ割り込みの間隔を
容易にかつ任意の値に補正することが可能となる。
【図１】本発明の原理図である。
【図２】本発明の実施例を示す図である。
【図３】本発明の実施例の処理を示すフローチャートで
ある。
ある。
【図４】性能測定ツール備えた従来のマルチプロセッサ
・システムを示す図である。
・システムを示す図である。
【図５】従来例の問題点を説明する図である。
１ 端末 ２ａ 性能測定手段 ２ｂ タイマ割込みにより起動される処理手段 ２ｃ タイマ割込み補正手段 ２ｄ 補正テーブル ２ プロセッサ ３ メモリ １１ プロセッサ １１ａ 性能データの採取を指示する手段 １１ｂ タイマ割込みにより起動されるプログラム １１ｃ 性能ツール用制御表 １１ｄ 性能データを採取する手段 １１ｈ タイマ割り込み機構 １１ｇ タイマ制御用制御表 １１ｅ 補正テーブル １１ｆ タイマ割り込み補正機構 １２ 端末 １３ メモリ
Claims (2)
- 【請求項１】 タイマ割り込みにより起動される処理手
段と、 前記処理手段を識別する識別情報とタイマ間隔とを対応
付けて記憶するタイマ制御用制御表と、 前記タイマ制御用制御表に従いタイマ割り込みを実行し
て前記処理手段を起動するタイマ割り込み手段と、前記タイマ間隔を補正するためのタイマ補正値を記憶す
る補正テーブルと、 命令をトレースしてその性能を測定する性能測定手段
と、 前記性能測定手段が起動されると前記補正テーブルに記
憶されたタイマ補正値に基づいて前記タイマ制御用制御
表に記憶されたタイマ間隔を補正するタイマ割り込み補
正手段と、を有することを特徴とする情報処理装置。 - 【請求項２】 情報処理装置が、タイマ割り込みにより
起動される処理を識別する識別情報とタイマ間隔とを対
応付けて記憶したタイマ制御用制御表に従いタイマ割り
込みを実行して該処理を起動するタイマ割り込みステッ
プと、 命令をトレースしてその性能を測定する性能測定プログ
ラムが起動されると前記タイマ間隔を補正するためのタ
イマ補正値を記憶した補正テーブルに基づいて前記タイ
マ制御用制御表に記憶したタイマ間隔を補正するタイマ
割り込み補正ステップとを実行することを特徴とするト
レース取得方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01527095A JP3330767B2 (ja) | 1995-02-01 | 1995-02-01 | 情報処理装置および情報処理装置におけるトレース取得方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01527095A JP3330767B2 (ja) | 1995-02-01 | 1995-02-01 | 情報処理装置および情報処理装置におけるトレース取得方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08212104A JPH08212104A (ja) | 1996-08-20 |
| JP3330767B2 true JP3330767B2 (ja) | 2002-09-30 |
Family
ID=11884177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01527095A Expired - Fee Related JP3330767B2 (ja) | 1995-02-01 | 1995-02-01 | 情報処理装置および情報処理装置におけるトレース取得方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3330767B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5088368B2 (ja) | 2007-03-28 | 2012-12-05 | 富士通株式会社 | 情報処理装置、時間計測方法、および時間計測プログラム |
-
1995
- 1995-02-01 JP JP01527095A patent/JP3330767B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08212104A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226732B2 (ja) | ||
| JP3330767B2 (ja) | 情報処理装置および情報処理装置におけるトレース取得方法 | |
| JPH10214203A (ja) | 情報処理装置 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP2906382B2 (ja) | プログラマブルコントローラにおけるユーザプログラムのトレース方式 | |
| JP2000076095A (ja) | プログラムトレース装置およびプログラムトレース方法およびそのプログラムを記憶した記憶媒体 | |
| JP2551075B2 (ja) | オーバレイ構造プログラム実行方式 | |
| JPS59178554A (ja) | デバツグ情報収集方式 | |
| JP3085309B2 (ja) | デバッグシステム | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JP2584528Y2 (ja) | 情報処理装置 | |
| KR910006841A (ko) | 마이크로프로그램 제어를 기초로한 데이타 처리장치 | |
| JPS6141016B2 (ja) | ||
| JPS5849901B2 (ja) | デ−タ処理装置 | |
| JPH05181713A (ja) | ヒストリ情報採取方式 | |
| JPH08249019A (ja) | 演算装置およびその演算装置を使用したプログラマブルコントローラ | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JP2004206283A (ja) | デバッグ装置及びデバッグ方法 | |
| JPH0462093B2 (ja) | ||
| JPS62194559A (ja) | 仮想記憶システムにおけるプログラムのメモリスケジユ−ル方式 | |
| JPH02253336A (ja) | プログラム起動方式 | |
| JPH05324395A (ja) | プログラムのデバッグ装置 | |
| JPS63300329A (ja) | プログラムデバッグ方法 | |
| JP2005182573A (ja) | インサーキットエミュレータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020416 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
| LAPS | Cancellation because of no payment of annual fees |