JPS5849901B2 - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS5849901B2
JPS5849901B2 JP53037619A JP3761978A JPS5849901B2 JP S5849901 B2 JPS5849901 B2 JP S5849901B2 JP 53037619 A JP53037619 A JP 53037619A JP 3761978 A JP3761978 A JP 3761978A JP S5849901 B2 JPS5849901 B2 JP S5849901B2
Authority
JP
Japan
Prior art keywords
channel
program
ilo
main memory
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53037619A
Other languages
English (en)
Other versions
JPS54129946A (en
Inventor
裕一 公平
皙男 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP53037619A priority Critical patent/JPS5849901B2/ja
Publication of JPS54129946A publication Critical patent/JPS54129946A/ja
Publication of JPS5849901B2 publication Critical patent/JPS5849901B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はデータ処理装置に関する。
本発明は複数のILOプログラムを電子計算機のメイン
メモリに登録しておき、必要に応じて登録されたこれら
のILOプログラムを呼び出せるようにしたデータ処理
装置を提供することを目的とする。
本発明の他の目的は、プログラム実行中の分岐情報をト
レースするデータ処理装置を提供することである。
本発明の他の目的は、チャネル命令が起動されたとき、
チャネル番号、デバイス番号情報をトレースするデータ
処理装置を提供することである。
本発明の他の目的は、CPUに割込が発生したとき、そ
の割込タイミング情報をトレースするデータ処理装置を
提供することである。
以下、本発明の一実施例を図面を参照しながら説明する
第1図はイニシャルローダ(以下ILOという)プログ
ラムを入力装置から主記憶装置(メインメモリという場
合もある)にローディングし、そのILOプログラムに
基いて処理を行なう場合のブロック図である。
イニシャルローダの動作モードには次のような2種類が
ある。
即ち である。
まず、PTR(PUNCH TAPE READER)
、磁気ドラム装置あるいは磁気ディスク装置から■LO
プログラム1が制御装置2を介してメインメモリ3に格
納される。
このときモードの設定は動作モード選択指令4にて行な
う。
動作モード選択が行なわれるとこれが起動信号となる。
次にILO番号設定スイッチ5によりどのILOプログ
ラムを走らすかをコンソールパネルから設定する。
尚動作モード選択もコンソールパネルから設定する。
制御装置2は動作モード選択、起動信号、ILO番号設
定により実際にILOプログラムをメインメモリ3に転
送し、さらに実行するILOプログラム(第1図におい
てはI LO i)の先頭番地をシーケンスヵウンタS
CC 6に設定する。
このシーケンスヵウンタ6はインクリメントされILO
プログラムは制御装置2に読出される。
このようにして以後の制御はILOプログラムに移行さ
れる。
伺上記説明ではILO番号設定をコンソールパネルから
行なったが、コンソールパネルからだけでなく電子計算
機ダウン時には内部的に保存(不揮発性メモリ例えばコ
アメモリ)させると、ダウン時の状況に応じたシステム
の再起動が可能となることは言うまでもない。
また上記説明ではILOプログラムはPTHののような
入力装置より入カしたが、予めROM(Read On
ly Memory)に格納しておき、この格納してい
るROMから持ってきても良い。
第2図はマニュアル(MANUAL)モード選択の場合
のフローチャートである。
また第3図はAUTOモード選択の場合のフローチャー
トである。
31,32,33はコンソールパネル上の表示で、オペ
レータがチェックする。
即ち、電子計算機がRUNモードでない、あるいはPO
WERスイッチがLOCKの位置に設定されていないと
き電子計算機はWAIT状態になる。
31,32のステップはYESだが33でNoのときは
電子計算機は電源復帰に伴なう処理であり、割込を発生
し、割込処理へ移行する。
割込処理はユーザにまかされ、例えばイニシャライズし
ないで前に実行されていたプログラムをそのまま実行さ
せることもできる。
34 ,35はAUTOモードYESの場合の処理であ
る。
第4図は従来実行された分岐命令の最新のアドレスが分
岐トレースレジスタに保存されていたが、プログラムの
実行履歴を知る上で充分でない、そこでメインメモリ上
に実行した分岐命令のアドレスを保存する領域を設けた
ところを示す図である。
A部はポインタで領域Bを指定し、メインメモリ上の固
定領域にある。
B部は分岐命令のアドレスを保存する領域で、キューに
なっており、領域Bの大きさを示すサイズ情報が格納さ
れているA部、B部はプログラムのスタート前に自由に
初期設定ができるようになっている。
第5図はプログラム分岐のトレースを行なう際のフロー
チャートで、第6図は実際にトレースを行なう場合に、
ハードウエアとの関係を示す図である。
61は命令等を記憶しているメモリで、62は命令の解
読・実行を行なう制御装置である。
63は前述したポインタ、64は前述したB部である。
65はトレース機能を活かすか否かを決定する外部指示
スイッチで、66はアドレス情報を生成するプログラム
カウンタである。
次に第5図、第6図を使って動作を説明する。
まず、プログラムカウンタ66によりアドレス指定され
た命令をメインメモリ61から制御装置62は読出す。
即ちインストラクションフェッチ(命令フエツチ)であ
る。
次に外部指示スイッチ65がONになっているか否かを
調べる。
即ちトレースモードか否かを調べる訳である。
トレース**モードであり、分岐命令が存在し、分岐条
件が成立していると、プログラムカウンタ66の値をポ
インタ63で示されるメインメモリB部に格納し、この
B部が一杯になると、最も古い情報が捨てられ、最新の
情報が格納される。
第7図はチャネルおよびチャネルに接続されるデバイス
の動作状況を知り、異常動作の追跡を容易にする為にト
レース機能を設けた本発明の一実施例を示すブロック図
である。
71はチャネル・デバイス制御情報で、通常CCB (
チャネルコントロールブロック)と言われているもので
ある。
詳細は以下のようになっているが、個々については説明
を省略する。
72はチャネル制御装置で、このチャネル制御装置72
にはH−バス(高速バス)を介してデータバツファ(7
3、メインメモリが相当する)が接続される。
またこのチャネル制御装置72には種々のデバイス74
が接続される。
75はポインタ、76はポインタ75によって指定され
、チャネル情報、デバイス情報が格納されるキューであ
る。
78はチャネル制御装置72に起動をかけるチャネル起
動命令である。
次に第7図、第8図を参照して動作を説明する。
チャネル起動命令78が発生され、チャネル・デバイス
制御情報73を読込んだチャネル制御装置72は外部ト
レースモード指定スイッチがONしているか否かを調べ
る。
トレースモードであれハ、ホインタ75で示されるメイ
ンメモリ(76)へ動作したチャネル番号、デバイス番
号を格納する。
トレースモードが活きていれば、各デバイスからの割込
が発生する都度、そのデバイスが使用しているチャネル
番号とデバイス番号がB部(76)に順次格納される。
B部(76)が一杯のときは古い順に情報は捨てられ、
最新の情報が格納される。
チャネル制御装置72はトレースを実行・終了すると、
ターミネーション処理に移る。
このときのタイミングは第9図に示している。
プログラムの実行シーケンスの変化は分岐命令の実行に
よるだけでなく、外部及び内部割込によっても発生する
そこでプログラムへの割込動作の履歴を知る為に本発明
では割込タイミングトレース機能を設け、第10図はそ
の機能を説明する為のブロック図である。
101はプログラムで、1o2は制御装置102で、1
03はポインタで104はキューになっていて、ポイン
タ103によって指定され、割込時のプログラム状態を
保存する。
このB部104にはプログラムの状態を表示するPsw
( Program Status Word )
とそのロケーション及び割込種類コードが格納される。
105はトレース機能を活かすか否かを指定する外部指
示スイッチである。
106は割込が発生したときのPSWとロケーションと
割込の種類コード情報である。
次に動作について第10図、第11図を参照しながら説
明する。
まずプログラム実行中に割込が発生すると、外部指定ス
イッチ105がONになっているか否かを制御装置10
2は調べ、トレース機能が活かされるようになっている
と、PSWとロケーションと割込の種類コード情報10
6をポインタ103で指定されるキュー104に格納す
る。
この格納はトレース機能が活きていると、割込が受付け
られる毎に中断されたプログラムの状態即ちPSW1ロ
ケーションおよび割込の種類のコードが順次キュー10
4に格納され、キュー104が一杯のときは古いものか
ら捨てられ、最新の情報が格納されるようになっている
第12図は割込をトレースするときのタイミングチャー
トである。
以上述べたように本発明のデータ処理装置によれば、I
LOプログラムをメインメモリに登録し、この登録され
たILOプログラムの選択をする為にILO番号設定ス
イッチを設けたので、この設定スイッチの操作により所
望のILOプログラムを選択でき、以後の制御を選択さ
れたILOプログラムに任すことができる。
また本発明のデータ処理装置によれば、トレース機能を
活かす為の各種の指示スイッチを設けているので、プロ
グラム実行中の分岐情報、チャネル動作の際のチャネル
番号、デバイス番号情報及び割込が発生したとき割込タ
イミング情報をキュ二格納でき、その内容を調べること
によりプログラムの異常発見、あるいはハードウェア相
互ノからみ具合を知ることができる。
【図面の簡単な説明】
第1図はILOプログラムを起動する場合のブロック図
、第2図はMAUALモード選択の場合のフローチャー
ト、第3図はAUTOモード選択の場合のフローチャー
ト、第4図はメモリ空間を示す図、第5図はプログラム
分岐のトレースを行なう際のフローチャート、第6図は
実際にトレースを行なう際のハードウェアとの関係を示
す図、第7図はチャネルトレースを行なう場合のハード
ウエアとの関係を示す図、第8図はチャネルトレースを
行なう場合のフb−チャート、第9図はチャネルトレー
スを行なう場合のタイミング図、第10図は割込タイミ
ングトレースを行なう場合のハードウエアとの関係を示
す図、第11図は割込タイミングトレースを行なう場合
のフローチャート、第12図は割込タイミングトレース
を行なう場合のタイミング図である。 1・・・・・・ILOプログラム、2・・・・・・制御
装置、3・・・・・・メインメモリ、4・・・・・・動
作モード選択スイッチ、5・・・・・・ILO番号設定
スイッチ、6・・・・・・シーケンスカウンタ、61・
・・・・・プログラム、62・・・・・・制御装置、6
3・・・・・・ポインタ、64・・・・・・キュー、6
5・・・・・・外部指示スイッチ、66・・・・・・プ
ログラムカウンタ、71・・・・・・チャネルデバイス
制御情報、72・・・・・・チャネル制御装置、73・
・・・・・データバッファ、74・・・・・・デバイス
、75・・・・・・ポインタ、76・・・・・・キュー
、77・・・・・・外部トレースモード指定スイッチ、
78・・・・・・チャネル起動命令、101・・・・・
・プログラム、102・・・・・・制御装置、103・
・・・・・ポインタ、104・・・・・・キュー、10
5・・・・・・外部指示スイッチ、106・・・・・・
PSW1LOC1割込の種類。

Claims (1)

    【特許請求の範囲】
  1. 1 プログラムを格納しているメインメモリと、入出力
    動作を行なうチャネルと、このチャネルを制御するチャ
    ネル制御装置と、前記メインメモリの所定の領域の先頭
    番地を指定するポインタと、このポインタによって指定
    されプログラムのサイズ等を記憶する記憶領域と、トレ
    ース機能を活かすか否かを決める指示手段とを具備し、
    チャネル命令が読出され前記指示手段が作動されたとき
    前記記憶領域の中にチャネル番号、チャネルに接続され
    るデバイス番号情報をスタックしトレースすることを特
    徴とするデータ処理装置。
JP53037619A 1978-03-31 1978-03-31 デ−タ処理装置 Expired JPS5849901B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53037619A JPS5849901B2 (ja) 1978-03-31 1978-03-31 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53037619A JPS5849901B2 (ja) 1978-03-31 1978-03-31 デ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS54129946A JPS54129946A (en) 1979-10-08
JPS5849901B2 true JPS5849901B2 (ja) 1983-11-07

Family

ID=12502631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53037619A Expired JPS5849901B2 (ja) 1978-03-31 1978-03-31 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS5849901B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182766A (ja) * 1982-04-20 1983-10-25 Nec Corp プログラムトレ−ス装置

Also Published As

Publication number Publication date
JPS54129946A (en) 1979-10-08

Similar Documents

Publication Publication Date Title
JP2526688B2 (ja) プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法
JP2001265609A (ja) 演算処理装置
JPH10214203A (ja) 情報処理装置
EP0577393B1 (en) Method for executing a program
JPS5849901B2 (ja) デ−タ処理装置
JPH05158672A (ja) メニューによるプログラム起動選択方式
JPS6120900B2 (ja)
JPH10222361A (ja) 計算機等の処理装置におけるromプログラムモニタ装置
KR20080044652A (ko) Cpu에서의 스택을 이용한 디버깅 방법
JP3330767B2 (ja) 情報処理装置および情報処理装置におけるトレース取得方法
JP2000076095A (ja) プログラムトレース装置およびプログラムトレース方法およびそのプログラムを記憶した記憶媒体
JPH09288595A (ja) 演算処理装置
JPH1011320A (ja) 計算機等の処理装置におけるromプログラムモニタ装置
KR100436003B1 (ko) 디바이스드라이버적재방법
EP0480590A2 (en) Information processing system
JPS595931B2 (ja) 演算処理システムのアドレス停止方式
JP2696970B2 (ja) 情報処理装置
JPS5835648A (ja) プログラム実行制御方式
JPS5822765B2 (ja) 電子計算機システムにおけるプログラムロ−ド方式
JPS59189452A (ja) デ−タ処理装置用キユ−構造
JPS6240550A (ja) プログラムデバツク装置
JPS6029846A (ja) 情報処理装置における実行状態制御方式
JPS5927303A (ja) プログラム修正装置
JPH04326133A (ja) デバッガ処理方法
JP2003140924A (ja) マイクロプロセッサ、デバッグシステム及びデバッグプログラム