JPH0646380B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２つのマイクロプロセッサからなる情報処理シ
ステムで、特に、一方のマイクロプロセッサはマクロ命
令を高速に処理するマイクロプロセッサで、もう一方
は、上記マクロ命令の高速処理を司るマイクロプロセッ
サの制御（即ち、該マイクロプロセッサに対する停止，
実行開始，テスト等）や、ディスク装置，プリンタ装置
等の入出力装置を制御するプロセッサで構成されている
情報処理装置に関するものである。

マクロ命令の制御と、その他の制御（該マクロ命令処理
の専用のプロセッサに対する制御を含む）を２つのプロ
セッサで行うのは、入出力装置等の制御を行うプロセッ
サはディスク装置，プリンタ装置等の処理を行うため、
非常に遅い入出力装置と共に動作し、上記マクロ命令の
処理を行うプロセッサは主記憶上にマクロ命令があれ
ば、上記入出力装置の処理とは無関係に実行可能である
ことから、従来から２つのプロセッサを組合わせた情報
処理装置が、全体の処理を高速に行う為に盛んに用いら
れている。

このような情報処理装置は、第２図に示すように構成さ
れており、水平型のマイクロ命令を用いて処理を行うマ
イクロプロセッサ１（以下、水平型マイクロプロセッサ
という）は、メモリ２上のマクロ命令の処理を高速に行
い、垂直型のマイクロ命令を用いて処理を行うマイクロ
プロセッサ３（以下、垂直型マイクロプロセッサとい
う）は、入出力装置群の動作、及び、上記水平型マイク
ロプロセッサの動作を管理している。

このような制御形態をとるのは、通常、該水平型マイク
ロプロセッサ１で、例えば、パリティエラー等のマシン
チェックエラーを検出すると、所謂、マイクロレベルの
ホルトとなり、該水平型マイクロプロセッサ１は完全に
停止状態となり、自分自身で何ら動作することができな
いという問題がある。

このような制御形態では、上記動作停止（ホルト）を、
上記垂直型マイクロプロセッサ３が常時監視して、該水
平型マイクロプロセッサ１が停止（ホルト）しているこ
と、及び、その要因がマシンチェックエラーであること
を認識してエラー処理に入る必要がある。

本発明は上記マクロ命令を高速に処理する水平型マイク
ロプロセッサ１で、メモリアクセスを行ったときの制御
方式に関している。

該水平型マイクロプロセッサ１においては、メモリアク
セスを行う場合、アドレス変換バッファフォルト，アド
レスオーバフロー等が発生することがあり、これらに対
して、マイクロ割り込みで処理し、その他の処理等で発
生したマシンチェックエラー等に対しては上記のよう
に、マイクロレベルのホルトとなり、他のプロセッサ
（本例では、上記垂直型マイクロプロセッサ３）に制御
を渡すように動作する。

該マイクロ割り込みは、それぞれの割り込み原因に従っ
た特定の固定番地へ割り込むようになっており、該マイ
クロ割り込み処理の終了後は、該マイクロ割り込みの発
生したマイクロ命令の番地に復帰する必要がある為、従
来よりその戻り番地を記憶しておくバッファレジスタが
用意されており、上記水平型のマイクロ命令で、メモリ
アクセスを指示しているときには、上記アドレス変換バ
ッファフォルト，アドレスオーバフロー等の発生が予測
されることから、必ず、該バッファレジスタに、戻り番
地をセットする方法が採られてきた。

この方法であると、該バッファレジスタに戻り番地をセ
ットするマイクロ命令を指示する必要がなく、非常に有
効な手段として用いられてきた。

然しながら、この方式では、該マイクロ割り込み処理中
に、メモリアクセスを行うマイクロ命令を発行すると、
せっかくバッファレジスタにセットしてあった戻り番地
が破壊されてしまう。このため、従来は、該マイクロ割
り込み処理中でメモリアクセスが必要になったときは、
該水平型マイクロプロセッサの動作を停止（マイクロホ
ルト）させ、他のプロセッサ（本例では、垂直型マイク
ロプロセッサ３）に処理を依頼するようにしていた。

然し、この方式では、メモリアクセスを行っているとき
にマイクロ割り込みが必要になると、全て、他の垂直型
マイクロプロセッサ３に処理を依頼する必要があり、当
該情報処理システムの処理速度を低下させる問題がある
ことから、水平型マイクロプロセッサにおいて、メモリ
アクセス時に、効果的にマイクロ割り込み処理を行うこ
とができる方式が必要とされていた。

〔従来の技術〕

従来の水平型マイクロプロセッサを第３図を用いて説明
する。

該第３図は、水平型マイクロプロセッサのマイクロ命令
シーケンス回路の構成例を示している。

マイクロ命令レジスタ10は、制御記憶部（コントロール
レジ）11から取り出すマイクロ命令を格納し、図示され
ている如くに、例えば、次アドレス格納域10-1と，分岐
命令域10-2と，マルチプレクサ状態域（マルチ状態域）
10-3と，メモリリクエスト状態域10-4等で構成されてい
る。

実際には、上記以外にも、各種のフィールド（域）が存
在するが、本例では説明の便宜上、上記の例で説明す
る。

バッファレジスタ12は、上記メモリリクエスト状態域10
-4がリクエスト状態であるとき、該メモリリクエストに
よって動作するメモリアクセスで発生する、前述の、ア
ドレスオーバフロー等によって、マイクロ割り込み処理
に入り、該マイクロ割り込み処理が終了した時点で、元
のマイクロプログラムに戻るときに必要となる戻り番地
（アドレス）を格納する働きをする。

マルクプレクサ13では、上記マルチプレクサ状態域10-3
の指示によって、その入力が選択される。

固定番地発生回路14はマイクロ割り込みの発生原因別
に、固定番地を発生する機能をもっている。

以下、全体的な動作を説明する。

先ず、制御記憶部11からマイクロ命令が、上記マイクロ
命令レジスタ10にセットされる。マイクロ命令レジスタ
10にセットされたマイクロ命令の次アドレス格納領域10
-1を除いた域10-2乃至10-4は、各種のハードウェア制御
を行う。

即ち、マルチプレクサ状態域10-3は、マルチプレクサ13
の入力の選択制御を行い、メモリリクエスト状態域10-4
は、各種のメモリアクセスと共に、上記バッファレジス
タ12への、上記戻り番地の格納制御を行う。次アドレス
格納域10-1で指示されている次アドレスは、上記マルチ
プレクサ13を介して制御記憶部11のアクセスに使用さ
れ、該次アドレスのマイクロ命令を読み出し、順次マイ
クロ命令レジスタ10にセットする動作を行う。

従来の水平型マイクロプロセッサ１は、上記したよう
に、マイクロ割り込みの発生があると、必ず、メモリリ
クエスト状態域10-4によりメモリアクセスが指示されて
いるといった観点から構成され、割り込み原因が生じる
と、上記固定番地発生回路14が、それぞれのマイクロ割
り込みの原因別の固定番地を出力する。

このとき、マルチプレクサ13は、上記マルチプレクサ状
態域10-3の指示に基づいて、上記固定番地発生回路14か
ら出力される固定番地を選択し、制御記憶部11をアクセ
スして、該マイクロ割り込み処理ルーチンを起動する。

又、バッファレジスタ12には、前述のように、該メモリ
アクセスがあると、上記マイクロ割り込みが発生したマ
イクロ命令の次に実行すべきマイクロ命令の番地が格納
されており、該マイクロ割り込み処理が終了した時点
で、マルチプレクサ状態域10-3の指示により、マルチプ
レクサ13が該バッファレジスタ12に格納されている上記
戻り番地を選択して、該戻り番地のマイクロ命令を読み
出し、元のマイクロプログラムに処理が戻るように動作
する。

従って、上記マイクロ割り込み処理中で、メモリアクセ
スを行うマイクロ命令が発行されると、上記バッファレ
ジスタ12に格納されている戻り番地が破壊されることに
なる。

この為、従来方式においては、該マイクロ割り込み処理
中でメモリアクセスが必要になったときは、該水平型マ
イクロプロセッサの動作を停止（マイクロレベルのホル
ト）させ、他のプロセッサ（本例では、垂直型マイクロ
プロセッサ３）に処理を依頼するようにしていた。

然し、この方式では、メモリアクセスを行っているとき
にマイクロ割り込みが必要になると、全て、他の垂直型
マイクロプロセッサ３に処理を依頼する必要があり、当
該情報処理システムの処理速度を低下させる問題があっ
た。

〔問題点を解決する為の手段〕

本発明は、上記の問題点を解決した情報処理装置を提供
するもので、その手段は、 割り込み処理からの復帰アドレスを格納するバッファレ
ジスタを有し、該バッファレジスタへの上記復帰アドレ
スのセットを、マイクロ命令のメモリリクエスト状態域
の指示によって行う水平型マイクロプロセッサにおい
て、 該水平型マイクロプロセッサが実行するマイクロ命令と
して、該バッファレジスタへの上記復帰アドレスのセッ
トの抑止を指示する抑止域を上記メモリリクエスト状態
域外にもつマイクロ命令を用いて、該マイクロ命令の前
記抑止域の指示に基づいて、上記バッファレジスタへの
戻り番地のセットを抑止するように構成する。

〔実施例〕 以下、図面を参照して本発明の実施例を詳細に説明す
る。

第１図に本発明の一実施例の要部構成図を示す。なお、
全図を通じて同一箇所は同符号を用いる。本実施例の第
３図と異なる部分は、図中の一点鎖線にて囲まれた部分
のみが異なり、此の部分の説明をする。

本発明の特徴はの一つは、メモリリクエストによる抑止
命令をマルチプレクサ状態域10-3に設けた点である。即
ちメモリリクエスト状態域10-4には、リクエストを行う
要因が複数、例えば第１オペランド，第２オペランド又
はリード，ライト命令があり、此等複数の要因にそれぞ
れセット許可とセット抑止を付けることは、それだけ煩
雑となるばかりで無く、所要とするメモリリクエスト状
態域10-4が大きくなると云ったことから、マルチプレク
サ状態域10-3に１ビットの抑止域を設ける。

マルチプレクサ状態域10-3の抑止域にデコード回路15-1
と、メモリリクエスト状態域にデコード回路15-2とを接
続し、抑止状態とメモリリクエスト状態である際に、各
デコード回路15-1，15-2が例えば論理値‘１’を出力す
るようにしてある。デコード回路15-1の出力をインバー
ト回路15-3にて反転し、抑止状態にある時に論理値
‘０’としてアンド回路15-4の一入力とし、他の入力を
デコード回路15-2の出力となし、アンド回路15-4の出力
によってバッファレジスタ12のセット作動を制御する。

即ち、割込み発生中にメモリリクエストを行う場合に
は、抑止域を割込み処理中の他のマイクロ命令レジスタ
の抑止域で論理値‘１’とし、割込み中のメモリリクエ
ストによるアンド回路15-4の出力を論理値‘０’とする
ことよってメモリリクエストによるバッファレジスタ12
の番地書き替えを抑止することとなる。

〔発明の効果〕

以上説明したように本発明によれば、割込み処理中にメ
モリリクエストの行える水平型マイクロプロセッサとな
り、水平型マイクロプロセッサを含む情報処理装置の処
理速度を向上する上で効果の大なるものとなる。

【図面の簡単な説明】

第１図は本発明の一実施例の要部構成図， 第２図は水平型マイクロプロセッサの情報処理システム
構成図， 第３図は従来の水平型マイクロプロセッサのマイクロ命
令シーケンス回路図，である。 図において、 １は水平型マイクロプロセッサ， ３は垂直型マイクロプロセッサ， 10はマイクロ命令レジスタ， 12はバッファレジスタ， をそれぞれ示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 水野 淳一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭53−62440（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】割り込み処理からの復帰アドレスを格納す
   るバッファレジスタを有し、該バッファレジスタへの上
   記復帰アドレスのセットを、マイクロ命令のメモリリク
   エスト状態域の指示によって行う水平型マイクロプロセ
   ッサにおいて、 該水平型マイクロプロセッサが実行するマイクロ命令と
   して、該バッファレジスタへの上記復帰アドレスのセッ
   トの抑止を指示する抑止域を上記メモリリクエスト状態
   域外にもつマイクロ命令を用いて、該マイクロ命令の前
   記抑止域の指示に基づいて、上記バッファレジスタへの
   戻り番地のセットを抑止することを特徴とする情報処理
   装置。