JPH01292431A - 実行可否判定方式 - Google Patents

実行可否判定方式

Info

Publication number
JPH01292431A
JPH01292431A JP12328288A JP12328288A JPH01292431A JP H01292431 A JPH01292431 A JP H01292431A JP 12328288 A JP12328288 A JP 12328288A JP 12328288 A JP12328288 A JP 12328288A JP H01292431 A JPH01292431 A JP H01292431A
Authority
JP
Japan
Prior art keywords
execution
processing
executed
ordinal number
invalidity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12328288A
Other languages
English (en)
Inventor
Akihiko Tanae
多苗 彰彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12328288A priority Critical patent/JPH01292431A/ja
Publication of JPH01292431A publication Critical patent/JPH01292431A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は実行可否判定方式、特に複数個の互いに関連す
る処理があるとき特定の一処理を実行できるか否かを判
定する実行可否判定方式に関する。
〔従来の技術〕
一般に情報処理システムでは多数の処理が互いに関係し
合いながら遂次に実行されている。そして各処理には実
行済か否かを示す二値フラッグを設け、指定した処理の
実行に先立って各処理の二値フラッグをチエツクし、指
定した処理の実行可否を判定している。
第3図は上記のような複数処理の例を示す説明図である
。同図において処理51,52,53゜54はそれぞれ
フラッグ51a、52a、53a。
54aを有している。そして各処理の実行順序は矢印が
示すように決定されているが、オペレータはどの処理で
もその実行を指示することができる。
フラッグ51a、52a、53a、54aは初期状態で
はすべて未処理を示すようにセットする。
そしである処理の実行を指示したとき、その処理を実行
する条件となるすべての処理のフラッグをチエツクして
それらが処理済か否かを確認する。
もし未処理の処理が一つでもあれば指示した処理の実行
は行なわない。すなわちチエツクしたフラッグがすべて
処理済を示したときだけ指示された処理を実行する。た
とえば初期状態において処理53の実行を指示してもフ
ラッグ51aおよび52aがいずれも未処理を示してい
るので、処理53の実行は行なわない。
そしである処理の実行を終了したとき、その処理のフラ
ッグを処理済とすると共に、そのあとで実行できるすべ
ての処理のフラッグを未処理とする。すなわちその処理
の実行結果が影響を与えるすべての処理の実行状態を初
期化する。たとえば処理52の実行を終了したときフラ
ッグ54aが処理済を示しいる場合はそれを未処理に変
更しフラッグ52aを処理済にする。
上記のように従来の実行可否判定方式においては、ある
処理の実行を終了したとき、その処理とその後に実行で
きるすべての処理のフラッグを変更しなければならない
という欠点がある。
さらに、既に完成している一連の処理の流れに他の処理
を追加して組込む場合には、それぞれの処理の制御機構
をすべて変更しなければならないという欠点がある。
〔発明が解決しようとする課題〕
本発明が解決しようとする課題、換言すれば本発明の目
的は未処理・処理済を示す二値フラッグの代りに順序数
を採用することによって上記の欠点を改善した実行可否
判定方式を提供することにある。
〔課題を解決するための手段〕
本発明の実行可否判定方式は、実行順序が決っている複
数個の処理を含む情報処理システムにおいて、前記処理
それぞれの実行状態を示す順序数を保持した実行状態指
示手段と、前記処理を実行するとき前記処理を実行する
条件となる処理の順序数と前記処理の順序数とを比較し
て前記処理の実行可否を決定する実行可否判定手段と、
前記処理を実行したとき前記処理の順序数を変更する状
態指示更新手段とを有し、前記処理の実行を指示したと
き前記実行可否判定手段の決定に従うようにして構成さ
れる。
〔実施例〕
以下、本発明による実行可否判定方式について図面を参
照しながら説明する。
第1図は本発明の一実施例を示す説明図である。
同図において実行可否判定方式は、オペレータが実行を
指示した処理の実行可否を判断する実行可否判定手段1
と、実行した処理の状態を示す順序数を変更する状態指
示更新手段2とを有し、処理11〜1nのなかでオペレ
ータの指示に従って実行可否判定手段lが実行可と判定
した処理を実行する処理実行手段10を含んで構成され
る。
処理11〜1nの実行順序はあらかじめ決定しており、
ここでは処理11→12→・・・・・・の順に実行する
もとのする。処理11〜1nはそれぞれの実行状態を示
す順序数11a=1naを保持した領域を有し、順序数
11a〜lnaは実行可否判定手段1が読出し、状態指
示更新手段2が書換える。なおオペレータは各処理の実
行順序にとられれずにどの処理の実行を指示することも
できる。
第2図は上記の実行可否判定方式の動作手順を示す流れ
図である。同図においてステ、プ21はオペレータが指
定した処理の順序数iを読出す。
そしてステップ22はオペレータが指定した処理を実行
する直前までに実行することをあらかじめ決定されてい
る処理があるか否かをチエツクする。
ステップ23は上記の処理があるとき、その処理の順序
数jを読出す。一方、ステップ24は上記の処理がない
とき、上記のiに1を加えた数を仮りにjとする。
ステップ25は上記のiとjとを比較し、iがjより小
さいときはステップ26へ、iがjより大きいか等しい
ときはステップ27へ、それぞれ移行する。そしてステ
ップ26はオペレータが指定した処理を実行し、一方ス
テップ27は指定した処理が実行できないことをオペレ
ータに通知して終了する。
ステップ28は実行した処理(順序数i)の順序数にj
を書込むことにLってその順序数を更新し終了する。
上記の実行可否判定方式において、たとえば処理11〜
1nの初期状態として各順序数11a〜lnaをすべて
0とする。そしてオペレータが処理11の実行を指示す
ると第2図の手順に従ってそれを実行し、その順序数1
1aを1にする。つぎに処理12の実行を指示すると順
序数11a(=’l)および12a(=0)を比較し、
順序数12aが順序数11aより小さいので、処理12
を実行し順序数12aを1にする。
処理12を実行する以前に処理13の実行を指示すると
順序数12a(=O)および13a(=0)を比較し両
者が等しいので、処理13を実行できない旨オペレータ
に通知する。
上記のようにしてオペレータが任意に与える実行指示に
対して実行の可否を判定することができる。また一連の
処理に他の処理を追加する場合に既存の処理の実行可否
判定手段や状態指示更新手段を手直ししたり新たに作成
する必要がない。
〔発明の効果〕
以上、詳細に説明したように本発明の実行可否判定方式
によれば、実行状態の表示に順序数を採用し、それを互
いに比較することによって実行可否を判定し、さらに実
行した直後にその処理の順序数だけを更新するので、実
行可否判定の動作を簡易にし、一連の処理の流れの変更
に容易に対処することができるという効果がある。
【図面の簡単な説明】
第1図は本発明による実行可否判定方式の一実施例を示
す説明図、第2図は動作手順を示す流れ図、第3図は従
来の例を示す説明図である。 1・・・・・・実行可否判定手段、2・・・・・・状態
指示更新手段、11〜1n・・・・・・処理、lla〜
lna・・・・・・順序数。 代理人 弁理士  内 原   晋

Claims (1)

  1. 【特許請求の範囲】 実行順序が決っている複数個の処理を含む情報処理シス
    テムにおいて、 前記処理それぞれの実行状態を示す順序数を保持した実
    行状態指示手段と、前記処理を実行するとき前記処理を
    実行する条件となる処理の順序数と前記処理の順序数と
    を比較して前記処理の実行可否を決定する実行可否判定
    手段と、前記処理を実行したとき前記処理の順序数を変
    更する状態指示更新手段とを有し、 前記処理の実行を指示したとき前記実行可否判定手段の
    決定に従うことを特徴とする実行可否判定方式。
JP12328288A 1988-05-19 1988-05-19 実行可否判定方式 Pending JPH01292431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12328288A JPH01292431A (ja) 1988-05-19 1988-05-19 実行可否判定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12328288A JPH01292431A (ja) 1988-05-19 1988-05-19 実行可否判定方式

Publications (1)

Publication Number Publication Date
JPH01292431A true JPH01292431A (ja) 1989-11-24

Family

ID=14856708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12328288A Pending JPH01292431A (ja) 1988-05-19 1988-05-19 実行可否判定方式

Country Status (1)

Country Link
JP (1) JPH01292431A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878237A (ja) * 1981-11-05 1983-05-11 Toshiba Corp デ−タ転送処理切換方法
JPS58175057A (ja) * 1982-04-07 1983-10-14 Fujitsu Ltd 動作モ−ド制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878237A (ja) * 1981-11-05 1983-05-11 Toshiba Corp デ−タ転送処理切換方法
JPS58175057A (ja) * 1982-04-07 1983-10-14 Fujitsu Ltd 動作モ−ド制御方式

Similar Documents

Publication Publication Date Title
JP2883784B2 (ja) マイクロコンピュータ
JPH01292431A (ja) 実行可否判定方式
JP2661290B2 (ja) 実行可否判定方式
US6842852B1 (en) System and method for controlling conditional branching utilizing a control instruction having a reduced word length
JPS59114602A (ja) プログラマブルコントロ−ラ
JP2735271B2 (ja) プログラマブルコントローラ
JP3413860B2 (ja) デバッグ方式
JP2799646B2 (ja) パイプライン制御の計算機の診断方式
JPH02250122A (ja) Cpuシミュレータ
JPS63247824A (ja) デ−タエントリ画面定義数の拡張方法
JPH03147149A (ja) データファイルの更新管理方式
JPS63195735A (ja) 命令実行方式
JPH03288206A (ja) プログラマブルコントローラ
JPH0353321A (ja) 情報処理装置
JPH0236455A (ja) バッチ処理起動制御方式
JPH09146765A (ja) 情報処理装置のサービス実行制御システム
JPS63308659A (ja) 並列処理方法
JPH02190936A (ja) バンク切り換え型計算機におけるプログラム実行方式
JPH02177674A (ja) 番組延長処理方法
JPH04134533A (ja) プログラム実行方式
JPS63240633A (ja) 中央処理装置
JPH0744442A (ja) データベースのメインテナンス・システム
JPH07249069A (ja) 生産管理システム
JPH1097438A (ja) マルチプロセッサシステムにおける複数タスクの同期処 理装置、同期処理方法および同期処理プログラムを記録 した記録媒体
JPS62205430A (ja) マイクロ命令制御回路