JPH02250122A - Ｃｐｕシミュレータ - Google Patents
ＣｐｕシミュレータInfo
- Publication number
- JPH02250122A JPH02250122A JP63269797A JP26979788A JPH02250122A JP H02250122 A JPH02250122 A JP H02250122A JP 63269797 A JP63269797 A JP 63269797A JP 26979788 A JP26979788 A JP 26979788A JP H02250122 A JPH02250122 A JP H02250122A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- simulator
- frequency table
- memory area
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムの中央処理装置のシミュレー
ション方式に関する。
ション方式に関する。
従来の、中央処理装置のシミュレーション方式は、シミ
ュレータ用エリア内のプログラムから命令を読出して、
順次実行していた。
ュレータ用エリア内のプログラムから命令を読出して、
順次実行していた。
上述した従来のシミュレーション方式は、プログラムに
したがって実行するのみであるので、小型の情報処理シ
ステム上でシミュレーションを行なう場合、特にシミュ
レーション時間の短縮を要求される場合にはシミュレー
タの調整のための情報が得られず調整に手間取るという
欠点がある。
したがって実行するのみであるので、小型の情報処理シ
ステム上でシミュレーションを行なう場合、特にシミュ
レーション時間の短縮を要求される場合にはシミュレー
タの調整のための情報が得られず調整に手間取るという
欠点がある。
本発明の目的は、上記欠点を除去しシミュレータ調整の
ための情報の１つである命令使用頻度情報を容易に人手
できるＣＰＵシミュレータを提供することにある。
ための情報の１つである命令使用頻度情報を容易に人手
できるＣＰＵシミュレータを提供することにある。
本発明のＣＰＵシミュレータは、
プログラムで使用されている命令に対応して、シミュレ
ーション実行中の各命令の使用回数が記録される命令使
用頻度テーブルと、 命令が解読された後、前記頻度テーブルの該当するエン
トリの使用回数を更新する命令使用頻度テーブル更新手
段とを有している。
ーション実行中の各命令の使用回数が記録される命令使
用頻度テーブルと、 命令が解読された後、前記頻度テーブルの該当するエン
トリの使用回数を更新する命令使用頻度テーブル更新手
段とを有している。
本発明のＣＰＵシミュレータは、シミュレーションを実
行しながらシミュレータの調整のための情報の１つであ
る命令使用頻度情報を人手することができる。
行しながらシミュレータの調整のための情報の１つであ
る命令使用頻度情報を人手することができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のＣＰＵシミュレータの一実施例を示す
ブロック図、第２図は第１図のＣＰＵシミュレータの動
作を示すフローチャートである。
ブロック図、第２図は第１図のＣＰＵシミュレータの動
作を示すフローチャートである。
このＣＰＵシミュレータは、シミュレータ用メモリエリ
ア１１にシミュレーション用のプログラム１２が格納さ
れており、メモリエリアアクセス手段１と命令読出手段
２と命令解釈手段３と命令使用頻度テーブル更新手段４
と命令実行手段５と割込原因チエツク手段６とインスト
ラクションカウンタ更新手段７と命令使用頻度テーブル
８とインストラクションカウンタを含んでいるシミュレ
ータ制御用テーブル９と割込管理手段１０とを備えてい
る。
ア１１にシミュレーション用のプログラム１２が格納さ
れており、メモリエリアアクセス手段１と命令読出手段
２と命令解釈手段３と命令使用頻度テーブル更新手段４
と命令実行手段５と割込原因チエツク手段６とインスト
ラクションカウンタ更新手段７と命令使用頻度テーブル
８とインストラクションカウンタを含んでいるシミュレ
ータ制御用テーブル９と割込管理手段１０とを備えてい
る。
命令使用頻度テーブル８は、表１に示すように、プログ
ラム１２でご使用されている全命令をコードで表わして
、各命令のシミュレーション実行中での使用回数が記録
される。
ラム１２でご使用されている全命令をコードで表わして
、各命令のシミュレーション実行中での使用回数が記録
される。
表１
命令使用頻度テーブル更新手段４は、命令読出手段２が
シミュレータ用メモリエリア１１から命令を読出してそ
の命令を命令解釈手段３が解釈した後、その命令に対応
する命令使用頻度テーブル８の使用回数に１を加算する
。
シミュレータ用メモリエリア１１から命令を読出してそ
の命令を命令解釈手段３が解釈した後、その命令に対応
する命令使用頻度テーブル８の使用回数に１を加算する
。
次に、本実施例の動作について、第２図を参照して説明
する。
する。
まず、シミュレータ起動により処理が開始され（ステッ
プ２０）、シミュレータ用メモリエリア１１上のプログ
ラム１２からメモリエリアアクセス手段１および命令読
出手段２により命令が読出される（ステップ２１）。次
に、割込原因チエツク手段６により命令読出しの過程で
割込原因が発生したかどうかが確認され（ステップ２２
）、発生していなければ命令解釈手段３により命令の解
釈か行なわれる（ステップ２３）。命令解釈後、命令使
用頻度テーブル更新手段４により、その命令に対応する
命令使用頻度テーブル８上の命令使用回数を更新する（
ステップ２４）。
プ２０）、シミュレータ用メモリエリア１１上のプログ
ラム１２からメモリエリアアクセス手段１および命令読
出手段２により命令が読出される（ステップ２１）。次
に、割込原因チエツク手段６により命令読出しの過程で
割込原因が発生したかどうかが確認され（ステップ２２
）、発生していなければ命令解釈手段３により命令の解
釈か行なわれる（ステップ２３）。命令解釈後、命令使
用頻度テーブル更新手段４により、その命令に対応する
命令使用頻度テーブル８上の命令使用回数を更新する（
ステップ２４）。
命令使用頻度テーブル８の更新後、メモリエリアアクセ
ス手段１および命令実行手段５により命令実行が行なわ
れ（ステップ２５）、再び、割込原因チエツク手段６に
より命令実行の過程で割込原因が発生したかどうかが確
認される（ステップ２６）。発生していなければシミュ
レータ制御用テーブル９内の不図示のインストラクショ
ンカウンタをインストラクションカウンタ更新手段７に
より更新する（ステップ２７）。命令読出しくステップ
２１）または命令実行（ステップ２５）の過程で割込原
因が発生している場合は、割込管理手段１０により割込
管理処理が行なわれる（ステップ２９）。
ス手段１および命令実行手段５により命令実行が行なわ
れ（ステップ２５）、再び、割込原因チエツク手段６に
より命令実行の過程で割込原因が発生したかどうかが確
認される（ステップ２６）。発生していなければシミュ
レータ制御用テーブル９内の不図示のインストラクショ
ンカウンタをインストラクションカウンタ更新手段７に
より更新する（ステップ２７）。命令読出しくステップ
２１）または命令実行（ステップ２５）の過程で割込原
因が発生している場合は、割込管理手段１０により割込
管理処理が行なわれる（ステップ２９）。
最後に、シミュレーション完了条件が確認され（ステッ
プ２８）、条件が成立すれば、シミュレーションを終了
する。また、不成立でプログラム１２が終了してない場
合は、インストラクションカウンタの値にしたがって、
命令読出しからの一連の処理を繰り返す。
プ２８）、条件が成立すれば、シミュレーションを終了
する。また、不成立でプログラム１２が終了してない場
合は、インストラクションカウンタの値にしたがって、
命令読出しからの一連の処理を繰り返す。
以上説明したように本発明は、命令の解釈後、その命令
に該当する命令使用頻度テーブル使用回数を更新するこ
とにより、シミュレータの調整に必要な情報である命令
使用頻度を人手することができ、シミュレータの調整が
容易となって、シミュレーション時間を短縮できるとい
う効果がある。
に該当する命令使用頻度テーブル使用回数を更新するこ
とにより、シミュレータの調整に必要な情報である命令
使用頻度を人手することができ、シミュレータの調整が
容易となって、シミュレーション時間を短縮できるとい
う効果がある。
第１図は本発明のＣＰＵシミュレータの一実施例を示す
ブロック図、第２図は第１図のＣＰＬＩシミュレータの
動作を示すフローチャートである。 １・・・メモリエリアアクセス手段、 ２・・・命令読出し手段、 ３・・・命令解読手段、 ４・・・命令使用頻度テーブル更新手段、５・・・命令
実行手段、 ６・・・割込原因チエツク手段、 ７・・・インストラクションカウンタ更新手段、８・・
・命令使用頻度テーブル、 ９・・・シミュレータ制御用テーブル、１０・・・割込
管理手段、 １１・・・シミュレータ用メモリエリア、１２・・・プ
ログラム。
ブロック図、第２図は第１図のＣＰＬＩシミュレータの
動作を示すフローチャートである。 １・・・メモリエリアアクセス手段、 ２・・・命令読出し手段、 ３・・・命令解読手段、 ４・・・命令使用頻度テーブル更新手段、５・・・命令
実行手段、 ６・・・割込原因チエツク手段、 ７・・・インストラクションカウンタ更新手段、８・・
・命令使用頻度テーブル、 ９・・・シミュレータ制御用テーブル、１０・・・割込
管理手段、 １１・・・シミュレータ用メモリエリア、１２・・・プ
ログラム。
Claims (1)
- 【特許請求の範囲】 １、シミュレータ用メモリエリア内のプログラムから、
命令を順次読出して解読した後、命令を実行してＣＰＵ
のシミュレーションを行なうＣＰＵシミュレータにおい
て、 前記プログラムで使用されている命令に対応して、シミ
ュレータ実行中の各命令の使用回数が記録される命令使
用頻度テーブルと、 命令が解読された後、前記頻度テーブルの該当するエン
トリの使用回数を更新する命令使用頻度テーブル更新手
段とを有することを特徴とするＣＰＵシミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269797A JPH02250122A (ja) | 1988-10-25 | 1988-10-25 | Ｃｐｕシミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269797A JPH02250122A (ja) | 1988-10-25 | 1988-10-25 | Ｃｐｕシミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02250122A true JPH02250122A (ja) | 1990-10-05 |
Family
ID=17477298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63269797A Pending JPH02250122A (ja) | 1988-10-25 | 1988-10-25 | Ｃｐｕシミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02250122A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06250874A (ja) * | 1993-02-26 | 1994-09-09 | Nec Corp | Ｃｐｕシミュレーション方法およびｃｐｕシミュレータ |
| US5901283A (en) * | 1996-09-04 | 1999-05-04 | Mitsubishi Electric Semiconductor Software Co., Ltd | Microcomputer |
| US8626485B2 (en) | 2007-03-27 | 2014-01-07 | Fujitsu Limited | Emulation apparatus, emulator generating method and emulator executing method |
-
1988
- 1988-10-25 JP JP63269797A patent/JPH02250122A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06250874A (ja) * | 1993-02-26 | 1994-09-09 | Nec Corp | Ｃｐｕシミュレーション方法およびｃｐｕシミュレータ |
| US5901283A (en) * | 1996-09-04 | 1999-05-04 | Mitsubishi Electric Semiconductor Software Co., Ltd | Microcomputer |
| US8626485B2 (en) | 2007-03-27 | 2014-01-07 | Fujitsu Limited | Emulation apparatus, emulator generating method and emulator executing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02250122A (ja) | Ｃｐｕシミュレータ | |
| JPH1031595A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JP2000163109A (ja) | ラダープログラミング装置及びラダープログラミング方法 | |
| JPH0612253A (ja) | マイクロコンピュータ | |
| JPS6323563B2 (ja) | ||
| JPS6217803A (ja) | プログラマブルコントロ−ラの制御方式 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JP2762665B2 (ja) | プログラマブルコントローラのブログラミング装置 | |
| JPH0713758A (ja) | 命令デコード方法 | |
| JPH0769847B2 (ja) | リラン時のジョブ制御方法 | |
| JPS60169906A (ja) | プログラマブルコントロ−ラ | |
| JP2001236247A (ja) | ソフトウェアシミュレータおよびシミュレーション処理方法 | |
| JPH0454531A (ja) | プログラム読出し回路 | |
| JPH0353321A (ja) | 情報処理装置 | |
| JP2563557Y2 (ja) | ビット演算処理装置 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS62162107A (ja) | プログラマブルコントロ−ラにおけるプログラム変更方法 | |
| JPH0414109A (ja) | 銘柄管理シーケンス制御装置 | |
| JPS62162104A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JPH0228734A (ja) | ファームウェア評価方式 | |
| JPH0212535A (ja) | 命令実行方式 | |
| JPS616704A (ja) | プログラマブル・コントロ−ラ | |
| JPS59202534A (ja) | 分散型計算制御装置のデ−タ記録方法 | |
| JPH02148345A (ja) | 入出力制御方式 | |
| JPS60221829A (ja) | デ−タ処理装置 |