JPH06250874A - Ｃｐｕシミュレーション方法およびｃｐｕシミュレータ - Google Patents

Abstract

(57)【要約】 【構成】 ターゲットＣＰＵのマシン語レベルの各命令
コードをシミュレートする、ホストＣＰＵ12のアセンブ
ラ言語レベル又はマシン語レベルの命令コードで構成さ
れたシミュレーション関数14-1〜14-mが用意されてい
る。変換手段10は、ターゲットプログラム２を、その命
令コード2-1 〜2-n をシミュレートする為のシミュレー
ション関数14-1〜14-mを呼び出すシミュレーション関数
呼び出し13-1〜13-nで構成されたシミュレーション関数
呼び出し列13に変換する。ホストＣＰＵ12はシミュレー
ション関数呼び出し列13を実行することによりターゲッ
トＣＰＵの動作のシミュレーションを行う。 【効果】 ターゲットＣＰＵのマシン語レベルの命令コ
ードの解釈を事前にまとめて行うのでシミュレーション
実行時の処理速度が高速化され、ホストＣＰＵの命令コ
ードに直接変換せずにシミュレーション関数呼び出しに
変換するので、変換後のコード量が少なくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ターゲットＣＰＵの動
作をホストＣＰＵ上でシミュレートする技術に関する。

【０００２】

【従来の技術】ターゲットＣＰＵを含むターゲットマシ
ンの完成前に、或いはターゲットマシン上でのデバッ
グ，性能評価前に、ターゲットＣＰＵ用に開発されたプ
ログラム（ターゲットプログラムと称す）をデバッグし
たり、性能評価を行う方法として、ターゲットＣＰＵと
は別のＣＰＵであるホストＣＰＵを含むＣＰＵシミュレ
ータ上でターゲットプログラムにかかるターゲットＣＰ
Ｕの動作をシミュレートする方法があり、その方法は、
ターゲットＣＰＵ用のソースプログラムを逐次解釈実行
するインタプリタ方式と、ターゲットＣＰＵ用のマシン
語コードを逐次解釈実行するオブジェクトシミュレーシ
ョン方式とに大別される（例えば、社団法人電子情報通
信学会ハンドブック委員会編集，株式会社オーム社昭和
６３年３月３０日発行，第１版「電子情報通信ハンドブ
ック第２分冊」１８５７頁，５・３「シミュレータ」参
照）。

【０００３】ここで、インタプリタ方式は、ターゲット
ＣＰＵ用の原始プログラム（ソースプログラム）を直接
にインタプリートしつつシミュレートするものであり、
オブジェクトシミュレーション方式は、シミュレートに
先立ってターゲットプログラムの原始プログラム（ソー
スプログラム）をコンパイルまたはアセンブルしてター
ゲットＣＰＵのマシン語レベルの命令コードに変換し、
この命令コードをシミュレートするものである。

【０００４】オブジェクトシミュレーション方式は、タ
ーゲットＣＰＵのマシン語レベルの命令生成のための時
間がかかるが、シミュレートの実行時間はインタプリタ
方式に比べて速くなるため、短いシミュレート時間を要
求される場合にはオブジェクトシミュレーション方式が
用いられる。なお、ターゲットプログラムがマシン語レ
ベルで既に存在する場合には、コンパイルまたはアセン
ブルが不要であることは勿論のことである。

【０００５】そして、オブジェクトシミュレーション方
式のＣＰＵシミュレータにおいては、例えば特開平２−
２５０１２２号公報に見られるように、ターゲットＣＰ
Ｕの命令コードをホストＣＰＵ上で実行時に１命令ずつ
解釈しながらシミュレートを進めていた。

【０００６】このようにオブジェクトシミュレーション
方式のＣＰＵシミュレータはインタプリタ方式のものに
比べてシミュレーション速度の点で優れているが、従来
のようにターゲットＣＰＵの命令コードをホストＣＰＵ
上で実行時に１命令ずつ解釈する構成では、その解釈の
ために要する時間がシミュレーション時のオーバヘッド
となる。

【０００７】そこで本発明者は、シミュレーション実行
時におけるターゲットＣＰＵの命令コードの解釈を不要
にすることにより高速なシミュレーションを可能とした
新規なＣＰＵシミュレータ（以下、既提案ＣＰＵシミュ
レータと称す）を、平成４年１２月２９日提出の特許願
（整理番号Ｎ０００２Ｓ，発明の名称（ＣＰＵシミュレ
ーション方法およびＣＰＵシミュレータ）において提案
した。

【０００８】この既提案ＣＰＵシミュレータは、ターゲ
ットＣＰＵの動作をホストＣＰＵ上でシミュレートする
ＣＰＵシミュレータにおいて、ターゲットプログラムの
マシン語レベルの命令コードを事前にまとめて解釈し、
各命令コードをシミュレートするホストＣＰＵのアセン
ブラ言語レベルまたはマシン語レベルの命令コードの組
み合わせで表現されたシミュレーションプログラムを生
成し、この生成したシミュレーションプログラムをホス
トＣＰＵで実行するものであり、シミュレーション実行
時におけるターゲットＣＰＵの命令コードの解釈が不要
になる為、その分、高速なシミュレーションが可能にな
る。

【０００９】

【発明が解決しようとする課題】ところで、ターゲット
ＣＰＵの１つの命令コードをシミュレートするためのホ
ストＣＰＵの命令コードの数は、ホストＣＰＵにターゲ
ットＣＰＵと同じ動作をする命令がある場合は基本的に
は１個で済むが、同じ動作をする命令がない場合は複数
個必要になる。このため、ターゲットプログラムをホス
トＣＰＵの命令コード自体の集合であるシミュレーショ
ンプログラムに変換すると、一般に変換後のコード量は
多くなる。

【００１０】変換後のコード量が多くなると、種々の問
題を招来する。例えば、ホストＣＰＵの主記憶容量が小
さいとシミュレーションプログラムの実行が行えない場
合がある。またページングによる仮想記憶管理機構を使
用したホストＣＰＵではページアウト回数の増加を招来
する。更に、キャッシュ機構を備えたホストＣＰＵでは
キャッシュヒット率が低下する。これらは何れもシミュ
レーションの実行時間を長大化する要因となる。

【００１１】そこで本発明は、既提案ＣＰＵシミュレー
タを更に改良し、変換後のコード量を極力少なくし得る
ようにすることを目的としている。

【００１２】

【課題を解決するための手段】本発明のＣＰＵシミュレ
ータは上記の目的を達成するために、シミュレーション
対象となるターゲットＣＰＵの動作をホストＣＰＵ上で
シミュレートするＣＰＵシミュレータにおいて、前記タ
ーゲットＣＰＵのマシン語レベルの各命令コードをシミ
ュレートする、前記ホストＣＰＵで実行可能なシミュレ
ーション関数を、前記ターゲットＣＰＵのマシン語レベ
ルの命令コードの種類数分格納するシミュレーション関
数記憶手段と、前記ターゲットＣＰＵ用に開発されたタ
ーゲットプログラムのマシン語レベルの命令コードを解
釈して、前記ターゲットプログラムを、前記シミュレー
ション関数を呼び出すシミュレーション関数呼び出しの
集合であるシミュレーション関数呼び出し列に変換する
変換手段とを備え、該変換手段により生成されたシミュ
レーション関数呼び出し列を前記ホストＣＰＵが実行す
ることにより、前記ターゲットプログラムにかかる前記
ターゲットＣＰＵの動作のシミュレーションを行う構成
を有している。

【００１３】また、本発明は、レジスタ間接分岐，レジ
スタ間接サブルーチン呼び出し等、実行時まで分岐先ア
ドレスのわからない命令コードもシミュレーションし得
るようにするために、以下の（Ａ）または（Ｂ）のよう
な構成を採用している。

【００１４】構成（Ａ）；前記変換手段は、前記ターゲ
ットプログラムのマシン語レベルの各命令コードを、該
命令コードのバイト数の定数倍のバイト数で構成される
シミュレーション関数呼び出しに変換する構成を備え、
実行時まで分岐先アドレスのわからない前記ターゲット
プログラムのマシン語レベルの命令コードに対応して、
レジスタのシミュレーションの結果得られたターゲット
ＣＰＵ上での分岐先アドレスと前記定数倍の倍率とから
分岐すべきシミュレーション関数呼び出し列中のアドレ
スを計算によって求めてリターン値として返却するシミ
ュレーション関数を呼び出すと共に、該呼び出したシミ
ュレーション関数の終了時に前記リターン値の示すアド
レスに分岐するシミュレーション関数呼び出しを生成す
る構成。

【００１５】構成（Ｂ）；前記変換手段は、前記ターゲ
ットプログラムのマシン語レベルの各命令コードの前記
ターゲットＣＰＵ上のアドレスと、該命令コード変換後
の前記シミュレーション関数呼び出しの前記ホストＣＰ
Ｕ上のアドレスとの対応を示すアドレス変換テーブルを
生成する構成を備え、前記ターゲットプログラムのマシ
ン語レベルの命令コードに対応して、レジスタのシミュ
レーションの結果得られたターゲットＣＰＵ上での次に
実行すべきアドレスと前記アドレス変換テーブルの内容
とから次に実行すべきシミュレーション関数呼び出し列
中のアドレスを求めてリターン値として返却するシミュ
レーション関数を呼び出すと共に、該呼び出したシミュ
レーション関数の終了時に前記リターン値の示すアドレ
スに分岐するシミュレーション関数呼び出しを生成する
構成。

【００１６】更に、本発明は、デバッグ等を効率良く行
えるようにするために、上記（Ｂ）の構成のＣＰＵシミ
ュレータにおいて、前記アドレス変換テーブル中の、前
記変換手段によって設定されたターゲットＣＰＵ上のア
ドレスに対応して、ブレークポイント処理関数といった
別の関数のアドレスを設定する構成や、前記変換手段に
よって設定されたターゲットＣＰＵ上のアドレス以外の
命令の存在しないアドレスに不正アドレス実行時処理関
数といった別の関数のアドレスを設定した構成を有して
いる。

【００１７】

【作用】本発明のＣＰＵシミュレータにおいては、変換
手段が、シミュレーションの実行に先立ち、ターゲット
プログラムのマシン語レベルの命令コードをまとめて解
釈して、ターゲットプログラムを、その各命令コードを
シミュレートするホストＣＰＵで実行可能なシミュレー
ション関数を呼び出すシミュレーション関数呼び出しの
集合であるシミュレーション関数呼び出し列に変換し、
ホストＣＰＵがこの生成されたシミュレーション関数呼
び出し列を実行することにより、つまりシミュレーショ
ン関数記憶手段に保持された該当するシミュレーション
関数を実行することにより、ターゲットプログラムにか
かるターゲットＣＰＵの動作のシミュレーションを行
う。

【００１８】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００１９】図１を参照すると、本発明を適用したＣＰ
Ｕシミュレータ１の一実施例は、ターゲットプログラム
２をシミュレーション関数呼び出し列１３に変換する変
換手段１０と、シミュレーション関数呼び出し列１３お
よびシミュレーション関数群１４を格納するメモリ１１
と、シミュレーション関数呼び出し列１３およびシミュ
レーション関数群１４を実行するホストＣＰＵ１２とを
含んでいる。

【００２０】ターゲットプログラム２は、ターゲットＣ
ＰＵ（図示せず。以下同じ）用に開発されたプログラム
であり、ターゲットＣＰＵのマシン語レベルの命令コー
ド２−１〜２−ｎで構成されている。

【００２１】シミュレーション関数群１４は、シミュレ
ーション関数１４−１〜１４−ｍの集合である。各シミ
ュレーション関数１４−１〜１４−ｍはターゲットＣＰ
Ｕのマシン語レベルの各命令コードに１対１に対応して
おり、対応するターゲットＣＰＵの命令コードをシミュ
レートする。各シミュレーション関数１４−１〜１４−
ｍは任意の言語で記述できるものであり、本実施例では
Ｃ言語を使用している。

【００２２】ＣＰＵシミュレータ１は、ターゲットプロ
グラム２にかかるターゲットＣＰＵの動作のシミュレー
ションを実行する場合、シミュレーションの実行に先立
って変換手段１０を起動する。

【００２３】変換手段１０は、ターゲットプログラム２
の各命令コード２−１〜２−ｎを順次読み込んで解釈
し、各命令コード２−１〜２−ｎを、そのシミュレート
を行うシミュレーション関数１４−１〜１４−ｍを呼び
出すシミュレーション関数呼び出し１３−１〜１３−ｎ
に変換する。シミュレーション関数呼び出し１３−１〜
１３−ｎの記述言語としては、アセンブラ言語またはマ
シン語が使用される。

【００２４】例えば、命令コード２−１をシミュレート
するシミュレーション関数が１４−１の場合、変換手段
１０は、命令コード２−１をシミュレーション関数１４
−１を呼び出すシミュレーション関数呼び出し１３−１
に変換し、また、命令コード２−２をシミュレートする
シミュレーション関数が１４−ｍの場合、命令コード２
−２をシミュレーション関数１４−ｍを呼び出すシミュ
レーション関数呼び出し１３−２に変換する。更に、命
令コード２−ｎが命令コード２−１と同じ命令コードで
あった場合は、命令コード２−ｎをシミュレーション関
数１４−１を呼び出すシミュレーション関数呼び出し１
３−ｎに変換する。

【００２５】そして、変換手段１０は変換後のシミュレ
ーション関数呼び出し１３−１〜１３−ｎをシミュレー
ション関数呼び出し列１３としてメモリ１１あるいは図
示しない外部記憶装置に格納する。

【００２６】ＣＰＵシミュレータ１は、変換手段１０に
よってメモリ１１上にシミュレーション関数呼び出し列
１３が生成されると、シミュレーション関数呼び出し列
１３がマシン語レベルで生成されているときは、ホスト
ＣＰＵ１２にメモリ１１上のシミュレーション関数呼び
出し列１３を実行させる。

【００２７】ホストＣＰＵ１２は、先ずターゲットプロ
グラムの実行開始番地に対応するシミュレーション関数
呼び出しを実行する。従って、シミュレーション関数呼
び出し１３−１をターゲットプログラムの実行開始番地
に対応するシミュレーション関数呼び出しとすると、ホ
ストＣＰＵ１２は、先ずシミュレーション関数呼び出し
１３−１を実行する。これにより、上述した例ではシミ
ュレーション関数１４−１が呼び出されて実行され、命
令コード２−１がシミュレートされる。

【００２８】シミュレーション関数１４−１の実行が終
了すると、ホストＣＰＵ１２は次のシミュレーション関
数呼び出し１４−２を実行する。これにより、上述した
例ではシミュレーション関数１４−ｍが呼び出されて実
行され、命令コード２がシミュレートされる。

【００２９】以下、上述の動作の繰り返しによりシミュ
レーション関数群１４中の該当するシミュレーション関
数１４−１〜１４−ｍが呼び出されることにより、ター
ゲットプログラム２にかかるターゲットＣＰＵの動作が
ホストＣＰＵ１２上でシミュレートされる。

【００３０】なお、シミュレーション関数呼び出し列１
３がアセンブラ言語レベルで生成されているときは、Ｃ
ＰＵシミュレータ１はこれをアセンブルしてマシン語レ
ベルのシミュレーション関数呼び出し列を生成し、これ
をホストＣＰＵ１２上で実行することによりシミュレー
ションを実行する。また、変換手段１０によって出力さ
れたシミュレーション関数呼び出し列１３が外部記憶装
置に格納されている場合、ＣＰＵシミュレータ１はその
外部記憶装置からシミュレーション関数呼び出し列をメ
モリ１１上に読み込んだ後に実行を開始する。

【００３１】図２は変換手段１０の構成例を示す機能ブ
ロック図であり、命令コード読み込み部１０１と命令解
釈部１０２と命令変換部１０３と出力部１０４とで構成
されている。

【００３２】命令コード読み込み部１０１は、図示しな
いメモリやファイル等に格納された図１のターゲットプ
ログラム２をその先頭から順次１命令コードずつ読み込
んで命令解釈部１０２に伝達する。

【００３３】命令解釈部１０２は、命令コード読み込み
部１０１から伝達された命令コード即ちターゲットＣＰ
Ｕ用のマシン語レベルの命令コードがどのような命令な
のかを解釈し、命令の種類，命令に使用されるレジス
タ，メモリアドレス，定数等を判別し、その判別結果を
命令変換部１０３に伝達する。

【００３４】命令変換部１０３は、命令解釈部１０２か
ら伝達された判別結果に基づき、当該ターゲットＣＰＵ
のマシン語レベルの命令コードをシミュレートするため
のシミュレーション関数を呼び出すシミュレーション関
数呼び出しを、ホストＣＰＵ１２のアセンブラ言語レベ
ルまたはマシン語レベルで生成する。

【００３５】例えば、ターゲットＣＰＵがインテル社の
１６ビットプロセッサ８０８６であり、ホストＣＰＵ１
２がＭＩＰＳ社の３２ビットプロセッサＲ３０００であ
る場合、命令変換部１０３は、８０８６の命令コード
を、Ｒ３０００で実行可能なシミュレーション関数を呼
び出すシミュレーション関数呼び出しを生成することに
なる。

【００３６】以下に、８０８６の命令，Ｒ３０００で実
行されるシミュレーション関数呼び出し，シミュレーシ
ョン関数の例を示す。なお、８０８６の命令とＲ３００
０のシミュレーション関数呼び出しとはアセンブラ表記
で、Ｒ３０００のシミュレーション関数はＣ言語とアセ
ンブラ言語とで示す。

【００３７】 ○８０８６の命令 ＭＯＶ ＡＸ，０ｘ１０００ ／＊３バイト命令＊／ ○シミュレーション関数呼び出し ｌｉ ａ０，ＡＸ ／＊引数の準備（ＡＸは定数値）＊／ ｌｉ ａ１，０ｘ１０００ ／＊引数の準備＊／ ｊａｌ Ｆ＿ＭＯＶ ／＊関数の呼び出し＊／ ○シミュレーション関数 Ｃ言語の場合 Ｆ＿ＭＯＶ（ｒｅｇ，ｉｍｍ） ｉｎｔ ｒｅｇ； ｓｈｏｒｔ ｉｍｍ； ｛ Ｒｅｇ［ｒｅｇ］＝ｉｍｍ； ／＊Ｒｅｇ［］はレジスタ情 報を保持する変数＊／ ｝ アセンブラ言語の場合 .ｇｌｏｂｌ Ｆ＿ＭＯＶ .ｅｎｔ Ｆ＿ＭＯＶ Ｆ＿ＭＯＶ： ｓｌｌ ａ０，２ ／＊ａ０レジスタにはレジスタ 番号が入っている＊／ ｌｉ ｔ０，Ｒｅｇ ／＊Ｒｅｇはレジスタ情報を保 持する配列＊／ ａｄｄ ｔ０，ａ０ ｓｗ ａ１，（ｔ０） ／＊ａ１には転送する値が格納 されている＊／ ｊ ｒａ .ｅｎｄ Ｆ＿ＭＯＶ

【００３８】 ○８０８６の命令 ＡＤＤ ＡＸ，ＢＸ ○シミュレーション関数呼び出し ｌｉ ａ０，ＡＸ ／＊引数の準備（ＡＸは定数値）＊／ ｌｉ ａ１，ＢＸ ／＊引数の準備＊／ ｊａｌ Ｆ＿ＡＤＤ ／＊関数の呼び出し＊／ ○シミュレーション関数 Ｃ言語の場合 Ｆ＿ＡＤＤ（ｒｅｇ１，ｒｅｇ２） ｉｎｔ ｒｅｇ１，ｒｅｇ２； ｛ Ｒｅｇ［ｒｅｇ１］＋＝Ｒｅｇ［ｒｅｇ２］； ｉｆ（Ｒｅｇ［ｒｅｇ１］＝＝０）｛ ＰＳＷ｜＝ＰＳＷ＿Ｚ； ／＊ＰＳＷはステータスレジ スタ情報を保持する変数 ＊ＰＳＷ＿ＺはＺフラグを表 す定数 ＊／ ｝ ｉｆ（Ｒｅｇ［ｒｅｇ１］＆０ｘ８０００）｛ ｉｆ（Ｒｅｇ［ｒｅｇ１］＝＝０）｛ ＰＳＷ｜＝ＰＳＷ＿Ｓ； ／＊ＰＳＷ＿ＳはＳフラグを 表す定数＊／ ｝ ・ ・ ・ ｝ アセンブラ言語の場合 .ｇｌｏｂｌ Ｆ＿ＡＤＤ .ｅｎｔ Ｆ＿ＡＤＤ Ｆ＿ＡＤＤ： ｓｌｌ ａ０，２ ｓｌｌ ａ１，２ ／＊ａ０，ａ１にはレジスタ番 号＊／ ｌｉ ｔ０，Ｒｅｇ ／＊Ｒｅｇはレジスタ情報を保 持する配列＊／ ａｄｄ ｔ０，ａ０ ｌｉ ｔ１，Ｒｅｇ ａｄｄ ｔ１，ａ１ ｌｗ ｔ２，（ｔ０） ｌｗ ｔ３，（ｔ１） ａｄｄ ｔ２，ｔ３ ｓｗ ｔ２，（ｔ０） ｌｉ ｔ４，ＰＳＷ ／＊ＰＳＷの処理＊／ ｌｗ ｔ５，（ｔ４） ｂｅｑｚ ｔ２，Ｌ１ ｏｒｉ ｔ５，ＰＳＷ＿Ｚ Ｌ１： ａｎｄｉ ｔ６，ｔ２，０ｘ８０００ ｂｎｅ ｔ６，０，Ｌ２ ｏｒｉ ｔ５，ＰＳＷ＿Ｓ Ｌ２： ・ ・ ・ .ｅｎｄ Ｆ＿ＡＤＤ

【００３９】上述した具体例からわかるように、命令変
換部１０３は、命令解釈部１０２の判別結果に基づき、
パラメータ（引数）の準備を行う命令とシミュレーショ
ン関数を実際に呼び出す関数の呼び出しとを含むシミュ
レーション関数呼び出しを生成する。

【００４０】さて、命令変換部１０３は、シミュレーシ
ョン関数呼び出しを生成すると、生成したシミュレーシ
ョン関数呼び出しを出力部１０４に伝達し、出力部１０
４は、これを図１のメモリ１１あるいは図示しない外部
記憶装置に順次格納する。

【００４１】このとき命令変換部１０３は、今回のター
ゲットＣＰＵの命令コードのターゲットＣＰＵ上でのア
ドレスと今回生成したホストＣＰＵ１２のシミュレーシ
ョン関数呼び出しのホストＣＰＵ１２上でのアドレス
（複数の命令コードで構成されるシミュレーション関数
呼び出しの場合は先頭の命令コードのアドレス）との関
係を内部のアドレス対応表１０３−１に登録する。

【００４２】このアドレス対応表１０３−１は実行前に
分岐先が確定している分岐命令コードの変換時に参照さ
れる。即ち、命令変換部１０３はターゲットＣＰＵの命
令コードがアドレスＸに分岐する分岐命令コードであっ
た場合、アドレスＸが変換後のホストＣＰＵ１２上では
どのアドレスに相当するかをアドレス対応表１０３−１
を調べることにより取得し、この取得した分岐先アドレ
スを引数としてシミュレーション関数に引き渡すシミュ
レーション関数呼び出しを生成する。なお、シミュレー
ション関数を呼び出さずにホストＣＰＵ１２の分岐命令
に変換することも可能である。

【００４３】但し、今回の分岐命令コードが未だ処理し
ていない後続の命令コードへ分岐する命令であった場
合、アドレス対応表１０３−１にはその部分のアドレス
対応関係が未だ登録されていない。この場合は、ダミー
の分岐先アドレスを設定したシミュレーション関数呼び
出しを内部の変換結果一時記憶手段１０３−２に記憶す
ると共にアドレス対応表１０３−１に今回の分岐命令コ
ードとシミュレーション関数呼び出し間のアドレス関係
を登録し、次いでその分岐先アドレスを確定し得る命令
コードが現れるまで、後続のターゲットＣＰＵの命令コ
ードのシミュレーション関数呼び出しへの変換，その変
換結果の変換結果一時記憶手段１０３−２への格納およ
びアドレス対応表１０３−１へのアドレス関係の登録を
行い、分岐先アドレスが確定した時点で、上記ダミーの
分岐先アドレスを正しいアドレスに変更し、その修正後
のシミュレーション関数呼び出しとそれに続いて変換結
果一時記憶手段１０３−２に蓄えられている後続のシミ
ュレーション関数呼び出しとをまとめて出力部１０４に
送ってメモリ１１あるいは外部記憶装置（図示せず）に
出力する。

【００４４】図３は本発明の別の実施例のＣＰＵシミュ
レータの機能ブロック図である。この実施例のＣＰＵシ
ミュレータ３は、ターゲットプログラム４をシミュレー
ション関数呼び出し列３３に変換する変換手段３０と、
シミュレーション関数呼び出し列３３，シミュレーショ
ン関数群３４およびレジスタシミュレータ３５を格納す
るメモリ３１と、シミュレーション関数呼び出し列３３
およびシミュレーション関数群３４を実行するホストＣ
ＰＵ３２とを含んでいる。

【００４５】ターゲットプログラム４は、ターゲットＣ
ＰＵ用に開発されたプログラムであり、ターゲットＣＰ
Ｕのマシン語レベルの命令コード４−１〜４−ｎで構成
されている。ここで、先頭の命令コード４−１のサイズ
は１バイトであり、ターゲットＣＰＵ上ではアドレス０
番地に位置し、次の命令コード４−２のサイズは２バイ
トであり、ターゲットＣＰＵ上ではアドレス１番地から
位置し、最後の命令コード４−ｎは１バイトで、ターゲ
ットＣＰＵ上ではｎ番地に位置している。

【００４６】シミュレーション関数呼び出し列３３は、
変換手段３０がターゲットプログラム４を処理して生成
したもので、ホストＣＰＵ３２のアセンブラ言語レベル
またはマシン語レベルで表現されたシミュレーション関
数呼び出し３３−１〜３３−ｎで構成されている。ここ
で、先頭のシミュレーション関数呼び出し３３−１は１
バイトの命令コード４−１を変換したもので、そのサイ
ズはＮ（Ｎは正の整数）バイトであり、ホストＣＰＵ３
２のアドレス空間上ではアドレスＡから始まる位置に置
かれている。次のシミュレーション関数呼び出し３３−
２は２バイトの命令コード４−２を変換したもので、そ
のサイズは２Ｎバイトで、直前のシミュレーション関数
呼び出し３３−１に続くメモリ３１の領域に格納され、
最後のシミュレーション関数呼び出し３３−ｎは１バイ
トの命令コード４−ｎを変換したもので、そのサイズは
Ｎバイトであり、直前のシミュレーション関数呼び出し
（図示せず）に続くメモリ３１の領域に格納されてい
る。

【００４７】即ち、本実施例においては、変換手段３０
は、ターゲットプログラム４のマシン語レベルの各命令
コード４−１〜４−ｎを、変換元の命令コードのバイト
数の定数倍（Ｎ倍）のバイト数で構成されるシミュレー
ション関数呼び出し３３−１〜３３−ｎに変換する。

【００４８】シミュレーション関数群３４は、シミュレ
ーション関数３４−１〜３４−ｍの集合であり、例えば
Ｃ言語で記述されている。各シミュレーション関数３４
−１〜３４−ｍはターゲットＣＰＵのマシン語レベルの
各命令コードに１対１に対応しており、対応するターゲ
ットＣＰＵの命令コードをシミュレートする。

【００４９】レジスタシミュレータ３５は、ターゲット
ＣＰＵ上のシミュレーション対象とするレジスタに１対
１に対応付けたレジスタの集まりであり、ホストＣＰＵ
３２はこのレジスタシミュレータ３５を参照，更新する
ことによりターゲットＣＰＵ上のレジスタをシミュレー
ションする。

【００５０】図３の実施例において、ＣＰＵシミュレー
タ３は、ターゲットプログラム４にかかるターゲットＣ
ＰＵの動作のシミュレーションを実行する場合、シミュ
レーションの実行に先立って変換手段３０を起動する。

【００５１】変換手段３０は、例えば図４に示すよう
に、命令コード読み込み部３０１と命令解釈部３０２と
命令変換部３０３と出力部３０４とで構成されており、
起動されると、先ず命令コード読み込み部３０１は図示
しないメモリやファイル等に格納された図３のターゲッ
トプログラム４をその先頭から順次１命令コードずつ読
み込んで命令解釈部３０２に伝達する。

【００５２】命令解釈部３０２は、命令コード読み込み
部３０１から伝達された命令コードがどのような命令な
のかを解釈し、命令の種類，命令に使用されるレジス
タ，メモリアドレス，定数等を判別し、判別結果を命令
変換部３０３に伝達する。

【００５３】命令変換部３０３は、命令解釈部３０２か
ら伝達された判別結果に基づき、当該ターゲットＣＰＵ
のマシン語レベルの命令コードをシミュレートするため
のシミュレーション関数を呼び出すシミュレーション関
数呼び出しを、ホストＣＰＵ３２のアセンブラ言語また
はマシン語レベルで生成する。

【００５４】例えば、ターゲットＣＰＵがインテル社の
１６ビットプロセッサ８０８６であり、ホストＣＰＵ３
２がＭＩＰＳ社の３２ビットプロセッサＲ３０００であ
る場合、命令変換部３０３は、８０８６の命令コード
を、Ｒ３０００が実行可能なシミュレーション関数を呼
び出すシミュレーション関数呼び出しを生成することに
なる。

【００５５】このとき、命令変換部３０３は、変換後の
シミュレーション関数呼び出しが変換元の命令コードの
Ｎ倍のバイト数になるように調整する。即ち、前述した
ように、１バイトの命令コード４−１，４−ｎはＮバイ
トのシミュレーション関数呼び出し３３−１，３３−ｎ
に、２バイトの命令コード４−２は２Ｎバイトのシミュ
レーション関数呼び出し３３−２にというように、ｉバ
イトの命令をｉＮバイトのシミュレーション関数呼び出
しに変換する。これは、予め最適なＮの値を決めてお
き、生成したシミュレーション関数呼び出しのバイト数
が元の命令コードのバイト数のＮ倍に一致していれば、
その生成したシミュレーション関数呼び出しそのものを
結果とし、Ｎ倍に満たなければ、満たない部分にＮＯＰ
命令等の如き実質的に何の処理も行わない命令を付け足
すことで実現する。

【００５６】以下に、上記Ｎが１６であるときの、８０
８６の命令，Ｒ３０００で実行可能なシミュレーション
関数呼び出し，シミュレーション関数の例を示す。な
お、８０８６の命令とＲ３０００のシミュレーション関
数呼び出しとはアセンブラ表記で、Ｒ３０００のシミュ
レーション関数はＣ言語で示す。

【００５７】 ○８０８６の命令 ＭＯＶ ＡＸ，０ｘ１０００ ／＊３バイト命令＊／ ○シミュレーション関数呼び出し ｌｉ ａ０，ＡＸ ／＊引数の準備（ＡＸはレジスタを表す定数 ）＊／ ｌｉ ａ１，０ｘ１０００ ／＊引数の準備＊／ ｊａｌ Ｆ＿ＭＯＶ ／＊シミュレーション関数の呼び出し＊／ ｎｏｐ ／＊定数倍にするためのｎｏｐ命令＊／ ｎｏｐ ｎｏｐ ｎｏｐ ｎｏｐ ｎｏｐ ｎｏｐ ｎｏｐ ｎｏｐ ○シミュレーション関数 Ｆ＿ＭＯＶ（ｒｅｇ，ｉｍｍ） ｉｎｔ ｒｅｇ； ｓｈｏｒｔ ｉｍｍ； ｛ ＰＣ＋＝３； Ｒｅｇ［ｒｅｇ］＝ｉｍｍ； ／＊Ｒｅｇ［ｒｅｇ］はレジ スタ情報を保持する変数＊／ ｝

【００５８】また命令変換部３０３は、変換元の命令コ
ードが、レジスタ間接分岐，レジスタ間接サブルーチン
呼び出し等実行時まで分岐先アドレスのわからない命令
コードの場合、レジスタシミュレータ３５中のターゲッ
トＣＰＵ上での分岐先アドレスを保持しているレジスタ
の内容（アドレスＸとする）と倍率Ｎとから、分岐すべ
きシミュレーション関数呼び出し列中のアドレスを、 シミュレーション関数呼び出し列３３の先頭アドレス＋
（Ｎ×Ｘ） によって求め且つそのアドレスに制御を移すような命令
列を含むシミュレーション関数を呼び出すシミュレーシ
ョン関数呼び出しに変換する。以下に、８０８６のレジ
スタ間接分岐命令の例と、その変換後のＲ３０００のシ
ミュレーション関数呼び出しの例と、これによって呼び
出されるＲ３０００のシミュレーション関数の例とを示
す。

【００５９】 ○８０８６の命令 ＪＭＰ ［ＢＸ］ ／＊２バイト命令＊／ ○シミュレーション関数呼び出し ｌｉ ａ０，ＢＸ ／＊ＢＸはレジスタを表す定数＊／ ｊａｌ Ｆ＿ＪＭＰ＿Ｒ ／＊シミュレーション関数の呼び出し＊／ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ｊ ｖ０ ／＊ｖ０はＦ＿ＪＭＰ＿Ｒ（）のリターン値 ＊／ ｎｏｐ ｎｏｐ ｎｏｐ ｎｏｐ ○シミュレーション関数 Ｆ＿ＪＭＰ＿Ｒ（ｒｅｇ） ｉｎｔ ｒｅｇ； ｛ ｕｎｓｉｇｎｅｄ ｌｏｎｇ ａｄｄｒ； ＰＣ＝Ｒｅｇ［ｒｅｇ］； ａｄｄｒ＝（（Ｒｅｇ［ＣＳ］＜＜４）＋ＰＣ）＊１６ ＋ＳＴＡＲＴ＿ＳＤＤＲＥＳＳ； ／＊１６は定数倍Ｎの値，ＳＴＡＲＴ＿ＳＤＤＲＥＳＳは変 換後のコードの先頭アドレス＊／ ｒｅｔｕｒｎ（ａｄｄｒ） ｝

【００６０】即ち、ＢＸレジスタの保持している値をア
ドレスと認識してそのアドレスへ分岐する８０８６のレ
ジスタ間接分岐の場合、レジスタＢＸを表す定数を引数
としてシミュレーション関数Ｆ＿ＪＭＰ＿Ｒを呼び出す
シミュレーション関数呼び出しを生成する。シミュレー
ション関数Ｆ＿ＪＭＰ＿Ｒでは、 ＰＣ＝Ｒｅｇ［ｒｅｇ］； により、８０８６上での分岐先のアドレスを保持してい
るレジスタの値（Ｒｅｇ［ｒｅｇ］）をレジスタシミュ
レータ３５から参照してレジスタシミュレータ３５中の
ＰＣの値を更新し、次いで、 ａｄｄｒ＝（（Ｒｅｇ［ＣＳ］＜＜４）＋ＰＣ）＊１６ ＋ＳＴＡＲＴ＿ＳＤＤＲＥＳＳ； を実行する。これは、８０８６で実行すべき命令のアド
レスは、セグメントレジスタ（ここではＣＳ）とＰＣで
指定されるので、（Ｒｅｇ［ＣＳ］＜＜４）＋ＰＣによ
り８０８６上でのアドレスを算出し、これに定数１６を
乗じたものにシミュレーション関数呼び出し列３３の先
頭アドレスを加算することにより、分岐すべきホストＣ
ＰＵ３２上のアドレスを求める。そして、 ｒｅｔｕｒｎ（ａｄｄｒ） により、この求めたアドレスをリターン値として返却す
る。このリターン値はＲ３０００の場合、Ｖ０レジスタ
に格納されるので、シミュレーション関数呼び出しで
は、 ｊ ｖ０ を実行することにより、次にシミュレートすべき命令に
対応するシミュレーション関数呼び出し列３３の部分へ
分岐する。

【００６１】なお、命令変換部３０３は、実行前に分岐
先が確定している分岐命令コードの変換も行うが、本実
施例では、ターゲットＣＰＵの命令コードのターゲット
ＣＰＵ上でのアドレスに対応するシミュレーション関数
呼び出しのホストＣＰＵ３２上でのアドレスは計算によ
って求まるので、図２に示したようなアドレス対応表１
０３−１や変換結果一時記憶手段１０３−２は基本的に
は不要である。

【００６２】さて、命令変換部３０３は、シミュレーシ
ョン関数呼び出しを生成すると、生成したシミュレーシ
ョン関数呼び出しを出力部３０４に伝達し、出力部３０
４は、これを図３のメモリ３１あるいは図示しない外部
記憶装置に順次格納する。

【００６３】ＣＰＵシミュレータ３は、変換手段３０に
よってメモリ３１上にシミュレーション関数呼び出し列
３３が生成されると、シミュレーション関数呼び出し列
３３がマシン語レベルで生成されているときは、ホスト
ＣＰＵ３２にメモリ３１上のシミュレーション関数呼び
出し列３３を実行させる。

【００６４】ホストＣＰＵ３２は、先ずターゲットプロ
グラムの実行開始番地に対応するシミュレーション関数
呼び出しを実行する。従って、シミュレーション関数呼
び出し３３−１をターゲットプログラムの実行開始番地
に対応するシミュレーション関数呼び出しとすると、ホ
ストＣＰＵ３２は、先ずシミュレーション関数呼び出し
３３−１を実行する。これにより、上述した例ではシミ
ュレーション関数３４−１が呼び出されて実行され、レ
ジスタシミュレータ３５中のレジスタの値を参照，更新
しながら命令コード４−１がシミュレートされる。

【００６５】ホストＣＰＵ３２は、シミュレーション関
数３４−１の実行が終了すると、次のシミュレーション
関数呼び出し３３−２を実行する。これにより、上述し
た例ではシミュレーション関数３４−ｍが呼び出されて
実行され、レジスタシミュレータ３５中のレジスタの値
を参照，更新しながら命令コード４−２がシミュレート
される。

【００６６】以下、上述の動作の繰り返しによりシミュ
レーション関数群３４中の該当するシミュレーション関
数３４−１〜３４−ｍが呼び出されることにより、ター
ゲットプログラム４にかかるターゲットＣＰＵの動作が
ホストＣＰＵ３２上でシミュレートされる。

【００６７】なお、シミュレーション関数呼び出し列３
３がアセンブラ言語レベルで生成されているときは、Ｃ
ＰＵシミュレータ３はこれをアセンブルしてマシン語レ
ベルのシミュレーション関数呼び出し列を生成し、これ
をホストＣＰＵ３２上で実行することによりシミュレー
ションを実行する。また、変換手段３０によって出力さ
れたシミュレーション関数呼び出し列３３が外部記憶装
置に格納されている場合、ＣＰＵシミュレータ３はその
外部記憶装置からシミュレーション関数呼び出し列をメ
モリ３１上に読み込んだ後に実行を開始する。

【００６８】図５は本発明の更に別の実施例のＣＰＵシ
ミュレータの機能ブロック図である。この実施例のＣＰ
Ｕシミュレータ５は、ターゲットプログラム６をシミュ
レーション関数呼び出し列５３に変換すると共にアドレ
ス変換テーブル５６を生成する変換手段５０と、シミュ
レーション関数呼び出し列５３，シミュレーション関数
群５４，レジスタシミュレータ５５，アドレス変換テー
ブル５６およびデバッグ手段５７を格納するメモリ５１
と、シミュレーション関数呼び出し列５３等を実行する
ホストＣＰＵ５２とを含んでいる。

【００６９】ターゲットプログラム６は、ターゲットＣ
ＰＵ用に開発されたプログラムであり、ターゲットＣＰ
Ｕのマシン語レベルの命令コード６−１〜６−ｎで構成
されている。ここで、先頭の命令コード６−１は、ター
ゲットＣＰＵ上ではアドレス０番地に位置し、次の命令
コード６−２はアドレス１番地に位置し、最後の命令コ
ード６−ｎはｎ番地に位置している。

【００７０】シミュレーション関数呼び出し列５３は、
変換手段５０がターゲットプログラム６を処理して生成
したもので、ホストＣＰＵ５２のアセンブラ言語レベル
またはマシン語レベルで表現されたシミュレーション関
数呼び出し５３−１〜５３−ｎで構成されている。ここ
で、先頭のシミュレーション関数呼び出し５３−１は命
令コード６−１を変換したもの、次のシミュレーション
関数呼び出し５３−２は命令コード６−２を変換したも
の、最後のシミュレーション関数呼び出し５３−ｎは命
令コード６−ｎを変換したものであり、ホストＣＰＵ５
２のアドレス空間上ではメモリ５１のアドレスＡ，Ｂ，
…，Ｎから始まる位置にそれぞれ格納されている。な
お、本実施例では図３の実施例と異なり、図１の実施例
と同様に各シミュレーション関数呼び出し５３−１〜５
３−ｎは元の命令コードのバイト数のＮ倍といった制限
を受けず、可能な限り少ないコード量になるように生成
されている。

【００７１】アドレス変換テーブル５６は、変換手段５
０がターゲットプログラム６を処理して生成したもの
で、例えば図６に示すように、ターゲットプログラム６
のマシン語レベルの各命令コード６−１，６−２，…，
６−ｎのターゲットＣＰＵ上のアドレス０，１，…，ｎ
をインデックスとして、変換後のシミュレーション関数
呼び出し５３−１，５３−２，…，５３−ｎのホストＣ
ＰＵ５２のアドレス空間上のアドレスＡ，Ｂ，…，Ｎを
保持している。なお、後述するように、デバッグ時には
アドレス変換テーブル５６にはデバッグ手段５７を構成
する種々の関数のアドレスが格納される。

【００７２】シミュレーション関数群５４は、シミュレ
ーション関数５４−１〜５４−ｍの集合である。各シミ
ュレーション関数５４−１〜５４−ｍはターゲットＣＰ
Ｕのマシン語レベルの各命令コードに１対１に対応して
おり、対応するターゲットＣＰＵの命令コードをシミュ
レートする。シミュレーション関数５４−１〜５４−ｍ
は例えばＣ言語で記述される。

【００７３】レジスタシミュレータ５５は、ターゲット
ＣＰＵ上のシミュレーション対象とするレジスタに１対
１に対応付けたレジスタの集まりであり、ホストＣＰＵ
５２はこのレジスタシミュレータ５５を参照，更新する
ことによりターゲットＣＰＵ上のレジスタをシミュレー
ションする。

【００７４】デバッグ手段５７は、ターゲットプログラ
ム６のデバッグを支援する手段であり、ブレークポイン
ト設定関数５７−１とブレークポイント処理関数５７−
２と不正アドレス実行時処理関数５７−３とを含んでい
る。

【００７５】ブレークポイント設定関数５７−１は、図
示しないキーボード等の入力手段からの指示によりホス
トＣＰＵ５２で実行される関数であり、アドレス変換テ
ーブル５６中の任意のインデックスに対応するアドレス
をブレークポイント処理関数５７−２のアドレス Brk＿
point に変更する処理を行う。

【００７６】ブレークポイント処理関数５７−２は、ホ
ストＣＰＵ５２で実行されることにより、ホストＣＰＵ
５２を入力待ちにする関数である。利用者はその後に種
々のコマンドを入力することにより、メモリ５１やレジ
スタの参照が可能になる。また処理の継続を指定する
と、ブレークポイント処理関数５７−２から復帰し、処
理が継続する。

【００７７】不正アドレス実行時処理関数５７−３は、
ホストＣＰＵ５２から呼び出されて実行されることによ
り、図示しないＣＲＴ等の出力手段から不正なアドレス
が実行された旨およびそのアドレスを出力する等の処理
を行う。この不正アドレス実行時処理関数５７−３のア
ドレスはAddr＿err である。

【００７８】図５の実施例において、ＣＰＵシミュレー
タ５は、ターゲットプログラム６にかかるターゲットＣ
ＰＵの動作のシミュレーションを実行する場合、シミュ
レーションの実行に先立って変換手段５０を起動する。

【００７９】変換手段５０は、例えば図７に示すよう
に、命令コード読み込み部５０１と命令解釈部５０２と
命令変換部５０３と出力部５０４，５０５とで構成され
ており、起動されると、先ず命令コード読み込み部５０
１は図示しないメモリやファイル等に格納された図５の
ターゲットプログラム６をその先頭から順次１命令コー
ドずつ読み込んで命令解釈部５０２に伝達する。

【００８０】命令解釈部５０２は、命令コード読み込み
部５０１から伝達された命令コードがどのような命令な
のかを解釈し、命令の種類，命令に使用されるレジス
タ，メモリアドレス，定数等を判別し、判別結果を命令
変換部５０３に伝達する。

【００８１】命令変換部５０３は、命令解釈部５０２か
ら伝達された判別結果に基づき、当該ターゲットＣＰＵ
のマシン語レベルの命令コードをシミュレートするため
のシミュレーション関数を呼び出すシミュレーション関
数呼び出しを、ホストＣＰＵ５２のアセンブラ言語また
はマシン語レベルで生成する。

【００８２】例えば、ターゲットＣＰＵがインテル社の
１６ビットプロセッサ８０８６であり、ホストＣＰＵ３
２がＭＩＰＳ社の３２ビットプロセッサＲ３０００であ
る場合、命令変換部５０３は、８０８６の命令コード
を、Ｒ３０００で実行可能なシミュレーション関数を呼
び出すシミュレーション関数呼び出しを生成することに
なる。

【００８３】以下に、８０８６の命令，Ｒ３０００のシ
ミュレーション関数呼び出し，シミュレーション関数の
例を示す。なお、８０８６の命令とＲ３０００のシミュ
レーション関数呼び出しとはアセンブラ表記で、Ｒ３０
００のシミュレーション関数はＣ言語で示す。

【００８４】 ○８０８６の命令（通常の命令の例） ＭＯＶ ＡＸ，０ｘ１０００ ／＊３バイト命令＊／ ○シミュレーション関数呼び出し ｌｉ ａ０，ＡＸ ／＊ＡＸはレジスタを表す定数＊／ ｌｉ ａ１，０ｘ１０００ ｊａｌ Ｆ＿ＭＯＶ ／＊シミュレーション関数の呼び出し＊／ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ｊ ｖ０ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ○シミュレーション関数 Ｆ＿ＭＯＶ（ｒｅｇ，ｉｍｍ） ｉｎｔ ｒｅｇ； ｓｈｏｒｔ ｉｍｍ； ｛ ＰＣ＋＝３； Ｒｅｇ［ｒｅｇ］＝ｉｍｍ； ／＊Ｒｅｇ［］はレジスタ情 報を保持する変数＊／ ｒｅｔｕｒｎ（ＡｄｄｒＴｂｌ［（Ｒｅｇ［ＣＳ］＜＜４）＋ ＰＣ］）； ／＊ＡｄｄｒＴｂｌ［］はア ドレス変換テーブル５６＊／ ｝

【００８５】上記のシミュレーション関数における ｒｅｔｕｒｎ（ＡｄｄｒＴｂｌ［（Ｒｅｇ［ＣＳ］＜＜
４）＋ＰＣ］）； は、８０８６で実行すべき命令のアドレス（Ｒｅｇ［Ｃ
Ｓ］＜＜４）＋ＰＣをインデックスとしてアドレス変換
テーブル５６を参照してそのインデックスに対応するホ
ストＣＰＵ５２上のアドレスを得てリターン値として返
却するもので、シミュレーション関数呼び出し側では、 ｊ ｖ０ を実行することにより、次にシミュレートすべき命令に
対応するシミュレーション関数呼び出し列５３の部分へ
分岐する。このようにしたのは、後述するようにアドレ
ス変換テーブル５６を利用したデバッグを可能にするた
めであるが、デバッグを考慮しない場合であっても、割
込み処理のシミュレーションを行う場合には必要であ
る。

【００８６】また命令変換部５０３は、変換元の命令コ
ードが、レジスタ間接分岐，レジスタ間接サブルーチン
呼び出し等実行時まで分岐先アドレスのわからない命令
コードの場合、シミュレーションの結果得られたターゲ
ットＣＰＵ上での分岐先アドレスとアドレス変換テーブ
ル５６の内容とから分岐すべきシミュレーション関数呼
び出し列５３中のアドレスを求め且つそのアドレスに制
御を移すような命令列を含むシミュレーション関数を呼
び出すシミュレーション関数呼び出しに変換する。以下
に、８０８６のレジスタ間接分岐命令の例と、その変換
後のＲ３０００のシミュレーション関数呼び出しの例
と、これによって呼び出されるＲ３０００のシミュレー
ション関数の例とを示す。

【００８７】 ○８０８６の命令 ＪＭＰ ［ＢＸ］ ／＊２バイト命令＊／ ○シミュレーション関数呼び出し ｌｉ ａ０，ＢＸ ／＊ＢＸはレジスタを表す定数＊／ ｊａｌ Ｆ＿ＪＭＰ＿Ｒ ／＊シミュレーション関数の呼び出し＊／ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ｊ ｖ０ ／＊ｖ０はＦ＿ＪＭＰ＿Ｒ（）のリターン値 ＊／ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ○シミュレーション関数 Ｆ＿ＪＭＰ＿Ｒ（ｒｅｇ） ｉｎｔ ｒｅｇ； ｛ ＰＣ＝Ｒｅｇ［ｒｅｇ］； ｒｅｔｕｒｎ（ＡｄｄｒＴｂｌ［（Ｒｅｇ［ＣＳ］＜＜４）＋ ＰＣ］）； ／＊ＡｄｄｒＴｂｌ［］はアドレス変換テーブル５６＊／ ｝

【００８８】即ち、ＪＭＰ ［ＢＸ］の場合、レジス
タＢＸを表す定数を引数としてシミュレーション関数Ｆ
＿ＪＭＰ＿Ｒを呼び出すシミュレーション関数呼び出し
を生成する。シミュレーション関数Ｆ＿ＪＭＰ＿Ｒで
は、 ＰＣ＝Ｒｅｇ［ｒｅｇ］； により、８０８６上での分岐先のアドレスを保持してい
るレジスタの値（Ｒｅｇ［ｒｅｇ］）をレジスタシミュ
レータ５５から参照してレジスタシミュレータ５５中の
ＰＣの値を更新し、次いで、 ｒｅｔｕｒｎ（ＡｄｄｒＴｂｌ［（Ｒｅｇ［ＣＳ］＜＜
４）＋ＰＣ］）； を実行する。これは、８０８６で実行すべき命令のアド
レスは、セグメントレジスタ（ここではＣＳ）とＰＣで
指定されるので、（Ｒｅｇ［ＣＳ］＜＜４）＋ＰＣによ
り８０８６上でのアドレスを算出し、これをインデック
スとしてアドレス変換テーブル５６を参照し、得たアド
レスをリターン値として返却する。シミュレーション関
数呼び出し側では、 ｊ ｖ０ を実行することにより、次にシミュレートすべき命令に
対応するシミュレーション関数呼び出し列５３の部分へ
分岐する。

【００８９】なお、命令変換部５０３は、実行前に分岐
先が確定している分岐命令コードの変換も行うが、本実
施例では、ターゲットＣＰＵの命令コードのターゲット
ＣＰＵ上でのアドレスに対応するシミュレーション関数
呼び出しのホストＣＰＵ上でのアドレスはアドレス変換
テーブル５６によって求めることができるので、図２に
示したようなアドレス対応表１０３−１や変換結果一時
記憶手段１０３−２は基本的には不要である。以下に、
８０８６の分岐命令の例と、その変換後のＲ３０００の
シミュレーション関数呼び出しの例と、これによって呼
び出されるＲ３０００のシミュレーション関数の例とを
示す。

【００９０】 ○８０８６の命令 ＪＭＰ ０ｘ２０００ ／＊２バイト命令＊／ ○シミュレーション関数呼び出し ｌｉ ａ０，０ｘ２０００ ｊａｌ Ｆ＿ＪＭＰ ／＊シミュレーション関数の呼び出し＊／ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ｊ ｖ０ ／＊ｖ０はＦ＿ＪＭＰ（）のリターン値＊／ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ○シミュレーション関数 Ｆ＿ＪＭＰ（ａｄｄｒ） ｕｎｓｉｇｎｅｄ ｓｈｏｒｔ ｒｅｇ； ｛ ＰＣ＝ａｄｄｒ； ｒｅｔｕｒｎ（ＡｄｄｒＴｂｌ［（Ｒｅｇ［ＣＳ］＜＜４）＋ ＰＣ］）； ／＊ＡｄｄｒＴｂｌ［］はアドレス変換テーブル５６＊／ ｝

【００９１】さて、命令変換部５０３は、シミュレーシ
ョン関数呼び出しを生成すると、生成したシミュレーシ
ョン関数呼び出しを出力部５０４に伝達し、出力部５０
４は、これを図５のメモリ５１あるいは図示しない外部
記憶装置に順次格納する。

【００９２】また、命令変換部５０３は、ターゲットプ
ログラム６中の１命令の変換を行うごとに出力部５０５
を通じてメモリ５１あるいは図示しない外部記憶装置に
アドレス変換テーブルの１エントリを出力する。これに
より、ターゲットプログラム６の全命令の変換が完了し
た時点で、ターゲットプログラム６のマシン語レベルの
各命令コード６−１，６−２，…，６−ｎのターゲット
ＣＰＵ上のアドレス０，１，…，ｎをインデックスとし
て、変換後のシミュレーション関数呼び出し５３−１，
５３−２，…，５３−ｎのホストＣＰＵ５２のアドレス
空間上のアドレスＡ，Ｂ，…，Ｎを保持する図６の如き
アドレス変換テーブル５６がメモリ５１上あるいは図示
しない外部記憶装置に生成される。なお、外部記憶装置
にアドレス変換テーブル５６が生成された場合、シミュ
レーションを開始する以前に外部記憶装置からメモリ５
１上へアドレス変換テーブル５６を読み込む必要があ
る。

【００９３】なお、デバッグを行うことが指示されてい
る場合、命令変換部５０３は、ターゲットプログラム６
の命令コード６−１〜６−ｎの先頭アドレス以外のアド
レスをインデックスとして、不正アドレス実行時処理関
数５７−３のアドレスＡｄｄｒ＿ｅｒｒをアドレス変換
テーブル５６に設定する。例えば、１番地から２バイト
の命令コードが始まる場合、２番地は２バイトの命令コ
ードの途中であり、その番地から命令コードが始まらな
いので、２番地をインデックスとしてアドレスＡｄｄｒ
＿ｅｒｒを設定する。

【００９４】次に図５の実施例のシミュレーション実行
時の動作を説明する。先ずデバッグ機能を使用しないと
きの動作を説明する。

【００９５】ＣＰＵシミュレータ５は、図示しない入力
手段からシミュレーションの実行開始の指示を受ける
と、シミュレーション関数呼び出し列５３がマシン語レ
ベルで生成されているときは、ホストＣＰＵ５２にメモ
リ５１上のシミュレーション関数呼び出し列５３を実行
させる。

【００９６】ホストＣＰＵ５２は、先ずシミュレーショ
ン関数呼び出し列５３の先頭のシミュレーション関数呼
び出し５３−１を実行する。これにより、上述した例で
はシミュレーション関数５４−１が呼び出されて実行さ
れ、命令コード６−１がシミュレートされる。なお、こ
の関数では、概ね以下のような処理が行われる。 （ａ）レジスタシミュレータ５５中のＰＣの値を更新す
る。 （ｂ）引数で指定されたレジスタ，メモリの内容を参
照，更新し必要な処理を行う。 （ｃ）必要ならば、ＰＳＷを変更する。 （ｄ）分岐命令の場合、ホストＣＰＵ上での分岐先アド
レスを求める。 （ｅ）リターン値を返却する。

【００９７】シミュレーション関数５４−１の実行が終
了すると、本実施例では制御が呼び出し元のシミュレー
ション関数呼び出し５３−１に一旦戻り、リターン値の
示すアドレスに分岐する。これにより、次にシミュレー
トすべき命令に対応するシミュレーション関数呼び出し
列５３中に制御が移される。

【００９８】以下、上述の動作の繰り返しによりシミュ
レーション関数群５４中の該当するシミュレーション関
数５４−１〜５４−ｍが呼び出されることにより、ター
ゲットプログラム６にかかるターゲットＣＰＵの動作が
ホストＣＰＵ５２上でシミュレートされる。

【００９９】次にデバッグ機能を使用したときの動作を
説明する。

【０１００】ＣＰＵシミュレータ５は、図示しない入力
手段からデバッグを伴うシミュレーションの実行開始の
指示を受けると、入力待ちとなる。

【０１０１】利用者は、この状態において、図示しない
入力手段からデバッグ手段５７のブレークポイント設定
関数５７−１を起動することによりアドレス変換テーブ
ル５６中の任意のインデックスに対応するアドレスにブ
レークポイント処理関数５７−２のアドレスを設定する
ことができる。今、ターゲットプログラム６の１番地の
命令コード６−２にブレークポイントを設定したい場
合、設定したいアドレスを指定して起動すると、ブレー
クポイント設定関数５７−１は、アドレス変換テーブル
５６に図８に示すようにブレークポイント処理関数５７
−２のアドレスＢｒｋ＿ｐｏｉｎｔを設定する。

【０１０２】なお、デバッグを行うことが指示されてい
る場合、前述したように命令変換部５０３は、アドレス
変換テーブル５６の生成時に、ターゲットプログラム６
の命令コード６−１〜６−ｎが存在しないアドレスをイ
ンデックスとして、不正アドレス実行時処理関数５７−
３のアドレスＡｄｄｒ＿ｅｒｒを、図８に例示するよう
にアドレス変換テーブル５６に設定している。

【０１０３】さて、その後に図示しない入力手段から実
行の開始が指示されると、ＣＰＵシミュレータ５は、シ
ミュレーション関数呼び出し列５３がマシン語レベルで
生成されているときは、ホストＣＰＵ５２にメモリ５１
上のシミュレーション関数呼び出し列５３を実行させ、
ホストＣＰＵ５２は、シミュレーション関数呼び出し列
５３の先頭のシミュレーション関数呼び出し５３−１か
ら実行を開始する。

【０１０４】そして、その後にターゲットプログラム６
の１番地が実行される場合、アドレス変換テーブル５６
を参照すると、そこにはブレークポイント処理関数５７
−２のアドレスが設定されているので、ホストＣＰＵ５
２はブレークポイント処理関数５７−２を呼び出す。こ
れによりホストＣＰＵ５２は利用者からの入力待ちとな
る。

【０１０５】この状態で利用者が、デバッグに関する種
々のコマンドを入力すると、ホストＣＰＵ５２はこれを
実行する。これにより、メモリ５１やレジスタの内容を
図示しないＣＲＴ等に表示することが可能となる。そし
て、その後に処理の継続を指定すると、ホストＣＰＵ５
２はブレークポイント処理関数５７−２から復帰し、処
理が継続される。

【０１０６】また、シミュレーションの実行において、
ターゲットプログラム６中で命令コードの先頭アドレス
でないアドレス、例えば２番地が実行される場合には、
アドレス変換テーブル５６を参照すると、そこには不正
アドレス実行時処理関数５７−３のアドレスが設定され
ている。従って、ホストＣＰＵ５２は不正アドレス実行
時処理関数５７−３を呼び出して実行するので、異常を
検出できる。

【０１０７】上記のブレークポイントと不正アドレス実
行検出は、アドレス変換テーブル５６中の内容を変更す
るだけであるため、シミュレーション実行速度を低下さ
せることはない。

【０１０８】以上本発明の実施例について説明したが、
本発明は以上の実施例にのみ限定されずその他各種の付
加変更が可能である。例えば、上記の各実施例では変換
手段をホストＣＰＵとは別に備えるようにしたが、ホス
トＣＰＵの機能で変換手段を実現するようにしても良
い。

【０１０９】

【発明の効果】以上説明したように、本発明によれば、
以下のような効果を得ることができる。

【０１１０】既提案ＣＰＵシミュレータのようにターゲ
ットＣＰＵのマシン語レベルの各命令コードをホストＣ
ＰＵの命令コードの組み合わせに変換するのではなく、
予め用意されたシミュレーション関数を呼び出すシミュ
レーション関数呼び出しに変換するため、変換後のコー
ド量を極力少なくすることができる。特に、１命令コー
ドがホストＣＰＵの多数の命令コードに変換されるよう
な命令コードを多数含むターゲットプログラムの場合、
コード量の大幅な削減が可能となる。

【０１１１】また、ターゲットプログラム中に同種の命
令コードが多数含まれており且つその命令コードがホス
トＣＰＵの多数の命令コードに変換されるようなもので
ある場合、既提案ＣＰＵシミュレータでは、その各々の
命令コードがホストＣＰＵの多数の命令コードに変換さ
れるため、変換後のコード量は膨大になるが、本発明で
は、上記同種の命令コードの各々に対する変換後のシミ
ュレーション関数呼び出し及びこれによって呼び出され
る共通のシミュレーション関数だけで済むので、シミュ
レーション関数のコード量を加味しても全体的なコード
量を削減することができる。

【０１１２】このようにコード量の削減が可能となるこ
とにより、例えば、主記憶容量の小さなホストＣＰＵで
もシミュレーションが可能となり、またページングによ
る仮想記憶管理機構を使用したホストＣＰＵではページ
アウト回数の減少が期待でき、更にキャッシュ機構を備
えたホストＣＰＵではキャッシュヒット率の向上が期待
でき、既提案ＣＰＵシミュレータに比べてシミュレーシ
ョンの高速化が可能となる。

【０１１３】更に、本発明は既提案ＣＰＵシミュレータ
と同様にターゲットＣＰＵの命令コードの解釈を前段階
でまとめて行っているので、ターゲットＣＰＵの命令コ
ードをホストＣＰＵ上で実行時に１命令ずつ解釈する従
来のＣＰＵシミュレータより高速なシミュレーションが
可能である。

【０１１４】ターゲットプログラムのマシン語レベルの
各命令コードを、該命令コードのバイト数の定数倍のバ
イト数で構成されるシミュレーション関数呼び出しに変
換する構成では、実行前に分岐先のわかっている命令コ
ードの分岐先を計算で求めることができる利点があると
共に、レジスタのシミュレーションの結果得られたター
ゲットＣＰＵ上での分岐先アドレスと前記定数倍の倍率
とから分岐すべきシミュレーション関数呼び出し列中の
アドレスを計算によって求めることができるので、求め
たアドレスに制御を移す命令列を含ませた構成を採用す
ることにより、レジスタ間接分岐，レジスタ間接サブル
ーチン呼び出し等、実行時まで分岐先アドレスのわから
ないターゲットプログラムのマシン語レベルの命令コー
ドもシミュレーションすることができる。

【０１１５】ターゲットプログラムのマシン語レベルの
各命令コードのターゲットＣＰＵ上のアドレスと、該命
令コード変換後のシミュレーション関数のホストＣＰＵ
上のアドレスとの対応を示すアドレス変換テーブルを生
成する構成では、このアドレス変換テーブルを修正する
ことによりデバッグ等のための別の関数をシミュレーシ
ョン中に呼び出して実行することができる利点があると
共に、レジスタのシミュレーションの結果得られたター
ゲットＣＰＵ上での分岐先アドレスと前記アドレス変換
テーブルの内容とから分岐すべきシミュレーション関数
呼び出し列中のアドレスが求まるので、求めたアドレス
に制御を移す命令列を含ませた構成を採用することによ
り、シミュレーション関数呼び出しのバイト数を変換元
の命令コードのバイト数の定数倍に揃えることなく、レ
ジスタ間接分岐，レジスタ間接サブルーチン呼び出し
等、実行時まで分岐先アドレスのわからないターゲット
プログラムのマシン語レベルの命令コードのシミュレー
ションを、コード量の拡大を抑えて実現することができ
る。

【図面の簡単な説明】

【図１】本発明を適用したＣＰＵシミュレータの一実施
例の機能ブロック図である。

【図２】図１の変換手段１０の構成例を示す機能ブロッ
ク図である。

【図３】本発明を適用したＣＰＵシミュレータの別の実
施例の機能ブロック図である。

【図４】図３の変換手段３０の構成例を示す機能ブロッ
ク図である。

【図５】本発明を適用したＣＰＵシミュレータの更に別
の実施例の機能ブロック図である。

【図６】図５のアドレス変換テーブル５６の内容例を示
す図である。

【図７】図５の変換手段５０の構成例を示す機能ブロッ
ク図である。

【図８】図５のアドレス変換テーブル５６の別の内容例
を示す図である。

【符号の説明】

１，３，５…ＣＰＵシミュレータ １０，３０，５０…変換手段 １１，３１，５１…メモリ １２，３２，５２…ホストＣＰＵ １３，３３，５３…シミュレーション関数呼び出し列 １３−１〜１３−ｎ，３３−１〜３３−ｎ，５３−１〜
５３−ｎ…シミュレーション関数呼び出し １４，３４，５４…シミュレーション関数群 １４−１〜１４−ｍ，３４−１〜３４−ｍ，５４−１〜
５４−ｍ …シミュレーション関数 ２，４，６…ターゲットプログラム ２−１〜２−ｎ，４−１〜４−ｎ，６−１〜６−ｎ…タ
ーゲットＣＰＵのマシン語レベルの命令コード ３５，５５…レジスタシミュレータ ５６…アドレス変換テーブル ５７…デバッグ手段

Claims (7)

【特許請求の範囲】
1. 【請求項１】 シミュレーション対象となるターゲット
   ＣＰＵの動作をホストＣＰＵ上でシミュレートするＣＰ
   Ｕシミュレーション方法において、 前記ターゲットＣＰＵ用に開発されたターゲットプログ
   ラムのマシン語レベルの命令コードを解釈して、前記タ
   ーゲットプログラムを、各命令コードをシミュレートす
   る前記ホストＣＰＵで実行可能なシミュレーション関数
   を呼び出すシミュレーション関数呼び出しの集合である
   シミュレーション関数呼び出し列に変換し、 該変換されて得られたシミュレーション関数呼び出し列
   を前記ホストＣＰＵで実行することにより、前記ターゲ
   ットプログラムにかかる前記ターゲットＣＰＵの動作の
   シミュレーションを行うことを特徴とするＣＰＵシミュ
   レーション方法。
2. 【請求項２】 シミュレーション対象となるターゲット
   ＣＰＵの動作をホストＣＰＵ上でシミュレートするＣＰ
   Ｕシミュレータにおいて、 前記ターゲットＣＰＵのマシン語レベルの各命令コード
   をシミュレートする、前記ホストＣＰＵで実行可能なシ
   ミュレーション関数を、前記ターゲットＣＰＵのマシン
   語レベルの命令コードの種類数分格納するシミュレーシ
   ョン関数記憶手段と、 前記ターゲットＣＰＵ用に開発されたターゲットプログ
   ラムのマシン語レベルの命令コードを解釈して、前記タ
   ーゲットプログラムを、前記シミュレーション関数を呼
   び出すシミュレーション関数呼び出しの集合であるシミ
   ュレーション関数呼び出し列に変換する変換手段とを備
   え、 該変換手段により生成されたシミュレーション関数呼び
   出し列を前記ホストＣＰＵが実行することにより、前記
   ターゲットプログラムにかかる前記ターゲットＣＰＵの
   動作のシミュレーションを行う構成を有することを特徴
   とするＣＰＵシミュレータ。
3. 【請求項３】 請求項２記載のＣＰＵシミュレータにお
   いて、 前記変換手段は、前記ターゲットプログラムのマシン語
   レベルの各命令コードを、該命令コードのバイト数の定
   数倍のバイト数で構成されるシミュレーション関数呼び
   出しに変換することを特徴とするＣＰＵシミュレータ。
4. 【請求項４】 請求項３記載のＣＰＵシミュレータにお
   いて、 前記変換手段は、実行時まで分岐先アドレスのわからな
   い前記ターゲットプログラムのマシン語レベルの命令コ
   ードに対応して、レジスタのシミュレーションの結果得
   られたターゲットＣＰＵ上での分岐先アドレスと前記定
   数倍の倍率とから分岐すべきシミュレーション関数呼び
   出し列中のアドレスを計算によって求めてリターン値と
   して返却するシミュレーション関数を呼び出すと共に、
   該呼び出したシミュレーション関数の終了時に前記リタ
   ーン値の示すアドレスに分岐するシミュレーション関数
   呼び出しを生成することを特徴とするＣＰＵシミュレー
   タ。
5. 【請求項５】 請求項２記載のＣＰＵシミュレータにお
   いて、 前記変換手段は、前記ターゲットプログラムのマシン語
   レベルの各命令コードの前記ターゲットＣＰＵ上のアド
   レスと、該命令コード変換後の前記シミュレーション関
   数呼び出しの前記ホストＣＰＵ上のアドレスとの対応を
   示すアドレス変換テーブルを生成することを特徴とする
   ＣＰＵシミュレータ。
6. 【請求項６】 請求項５記載のＣＰＵシミュレータにお
   いて、 前記変換手段は、前記ターゲットプログラムのマシン語
   レベルの命令コードに対応して、レジスタのシミュレー
   ションの結果得られたターゲットＣＰＵ上での次に実行
   すべきアドレスと前記アドレス変換テーブルの内容とか
   ら次に実行すべきシミュレーション関数呼び出し列中の
   アドレスを求めてリターン値として返却するシミュレー
   ション関数を呼び出すと共に、該呼び出したシミュレー
   ション関数の終了時に前記リターン値の示すアドレスに
   分岐するシミュレーション関数呼び出しを生成すること
   を特徴とするＣＰＵシミュレータ。
7. 【請求項７】 請求項６記載のＣＰＵシミュレータにお
   いて、 前記アドレス変換テーブル中の、前記変換手段によって
   設定されたターゲットＣＰＵ上のアドレスまたはそれ以
   外のアドレスに対応して、前記シミュレーション関数呼
   び出し以外の別の関数のアドレスを設定したことを特徴
   とするＣＰＵシミュレータ。