JPH06202903A - Ｃｐｕシミュレーション方法およびｃｐｕシミュレータ - Google Patents
Ｃｐｕシミュレーション方法およびｃｐｕシミュレータInfo
- Publication number
- JPH06202903A JPH06202903A JP4360495A JP36049592A JPH06202903A JP H06202903 A JPH06202903 A JP H06202903A JP 4360495 A JP4360495 A JP 4360495A JP 36049592 A JP36049592 A JP 36049592A JP H06202903 A JPH06202903 A JP H06202903A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- program
- instruction code
- target
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【構成】 ＣＰＵシミュレータ１の変換手段10は、ター
ゲットＣＰＵ用に開発されたターゲットプログラム２の
マシン語レベルの各命令コード2-1 〜2-n を解釈して、
各命令コード2-1 〜2-n の果たす機能と等価な機能を実
現するホストＣＰＵ12のアセンブラ言語レベルまたはマ
シン語レベルの命令コード13-1〜13-nの組み合わせで表
現されたシミュレーションプログラム13を生成し、メモ
リ11に格納する。ホストＣＰＵ12はシミュレーションプ
ログラム13を実行することによりターゲットプログラム
２のシミュレーションを行う。 【効果】 ターゲットプログラムのマシン語レベルの命
令コードの解釈，ホストＣＰＵの命令コードへの変換を
前段階でまとめて行うので、シミュレーション実行時に
ターゲットプログラムのマシン語レベルの命令の解釈が
不要になり、その分、高速なシミュレーションが可能に
なる。
ゲットＣＰＵ用に開発されたターゲットプログラム２の
マシン語レベルの各命令コード2-1 〜2-n を解釈して、
各命令コード2-1 〜2-n の果たす機能と等価な機能を実
現するホストＣＰＵ12のアセンブラ言語レベルまたはマ
シン語レベルの命令コード13-1〜13-nの組み合わせで表
現されたシミュレーションプログラム13を生成し、メモ
リ11に格納する。ホストＣＰＵ12はシミュレーションプ
ログラム13を実行することによりターゲットプログラム
２のシミュレーションを行う。 【効果】 ターゲットプログラムのマシン語レベルの命
令コードの解釈，ホストＣＰＵの命令コードへの変換を
前段階でまとめて行うので、シミュレーション実行時に
ターゲットプログラムのマシン語レベルの命令の解釈が
不要になり、その分、高速なシミュレーションが可能に
なる。
Description
【０００１】
【産業上の利用分野】本発明は、ターゲットＣＰＵ上で
実行されるプログラムをホストＣＰＵ上でシミュレート
する技術に関する。
実行されるプログラムをホストＣＰＵ上でシミュレート
する技術に関する。
【０００２】
【従来の技術】ターゲットＣＰＵを含むターゲットマシ
ンの完成前に、或いはターゲットマシン上でのデバッ
グ，性能評価前に、ターゲットＣＰＵ用に開発されたプ
ログラム（ターゲットプログラムと称す）をデバッグし
たり、性能評価を行う方法として、ターゲットＣＰＵと
は別のＣＰＵであるホストＣＰＵを含むＣＰＵシミュレ
ータ上でターゲットプログラムをシミュレートする方法
があり、その方法は、ターゲットＣＰＵ用のソースプロ
グラムを逐次解釈実行するインタプリタ方式と、ターゲ
ットＣＰＵ用のマシン語コードを逐次解釈実行するオブ
ジェクトシミュレーション方式とに大別される（例え
ば、社団法人電子情報通信学会ハンドブック委員会編
集，株式会社オーム社昭和６３年３月３０日発行，第１
版「電子情報通信ハンドブック第２分冊」１８５７頁，
５・３「シミュレータ」参照）。
ンの完成前に、或いはターゲットマシン上でのデバッ
グ，性能評価前に、ターゲットＣＰＵ用に開発されたプ
ログラム（ターゲットプログラムと称す）をデバッグし
たり、性能評価を行う方法として、ターゲットＣＰＵと
は別のＣＰＵであるホストＣＰＵを含むＣＰＵシミュレ
ータ上でターゲットプログラムをシミュレートする方法
があり、その方法は、ターゲットＣＰＵ用のソースプロ
グラムを逐次解釈実行するインタプリタ方式と、ターゲ
ットＣＰＵ用のマシン語コードを逐次解釈実行するオブ
ジェクトシミュレーション方式とに大別される（例え
ば、社団法人電子情報通信学会ハンドブック委員会編
集，株式会社オーム社昭和６３年３月３０日発行，第１
版「電子情報通信ハンドブック第２分冊」１８５７頁，
５・３「シミュレータ」参照）。
【０００３】ここで、インタプリタ方式は、ターゲット
ＣＰＵ用の原始プログラム（ソースプログラム）を直接
にインタプリートしつつシミュレートするものであり、
オブジェクトシミュレーション方式は、シミュレートに
先立ってターゲットプログラムの原始プログラム（ソー
スプログラム）をコンパイルまたはアセンブルしてター
ゲットＣＰＵのマシン語レベルの命令コードに変換し、
この命令コードをシミュレートするものである。
ＣＰＵ用の原始プログラム（ソースプログラム）を直接
にインタプリートしつつシミュレートするものであり、
オブジェクトシミュレーション方式は、シミュレートに
先立ってターゲットプログラムの原始プログラム（ソー
スプログラム）をコンパイルまたはアセンブルしてター
ゲットＣＰＵのマシン語レベルの命令コードに変換し、
この命令コードをシミュレートするものである。
【０００４】オブジェクトシミュレーション方式は、タ
ーゲットＣＰＵのマシン語レベルの命令生成のための時
間がかかるが、シミュレートの実行時間はインタプリタ
方式に比べて速くなるため、短いシミュレート時間を要
求される場合にはオブジェクトシミュレーション方式が
用いられる。なお、ターゲットプログラムがマシン語レ
ベルで既に存在する場合には、コンパイルまたはアセン
ブルが不要であることは勿論のことである。
ーゲットＣＰＵのマシン語レベルの命令生成のための時
間がかかるが、シミュレートの実行時間はインタプリタ
方式に比べて速くなるため、短いシミュレート時間を要
求される場合にはオブジェクトシミュレーション方式が
用いられる。なお、ターゲットプログラムがマシン語レ
ベルで既に存在する場合には、コンパイルまたはアセン
ブルが不要であることは勿論のことである。
【０００５】そして、オブジェクトシミュレーション方
式のＣＰＵシミュレータにおいては、例えば特開平２−
２５０１２２号公報に見られるように、ターゲットＣＰ
Ｕの命令コードをホストＣＰＵ上で実行時に１命令ずつ
解釈しながらシミュレートを進めていた。
式のＣＰＵシミュレータにおいては、例えば特開平２−
２５０１２２号公報に見られるように、ターゲットＣＰ
Ｕの命令コードをホストＣＰＵ上で実行時に１命令ずつ
解釈しながらシミュレートを進めていた。
【０００６】
【発明が解決しようとする課題】このようにオブジェク
トシミュレーション方式のＣＰＵシミュレータはインタ
プリタ方式のものに比べてシミュレーション速度の点で
優れているが、従来のようにターゲットＣＰＵの命令コ
ードをホストＣＰＵ上で実行時に１命令ずつ解釈する構
成では、その解釈のために要する時間がシミュレーショ
ン時のオーバヘッドとなる。
トシミュレーション方式のＣＰＵシミュレータはインタ
プリタ方式のものに比べてシミュレーション速度の点で
優れているが、従来のようにターゲットＣＰＵの命令コ
ードをホストＣＰＵ上で実行時に１命令ずつ解釈する構
成では、その解釈のために要する時間がシミュレーショ
ン時のオーバヘッドとなる。
【０００７】本発明はこのような事情に鑑みて提案され
たもので、その目的は、シミュレーション実行時におけ
るターゲットＣＰＵの命令コードの解釈を不要にするこ
とにより高速なシミュレーションを可能にすることにあ
る。
たもので、その目的は、シミュレーション実行時におけ
るターゲットＣＰＵの命令コードの解釈を不要にするこ
とにより高速なシミュレーションを可能にすることにあ
る。
【０００８】
【課題を解決するための手段】本発明のＣＰＵシミュレ
ータは上記の目的を達成するために、ターゲットＣＰＵ
用に開発されたターゲットプログラムをホストＣＰＵ上
でシミュレートするＣＰＵシミュレータにおいて、前記
ターゲットプログラムのマシン語レベルの命令コードを
解釈し、各命令コードの果たす機能と等価な機能を実現
する前記ホストＣＰＵのアセンブラ言語レベルまたはマ
シン語レベルの命令コードの組み合わせで表現されたシ
ミュレーションプログラムを生成する変換手段を備え、
該変換手段により生成されたシミュレーションプログラ
ムを前記ホストＣＰＵが実行する構成を採用している。
ータは上記の目的を達成するために、ターゲットＣＰＵ
用に開発されたターゲットプログラムをホストＣＰＵ上
でシミュレートするＣＰＵシミュレータにおいて、前記
ターゲットプログラムのマシン語レベルの命令コードを
解釈し、各命令コードの果たす機能と等価な機能を実現
する前記ホストＣＰＵのアセンブラ言語レベルまたはマ
シン語レベルの命令コードの組み合わせで表現されたシ
ミュレーションプログラムを生成する変換手段を備え、
該変換手段により生成されたシミュレーションプログラ
ムを前記ホストＣＰＵが実行する構成を採用している。
【０００９】
【作用】本発明のＣＰＵシミュレータにおいては、変換
手段が、シミュレーションの実行に先立ち、ターゲット
プログラムのマシン語レベルの命令コードをまとめて解
釈し、各命令コードの果たす機能と等価な機能を実現す
るホストＣＰＵのアセンブラ言語レベルまたはマシン語
レベルの命令コードの組み合わせで表現されたシミュレ
ーションプログラムを生成し、ホストＣＰＵがこの生成
されたシミュレーションプログラムを実行する。
手段が、シミュレーションの実行に先立ち、ターゲット
プログラムのマシン語レベルの命令コードをまとめて解
釈し、各命令コードの果たす機能と等価な機能を実現す
るホストＣＰＵのアセンブラ言語レベルまたはマシン語
レベルの命令コードの組み合わせで表現されたシミュレ
ーションプログラムを生成し、ホストＣＰＵがこの生成
されたシミュレーションプログラムを実行する。
【００１０】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００１１】図１を参照すると、本発明を適用したＣＰ
Ｕシミュレータ１の一実施例は、ターゲットプログラム
２をシミュレーションプログラム１３に変換する変換手
段１０と、シミュレーションプログラム１３を格納する
メモリ１１と、シミュレーションプログラム１３を実行
するホストＣＰＵ１２とを含んでいる。
Ｕシミュレータ１の一実施例は、ターゲットプログラム
２をシミュレーションプログラム１３に変換する変換手
段１０と、シミュレーションプログラム１３を格納する
メモリ１１と、シミュレーションプログラム１３を実行
するホストＣＰＵ１２とを含んでいる。
【００１２】ターゲットプログラム２は、ターゲットＣ
ＰＵ（図示せず。以下同じ）用に開発されたプログラム
であり、ターゲットＣＰＵのマシン語レベルの命令コー
ド２−１〜２−ｎで構成されている。
ＰＵ（図示せず。以下同じ）用に開発されたプログラム
であり、ターゲットＣＰＵのマシン語レベルの命令コー
ド２−１〜２−ｎで構成されている。
【００１３】ＣＰＵシミュレータ１は、ターゲットプロ
グラム２のシミュレーションを実行する場合、シミュレ
ーションの実行に先立って変換手段１０を起動する。
グラム２のシミュレーションを実行する場合、シミュレ
ーションの実行に先立って変換手段１０を起動する。
【００１４】変換手段１０は、ターゲットプログラム２
の各命令コード２−１〜２−ｎを順次読み込んで解釈
し、各命令コード２−１〜２−ｎを、それと機能的に等
価なホストＣＰＵ１２のアセンブラ言語レベルまたはマ
シン語レベルの命令コードの組み合わせに変換し、シミ
ュレーションプログラム１３を生成する。図示の場合、
変換手段１０は、命令コード２−１，２−２，…，２−
ｎをそれと機能的に等価なホストＣＰＵ１２のアセンブ
ラ言語レベルまたはマシン語レベルの命令コード１３−
１，１３−２，１３−ｎに変換しており、それらの集合
をシミュレーションプログラム１３としてメモリ１１に
格納している。
の各命令コード２−１〜２−ｎを順次読み込んで解釈
し、各命令コード２−１〜２−ｎを、それと機能的に等
価なホストＣＰＵ１２のアセンブラ言語レベルまたはマ
シン語レベルの命令コードの組み合わせに変換し、シミ
ュレーションプログラム１３を生成する。図示の場合、
変換手段１０は、命令コード２−１，２−２，…，２−
ｎをそれと機能的に等価なホストＣＰＵ１２のアセンブ
ラ言語レベルまたはマシン語レベルの命令コード１３−
１，１３−２，１３−ｎに変換しており、それらの集合
をシミュレーションプログラム１３としてメモリ１１に
格納している。
【００１５】ＣＰＵシミュレータ１は、変換手段１０に
よってメモリ１１上にシミュレーションプログラム１３
が生成されると、シミュレーションプログラム１３がマ
シン語レベルで生成されているときは、ホストＣＰＵ１
２上でシミュレーションプログラム１３を実行すること
によりシミュレーションを開始する。このとき、シミュ
レーションプログラム１３の各命令コード１３−１〜１
３−ｎはホストＣＰＵ１２のマシン語レベルの命令コー
ドなので、通常のプログラムと同様に実行することが可
能である。
よってメモリ１１上にシミュレーションプログラム１３
が生成されると、シミュレーションプログラム１３がマ
シン語レベルで生成されているときは、ホストＣＰＵ１
２上でシミュレーションプログラム１３を実行すること
によりシミュレーションを開始する。このとき、シミュ
レーションプログラム１３の各命令コード１３−１〜１
３−ｎはホストＣＰＵ１２のマシン語レベルの命令コー
ドなので、通常のプログラムと同様に実行することが可
能である。
【００１６】また、シミュレーションプログラム１３が
アセンブラ言語レベルで生成されているときは、これを
アセンブルしてマシン語レベルのシミュレーションプロ
グラムを生成し、これをホストＣＰＵ１２上で実行する
ことによりシミュレーションを開始する。
アセンブラ言語レベルで生成されているときは、これを
アセンブルしてマシン語レベルのシミュレーションプロ
グラムを生成し、これをホストＣＰＵ１２上で実行する
ことによりシミュレーションを開始する。
【００１７】図２は変換手段１０の構成例を示す機能ブ
ロック図であり、命令コード読み込み部１０１と命令解
釈部１０２と命令変換部１０３と出力部１０４とで構成
されている。
ロック図であり、命令コード読み込み部１０１と命令解
釈部１０２と命令変換部１０３と出力部１０４とで構成
されている。
【００１８】命令コード読み込み部１０１は、図示しな
いメモリやファイル等に格納された図１のターゲットプ
ログラム２をその先頭から順次１命令コードずつ読み込
んで命令解釈部１０２に伝達する。
いメモリやファイル等に格納された図１のターゲットプ
ログラム２をその先頭から順次１命令コードずつ読み込
んで命令解釈部１０２に伝達する。
【００１９】命令解釈部１０２は、命令コード読み込み
部１０１から伝達された命令コード即ちターゲットＣＰ
Ｕ用のマシン語レベルの命令コードがどのような命令な
のかを解釈し、命令の種類，使用されるレジスタ，アク
セスされるメモリ等を判別し、その判別結果を命令変換
部１０３に伝達する。
部１０１から伝達された命令コード即ちターゲットＣＰ
Ｕ用のマシン語レベルの命令コードがどのような命令な
のかを解釈し、命令の種類，使用されるレジスタ，アク
セスされるメモリ等を判別し、その判別結果を命令変換
部１０３に伝達する。
【００２０】命令変換部１０３は、命令解釈部１０２か
ら伝達された判別結果に基づき、当該ターゲットＣＰＵ
のマシン語レベルの命令コードと等価な機能を実現する
ホストＣＰＵ１２のアセンブラ言語レベルまたはマシン
語レベルの命令コードを生成する。
ら伝達された判別結果に基づき、当該ターゲットＣＰＵ
のマシン語レベルの命令コードと等価な機能を実現する
ホストＣＰＵ１２のアセンブラ言語レベルまたはマシン
語レベルの命令コードを生成する。
【００２１】例えば、ターゲットＣＰＵがインテル社の
１６ビットプロセッサ８０８６であり、ホストＣＰＵ１
２がＭＩＰＳ社の３２ビットプロセッサＲ３０００であ
る場合、命令変換部１０３は８０８６の命令コードをＲ
３０００の命令コードに変換することになる。この場
合、１命令が何命令に変換されるかは、命令によって異
なり、Ｒ３０００に８０８６と同じ動作をする命令があ
る場合は変換後も１命令になり、同じ動作をする命令が
ない場合には複数命令に変換される。
１６ビットプロセッサ８０８６であり、ホストＣＰＵ１
２がＭＩＰＳ社の３２ビットプロセッサＲ３０００であ
る場合、命令変換部１０３は８０８６の命令コードをＲ
３０００の命令コードに変換することになる。この場
合、１命令が何命令に変換されるかは、命令によって異
なり、Ｒ３０００に８０８６と同じ動作をする命令があ
る場合は変換後も１命令になり、同じ動作をする命令が
ない場合には複数命令に変換される。
【００２２】図３に８０８６の命令コードの例とその変
換後のＲ３０００の命令コードの例とを示す。同図にお
いて、（ａ）は８０８６の１命令コードがＲ３０００の
１命令コードに変換される例を、（ｂ）は８０８６の１
命令コードがＲ３０００の複数の命令コードの列に変換
される例を、それぞれ示している。なお、図３において
は、説明の便宜上、マシン語レベルではなく、アセンブ
ラ表記を使用している。
換後のＲ３０００の命令コードの例とを示す。同図にお
いて、（ａ）は８０８６の１命令コードがＲ３０００の
１命令コードに変換される例を、（ｂ）は８０８６の１
命令コードがＲ３０００の複数の命令コードの列に変換
される例を、それぞれ示している。なお、図３において
は、説明の便宜上、マシン語レベルではなく、アセンブ
ラ表記を使用している。
【００２３】さて、命令変換部１０３は、ホストＣＰＵ
１２のアセンブラ言語レベルまたはマシン語レベルの命
令コードを生成すると、生成した命令コードを出力部１
０４に伝達し、出力部１０４は、これを図１のメモリ１
１に順次格納する。
１２のアセンブラ言語レベルまたはマシン語レベルの命
令コードを生成すると、生成した命令コードを出力部１
０４に伝達し、出力部１０４は、これを図１のメモリ１
１に順次格納する。
【００２４】このとき命令変換部１０３は、今回のター
ゲットＣＰＵの命令コードのターゲットＣＰＵ上でのア
ドレスと今回生成したホストＣＰＵ１２の命令コードの
ホストＣＰＵ１２上でのアドレス（１命令コードのとき
はそのアドレス，複数の命令コードが生成されたときは
先頭の命令コードのアドレス）との関係を内部のアドレ
ス対応表１０３−１に登録する。
ゲットＣＰＵの命令コードのターゲットＣＰＵ上でのア
ドレスと今回生成したホストＣＰＵ１２の命令コードの
ホストＣＰＵ１２上でのアドレス（１命令コードのとき
はそのアドレス，複数の命令コードが生成されたときは
先頭の命令コードのアドレス）との関係を内部のアドレ
ス対応表１０３−１に登録する。
【００２５】このアドレス対応表１０３−１は分岐命令
コードの変換時に参照される。即ち、命令変換部１０３
はターゲットＣＰＵの命令コードがアドレスＸに分岐す
る分岐命令コードであった場合、アドレスＸが変換後の
ホストＣＰＵ１２上ではどのアドレスに相当するかをア
ドレス対応表１０３−１を調べることにより取得し、変
換後のホストＣＰＵ１２の分岐命令コードにおける分岐
先アドレスにこの取得したアドレスを設定する。
コードの変換時に参照される。即ち、命令変換部１０３
はターゲットＣＰＵの命令コードがアドレスＸに分岐す
る分岐命令コードであった場合、アドレスＸが変換後の
ホストＣＰＵ１２上ではどのアドレスに相当するかをア
ドレス対応表１０３−１を調べることにより取得し、変
換後のホストＣＰＵ１２の分岐命令コードにおける分岐
先アドレスにこの取得したアドレスを設定する。
【００２６】但し、今回の分岐命令コードが未だ処理し
ていない後続の命令コードへ分岐する命令であった場
合、アドレス対応表１０３−１にはその部分のアドレス
対応関係が未だ登録されていない。この場合は、ダミー
の分岐先アドレスを設定したホストＣＰＵ１２の分岐命
令コードを内部の変換結果一時記憶手段１０３−２に記
憶すると共にアドレス対応表１０３−１に今回の分岐先
コード間のアドレス関係を登録し、次いでその分岐先ア
ドレスを確定し得る命令コードが現れるまで、後続のタ
ーゲットＣＰＵの命令コードのホストＣＰＵ１２の命令
コードへの変換，その変換結果の変換結果一時記憶手段
１０３−２への格納およびアドレス対応表１０３−１へ
のアドレス関係の登録を行い、分岐先アドレスが確定し
た時点で、上記ダミーの分岐命令コードの分岐先アドレ
スを正しいアドレスに変更し、この正しい分岐命令コー
ドと変換結果一時記憶手段１０３−２に蓄えられ後続の
命令コードとをまとめて出力部１０４に送ってメモリ１
１に出力する。
ていない後続の命令コードへ分岐する命令であった場
合、アドレス対応表１０３−１にはその部分のアドレス
対応関係が未だ登録されていない。この場合は、ダミー
の分岐先アドレスを設定したホストＣＰＵ１２の分岐命
令コードを内部の変換結果一時記憶手段１０３−２に記
憶すると共にアドレス対応表１０３−１に今回の分岐先
コード間のアドレス関係を登録し、次いでその分岐先ア
ドレスを確定し得る命令コードが現れるまで、後続のタ
ーゲットＣＰＵの命令コードのホストＣＰＵ１２の命令
コードへの変換，その変換結果の変換結果一時記憶手段
１０３−２への格納およびアドレス対応表１０３−１へ
のアドレス関係の登録を行い、分岐先アドレスが確定し
た時点で、上記ダミーの分岐命令コードの分岐先アドレ
スを正しいアドレスに変更し、この正しい分岐命令コー
ドと変換結果一時記憶手段１０３−２に蓄えられ後続の
命令コードとをまとめて出力部１０４に送ってメモリ１
１に出力する。
【００２７】以上本発明の実施例について説明したが、
本発明は以上の実施例にのみ限定されずその他各種の付
加変更が可能である。例えば、図１の実施例では変換手
段１０をホストＣＰＵ１２とは別に備えるようにした
が、ホストＣＰＵ１２の機能で変換手段１０を実現する
ようにしても良い。
本発明は以上の実施例にのみ限定されずその他各種の付
加変更が可能である。例えば、図１の実施例では変換手
段１０をホストＣＰＵ１２とは別に備えるようにした
が、ホストＣＰＵ１２の機能で変換手段１０を実現する
ようにしても良い。
【００２８】
【発明の効果】以上説明したように、本発明は、ターゲ
ットＣＰＵ用に開発されたターゲットプログラムのマシ
ン語レベルの命令コードを予め解釈して各命令コードの
果たす機能と等価な機能を実現するホストＣＰＵのアセ
ンブラ言語レベルまたはマシン語レベルの命令コードの
組み合わせで表現されたシミュレーションプログラムを
生成しておき、この生成されたシミュレーションプログ
ラムをホストＣＰＵが実行することにより、ターゲット
プログラムのシミュレーションを行うので、シミュレー
ション実行時におけるターゲットＣＰＵの命令コードの
解釈が不要になり、その分、高速なシミュレーションが
可能になる。
ットＣＰＵ用に開発されたターゲットプログラムのマシ
ン語レベルの命令コードを予め解釈して各命令コードの
果たす機能と等価な機能を実現するホストＣＰＵのアセ
ンブラ言語レベルまたはマシン語レベルの命令コードの
組み合わせで表現されたシミュレーションプログラムを
生成しておき、この生成されたシミュレーションプログ
ラムをホストＣＰＵが実行することにより、ターゲット
プログラムのシミュレーションを行うので、シミュレー
ション実行時におけるターゲットＣＰＵの命令コードの
解釈が不要になり、その分、高速なシミュレーションが
可能になる。
【図１】本発明を適用したＣＰＵシミュレータの一実施
例の機能ブロック図である。
例の機能ブロック図である。
【図２】変換手段の構成例を示す機能ブロック図であ
る。
る。
【図３】ターゲットＣＰＵの命令コードと変換後のホス
トＣＰＵの命令コードとの関係の例を示す図である。
トＣＰＵの命令コードとの関係の例を示す図である。
１…ＣＰＵシミュレータ １０…変換手段 １１…メモリ １２…ホストＣＰＵ １３…シミュレーションプログラム １３−１〜１３−ｎ…ホストＣＰＵのアセンブラ言語レ
ベルまたはマシン語レベルの命令コード ２…ターゲットプログラム ２−１〜２−ｎ…ターゲットＣＰＵのマシン語レベルの
命令コード
ベルまたはマシン語レベルの命令コード ２…ターゲットプログラム ２−１〜２−ｎ…ターゲットＣＰＵのマシン語レベルの
命令コード
Claims (2)
- 【請求項１】 ターゲットＣＰＵ用に開発されたターゲ
ットプログラムをホストＣＰＵ上でシミュレートするＣ
ＰＵシミュレーション方法において、 前記ターゲットプログラムのマシン語レベルの命令コー
ドを解釈し、各命令コードの果たす機能と等価な機能を
実現する前記ホストＣＰＵのアセンブラ言語レベルまた
はマシン語レベルの命令コードの組み合わせで表現され
たシミュレーションプログラムを生成し、 該生成されたシミュレーションプログラムを前記ホスト
ＣＰＵで実行することにより、前記ターゲットプログラ
ムのシミュレーションを行うことを特徴とするＣＰＵシ
ミュレーション方法。 - 【請求項２】 ターゲットＣＰＵ用に開発されたターゲ
ットプログラムをホストＣＰＵ上でシミュレートするＣ
ＰＵシミュレータにおいて、 前記ターゲットプログラムのマシン語レベルの命令コー
ドを解釈し、各命令コードの果たす機能と等価な機能を
実現する前記ホストＣＰＵのアセンブラ言語レベルまた
はマシン語レベルの命令コードの組み合わせで表現され
たシミュレーションプログラムを生成する変換手段を備
え、 該変換手段により生成されたシミュレーションプログラ
ムを前記ホストＣＰＵが実行する構成を有することを特
徴とするＣＰＵシミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4360495A JPH06202903A (ja) | 1992-12-29 | 1992-12-29 | Ｃｐｕシミュレーション方法およびｃｐｕシミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4360495A JPH06202903A (ja) | 1992-12-29 | 1992-12-29 | Ｃｐｕシミュレーション方法およびｃｐｕシミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06202903A true JPH06202903A (ja) | 1994-07-22 |
Family
ID=18469651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4360495A Pending JPH06202903A (ja) | 1992-12-29 | 1992-12-29 | Ｃｐｕシミュレーション方法およびｃｐｕシミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06202903A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008276735A (ja) * | 2007-04-03 | 2008-11-13 | Toshiba Corp | プログラムコード変換装置及びプログラムコード変換方法 |
| JP2011515750A (ja) * | 2008-03-17 | 2011-05-19 | 中国科学院▲計▼算技▲術▼研究所 | Ｘ８６の仮想機をサポートするｒｉｓｃプロセッサ装置及び方法 |
| JP2020523693A (ja) * | 2017-06-12 | 2020-08-06 | 株式会社ソニー・インタラクティブエンタテインメント | Ｊｉｔコンパイラを使用しかつ選択されたターゲットコードブロックの変換をバイパスするターゲットシステムのエミュレーション |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025139A (ja) * | 1988-02-01 | 1990-01-10 | Internatl Business Mach Corp <Ibm> | シミユレーシヨン方法 |
-
1992
- 1992-12-29 JP JP4360495A patent/JPH06202903A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025139A (ja) * | 1988-02-01 | 1990-01-10 | Internatl Business Mach Corp <Ibm> | シミユレーシヨン方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008276735A (ja) * | 2007-04-03 | 2008-11-13 | Toshiba Corp | プログラムコード変換装置及びプログラムコード変換方法 |
| JP2011515750A (ja) * | 2008-03-17 | 2011-05-19 | 中国科学院▲計▼算技▲術▼研究所 | Ｘ８６の仮想機をサポートするｒｉｓｃプロセッサ装置及び方法 |
| US8949580B2 (en) | 2008-03-17 | 2015-02-03 | Longsoon Technology Corporation Limited | RISC processor apparatus and method for supporting X86 virtual machine |
| JP2020523693A (ja) * | 2017-06-12 | 2020-08-06 | 株式会社ソニー・インタラクティブエンタテインメント | Ｊｉｔコンパイラを使用しかつ選択されたターゲットコードブロックの変換をバイパスするターゲットシステムのエミュレーション |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002527815A (ja) | プログラムコード変換方法 | |
| JPH11513512A (ja) | ディジタル信号プロセッサの製造方法 | |
| US7085964B2 (en) | Dynamic test program generator for VLIW simulation | |
| JPH06202903A (ja) | Ｃｐｕシミュレーション方法およびｃｐｕシミュレータ | |
| KR0125605B1 (ko) | 프로그램의 아키덱쳐 변환방법 및 장치와 그 방법 및 장치를 사용하여 프로그램의 동작을 검증하는 방법 및 장치 | |
| US6086624A (en) | Simulator and simulation method in each of which simulation can be carried out at a high-speed | |
| JPH08305583A (ja) | Ｃｐｕシミュレーション方法 | |
| US7219335B1 (en) | Method and apparatus for stack emulation during binary translation | |
| JP2591418B2 (ja) | Ｃｐｕシミュレータ | |
| JP2788839B2 (ja) | Ｃｐｕシミュレータ | |
| US20040064301A1 (en) | Software development system, simulator, and recording medium | |
| JP2943590B2 (ja) | インタプリタ型シミュレーション方法 | |
| JP3381253B2 (ja) | シミュレーション装置 | |
| JPH11242598A (ja) | コンパイル方法およびコンパイル装置ならびにオブジェクトプログラム実行方法およびオブジェクトプログラム実行装置ならびにプログラム記憶媒体 | |
| JPH09171467A (ja) | エミュレーション装置及びその方法 | |
| JP2001075831A (ja) | プログラム処理装置、ｉｃ試験システム、プログラム処理方法及び記憶媒体 | |
| JPH05224946A (ja) | 入出力並び最適化処理方式 | |
| JP2800742B2 (ja) | 回路図生成装置 | |
| JPH01209542A (ja) | 論理検証装置 | |
| JPS61196338A (ja) | デバツク情報出力の範囲指定装置 | |
| JPH0619743A (ja) | コンピュータソフトウエア開発装置 | |
| JPS58169637A (ja) | コンパイル処理方式 | |
| JPH0588908A (ja) | クロスコンパイラのオブジエクト出力方式 | |
| JP2001344113A (ja) | 実行時コンパイラシステム及び実行時コンパイル方法 | |
| JPH1091656A (ja) | 遅延シミュレーション方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090131 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110131 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120131 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |