JP2788839B2 - Ｃｐｕシミュレータ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ターゲットＣＰＵの動
作をホストＣＰＵ上でシミュレートする技術に関する。

【０００２】

【従来の技術】ターゲットＣＰＵを含むターゲットマシ
ンの完成前に、或いはターゲットマシン上でのデバッ
グ，性能評価前に、ターゲットＣＰＵ用に開発されたプ
ログラム（ターゲットプログラムと称す）をデバッグし
たり、性能評価を行う方法として、ターゲットＣＰＵと
は別のＣＰＵであるホストＣＰＵを含むＣＰＵシミュレ
ータ上でターゲットプログラムにかかるターゲットＣＰ
Ｕの動作をシミュレートする方法があり、その方法は、
ターゲットＣＰＵ用のソースプログラムを逐次解釈実行
するインタプリタ方式と、ターゲットＣＰＵ用のマシン
語コードを逐次解釈実行するオブジェクトシミュレーシ
ョン方式とに大別される（例えば、社団法人電子情報通
信学会ハンドブック委員会編集，株式会社オーム社昭和
６３年３月３０日発行，第１版「電子情報通信ハンドブ
ック第２分冊」１８５７頁，５・３「シミュレータ」参
照）。

【０００３】ここで、インタプリタ方式は、ターゲット
ＣＰＵ用の原始プログラム（ソースプログラム）を直接
にインタプリートしつつシミュレートするものであり、
オブジェクトシミュレーション方式は、シミュレートに
先立ってターゲットプログラムの原始プログラム（ソー
スプログラム）をコンパイルまたはアセンブルしてター
ゲットＣＰＵのマシン語レベルの命令コードに変換し、
この命令コードをシミュレートするものである。

【０００４】オブジェクトシミュレーション方式は、タ
ーゲットＣＰＵのマシン語レベルの命令生成のための時
間がかかるが、シミュレートの実行時間はインタプリタ
方式に比べて速くなるため、短いシミュレート時間を要
求される場合にはオブジェクトシミュレーション方式が
用いられる。なお、ターゲットプログラムがマシン語レ
ベルで既に存在する場合には、コンパイルまたはアセン
ブルが不要であることは勿論のことである。

【０００５】そして、オブジェクトシミュレーション方
式のＣＰＵシミュレータにおいては、例えば特開平２−
２５０１２２号公報に見られるように、ターゲットＣＰ
Ｕの命令コードをホストＣＰＵ上で実行時に１命令ずつ
解釈しながらシミュレートを進めていた。

【０００６】このようにオブジェクトシミュレーション
方式のＣＰＵシミュレータはインタプリタ方式のものに
比べてシミュレーション速度の点で優れているが、従来
のようにターゲットＣＰＵの命令コードをホストＣＰＵ
上で実行時に１命令ずつ解釈する構成では、その解釈の
ために要する時間がシミュレーション時のオーバヘッド
となる。

【０００７】そこで本発明者の一人は、シミュレーショ
ン実行時におけるターゲットＣＰＵの命令コードの解釈
を不要にすることにより高速なシミュレーションを可能
とした新規なＣＰＵシミュレータ（以下、既提案ＣＰＵ
シミュレータと称す）を、平成４年１２月２９日提出の
特許願（整理番号Ｎ０００２Ｓ，発明の名称；ＣＰＵシ
ミュレーション方法およびＣＰＵシミュレータ）、およ
び平成５年２月２６日提出の特許願（整理番号Ｎ０００
４Ｓ，発明の名称；ＣＰＵシミュレーション方法および
ＣＰＵシミュレータ）において提案した。

【０００８】この既提案ＣＰＵシミュレータは、ターゲ
ットＣＰＵの動作をホストＣＰＵ上でシミュレートする
ＣＰＵシミュレータにおいて、ターゲットプログラムの
マシン語レベルの命令コードを事前にまとめて解釈し、
各命令コードをシミュレートするホストＣＰＵのアセン
ブラ言語レベル或いはマシン語レベルの命令コードの組
み合わせ、または各命令コードをシミュレートするホス
トＣＰＵで実行可能なシミュレーション関数を呼び出す
シミュレーション関数呼び出しの集合で表現されたシミ
ュレーションプログラムを生成し、この生成したシミュ
レーションプログラムをホストＣＰＵで実行するもので
あり、シミュレーション実行時におけるターゲットＣＰ
Ｕの命令コードの解釈が不要になる為、その分、高速な
シミュレーションが可能になる。

【０００９】

【発明が解決しようとする課題】ところで、ターゲット
ＣＰＵが命令コードとして参照するターゲットプログラ
ム上のアドレス領域を図５（ａ）の符号Ｍに示すように
例えば番地０から始まる領域（１つの番地の記憶サイズ
は１バイトとする）であるとすると、ターゲットＣＰＵ
の命令コードのシミュレーションのためのホストＣＰＵ
の命令列への変換は次のように行うのが一般的である。

【００１０】先ず、番地０を基点とし、番地０に格納さ
れているバイナリデータのみでターゲットＣＰＵの１バ
イトの命令コードを構成するか否かを調べ、構成してい
ればその命令コードをホストＣＰＵの命令列に変換し、
番地１を次の基点とする。番地０に格納されているバイ
ナリデータのみでは１つの命令コードを構成しない場
合、次の番地１に格納されているバイナリデータを含め
た２バイトで同様の判別を行い、この２バイトのバイナ
リデータでターゲットＣＰＵの２バイトの命令コードを
構成していれば、その命令コードをホストＣＰＵの命令
列に変換し、番地３を次の基点とする。以下、同様に、
アドレス領域ＭのバイナリデータをターゲットＣＰＵの
命令コードが出現する順番に順次解釈して変換してい
く。

【００１１】以上のような方法によると、図５（ａ）に
示すように、アドレス領域ＭにターゲットＣＰＵの命令
コードのみが格納されている場合には、同図のターゲッ
トＣＰＵの命令コード（１），命令コード（２），命令
コード（３）を正しくホストＣＰＵの命令列に変換する
ことはできるが、図５（ｂ）に示すように、アドレス領
域Ｍ中の例えば番地２にターゲットＣＰＵが命令コード
として使用しないバイナリデータＸが混在している場
合、番地２を基点とする処理において番地２と例えば次
の番地３とに格納されたバイナリデータで若しターゲッ
トＣＰＵの２バイトの或る命令コードが構成されたとす
ると、次の基点が番地４になるため、これ以降に解釈す
る命令コードの位置がずれてシミュレーション対象とな
る命令コードが変換されず、ホストＣＰＵ上でシミュレ
ーションできないことになる。

【００１２】本発明はこのような問題点を解決するもの
であり、その目的は、ターゲットＣＰＵが命令コードと
して参照するアドレス領域中にターゲットＣＰＵが命令
コードとして使わないバイナリデータが混在している場
合であっても、それに影響されずに、アドレス領域中に
存在するターゲットＣＰＵの各命令コードをホストＣＰ
Ｕの命令列に正しく変換できるようにして、ターゲット
ＣＰＵの動作をホストＣＰＵ上で支障なくシミュレーシ
ョンできるようにすることにある。

【００１３】

【課題を解決するための手段】本発明は上記の目的を達
成するために、シミュレーション対象となるターゲット
ＣＰＵの動作をホストＣＰＵ上でシミュレーションする
ＣＰＵシミュレータであって、ホストＣＰＵ上でターゲ
ットＣＰＵの動作をシミュレーションする前の段階で、
ターゲットＣＰＵの機械語レベルの命令コードをまとめ
て解釈して、ターゲットＣＰＵの動作をシミュレーショ
ンするためにホストＣＰＵ上で実行する命令の列を生成
するようにしたＣＰＵシミュレータにおいて、ターゲッ
トＣＰＵが命令コードとして参照するアドレス領域の各
アドレスごとに、そのアドレスを命令コードの先頭アド
レスとみなして命令コードの解釈を行い、各アドレスご
とに解釈されたターゲットＣＰＵの命令コードを、それ
をシミュレーションするホストＣＰＵの命令列と、解釈
された命令コードの次にターゲットＣＰＵが実行する命
令コードのシミュレーションを行うホストＣＰＵの命令
列に制御を移す命令列とから構成されたシミュレーショ
ン命令列に変換する変換手段を備えるようにしている。

【００１４】また、前記変換手段は、その一構成例とし
て、前記アドレス領域の各アドレスを指標としてシミュ
レーション命令列の各アドレスを値に持つアドレス変換
テーブルを生成すると共に、シミュレーション命令列中
の、解釈された命令コードの次にターゲットＣＰＵが実
行する命令コードのシミュレーションを行うホストＣＰ
Ｕの命令列に制御を移す命令列として、解釈された命令
コードの次にターゲットＣＰＵが実行する命令コードの
アドレスに対応して前記アドレス変換テーブルに格納さ
れたアドレス先のホストＣＰＵの命令列に分岐する命令
列を生成する構成を有している。

【００１５】

【作用】本発明のＣＰＵシミュレータにおいては、ホス
トＣＰＵ上でターゲットＣＰＵの動作をシミュレーショ
ンする前の段階で、変換手段が、ターゲットＣＰＵが命
令コードとして参照するアドレス領域の各アドレスごと
に、そのアドレスを命令コードの先頭アドレスとみなし
て命令コードの解釈を行い、各アドレスごとに解釈され
たターゲットＣＰＵの命令コードを、それをシミュレー
ションするホストＣＰＵの命令列と、解釈された命令コ
ードの次にターゲットＣＰＵが実行する命令コードのシ
ミュレーションを行うホストＣＰＵの命令列に制御を移
す命令列とから構成されたシミュレーション命令列に変
換する。

【００１６】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００１７】図１は本発明の一実施例の概略構成図であ
り、ターゲットＣＰＵが命令コードとして参照するター
ゲットプログラム中のアドレス領域のバイナリデータ１
から、ＣＰＵシミュレータの変換手段２が、ホストＣＰ
Ｕのシミュレーション命令列で構成されるシミュレーシ
ョンコード３と、ターゲットＣＰＵ上の命令コードのア
ドレスとホストＣＰＵ上のシミュレーション命令列のア
ドレスとの対応関係を示すアドレス変換テーブル４とを
生成出力する様子を示している。

【００１８】同図において、バイナリデータ１に示した
各番地０，１，２，…，ｎ（各番地の記憶サイズは例え
ば１バイトとする）は、ターゲットＣＰＵの命令コード
の配置が可能なアドレスを示している。図示の例では、
２バイトの命令コード１−１が０番地を先頭に配置さ
れ、同じく２バイトの命令コード１−２が２番地を先頭
に配置され、１バイトの命令コード１−３がｎ番地に配
置されているが、例えば１バイトの命令コードを０番地
を先頭に配置し、２バイトの命令コードを１番地を先頭
に配置することも可能であり、この意味で、各番地０，
１，２，…，ｎの何れもがターゲットＣＰＵの命令コー
ドを配置できるアドレスとなる。

【００１９】変換手段２は、バイナリデータ１を、命令
コードの配置が可能な全てのアドレスを基点として命令
コードに解釈し、解釈されたターゲットＣＰＵの命令コ
ード毎にホストＣＰＵのシミュレーション命令列を生成
する。即ち、変換手段２は、バイナリデータ１の０番地
から始まる命令コードを解釈してシミュレーション命令
列３−１を生成し、１番地から始まる命令コードを解釈
してシミュレーション命令列３−２を生成し、２番地か
ら始まる命令コードを解釈してシミュレーション命令列
３−３を生成し、以下同様の処理を行って、最後にｎ番
地から始まる命令コードを解釈してシミュレーション命
令列３−４を生成する。

【００２０】ここで、図示の例のようにバイナリデータ
１の０番地を先頭に２バイトの命令コード１−１が存在
する場合には、０番地から始まる命令コードとして命令
コード１−１そのものが解釈され、命令コード１−１を
シミュレーションするホストＣＰＵの命令列と、解釈さ
れた命令コード１−１の次にターゲットＣＰＵが実行す
る命令コード（例えば命令コード１−２とする）のシミ
ュレーションを行うホストＣＰＵの命令列に制御を移す
命令列とから構成されたシミュレーション命令列３−１
が生成される。同様に、バイナリデータ１に実際に存在
する他の命令コード１−２，１−３の先頭アドレスを基
点とする変換処理においては、実際に存在する命令コー
ド１−２，１−３そのものが解釈され、命令コード１−
２，１−３をシミュレーションするホストＣＰＵの命令
列と、解釈された命令コード１−２，１−３の次にター
ゲットＣＰＵが実行する命令コードのシミュレーション
を行うホストＣＰＵの命令列に制御を移す命令列とから
構成されたシミュレーション命令列３−３，３−４が生
成される。なお、シミュレーションコード３に付記した
Address0等は各シミュレーション命令列３−１等が置か
れるホストＣＰＵ上でのアドレスを示す。

【００２１】ここで、シミュレーション命令列３−１等
に含まれる、解釈された命令コードの次にターゲットＣ
ＰＵが実行する命令コードのシミュレーションを行うホ
ストＣＰＵの命令列に制御を移す命令列は、本実施例で
は、解釈された命令コードの次にターゲットＣＰＵが実
行する命令コードのアドレスを指標としてアドレス変換
テーブル４を検索したときに得られるアドレスが指し示
すシミュレーションコード３のシミュレーション命令列
に分岐する命令列としている。

【００２２】他方、バイナリデータ１の１番地，３番地
などの如く、実際に存在する命令コードの先頭アドレス
でないアドレスを基点とする変換処理では、次の２通り
の命令コードに解釈される。

【００２３】その１つは、その基点アドレス以降のバイ
ナリデータで、ターゲットＣＰＵで定義された或る命令
コードが偶然に構成されることにより、そのような命令
コードに解釈される場合である。このような場合でも、
変換手段２は、その命令コードをシミュレーションする
ホストＣＰＵの命令列と、その命令コードの次にターゲ
ットＣＰＵが実行する命令コードのシミュレーションを
行うホストＣＰＵの命令列に制御を移す命令列とから構
成されたシミュレーション命令列を生成する。これは、
そのような不正なアドレスに制御が移ったときのターゲ
ットＣＰＵの動作をシミュレートできるようにするため
である。

【００２４】他の１つは、その基点アドレス以降のバイ
ナリデータでは、ターゲットＣＰＵで定義された命令コ
ードを構成せず、従って未定義命令コードと解釈される
場合である。このような場合、変換手段２においては、
この解釈した未定義命令コードに対応して、例えば未定
義命令コードが実行された旨のエラーメッセージを出力
するホストＣＰＵの命令列を含むシミュレーション命令
列を生成する。また、未定義命令コードが実行されよう
とした場合、ターゲットＣＰＵにおいて或る種の例外処
理が実行されるようになっている場合には、解釈した未
定義命令コードに対応して、その例外処理をシミュレー
ションするホストＣＰＵの命令列を含むシミュレーショ
ン命令列を生成する。

【００２５】また、変換手段２は、上述のようなシミュ
レーション命令列３−１等で構成されるシミュレーショ
ンコード３を生成すると同時に、アドレス変換テーブル
４を生成する。このアドレス変換テーブル４は、ターゲ
ットＣＰＵのバイナリデータ１の各番地を指標としシミ
ュレーション命令列３−１等の各アドレスを値に持つエ
ントリ４−１等の集合である。従って、図示の場合、タ
ーゲットＣＰＵのバイナリデータ１の０番地に対してシ
ミュレーション命令列３−１のアドレスAddress0を持つ
エントリ４−１，１番地に対してシミュレーション命令
列３−２のアドレスAddress1を持つエントリ４−２，２
番地に対してシミュレーション命令列３−３のアドレス
Address2を持つエントリ４−３，…，ｎ番地に対してシ
ミュレーション命令列３−４のアドレスAddress ｎを持
つエントリ４−４が生成される。

【００２６】以上のようなシミュレーションコード３お
よびアドレス変換テーブル４の生成を終えると、実際の
シミュレーションが可能になる。本実施例におけるホス
トＣＰＵ上でのシミュレーション命令列の実行は、平成
５年２月２６日提出の特許願（整理番号Ｎ０００４Ｓ，
発明の名称；ＣＰＵシミュレーション方法およびＣＰＵ
シミュレータ）において提案された、アドレス変換テー
ブルを採用するＣＰＵシミュレータと同様に進められ
る。

【００２７】即ち、例えばホストＣＰＵがシミュレーシ
ョンコード３の例えばシミュレーション命令列３−１か
ら実行を開始したとすると、この命令列３−１中の、命
令コード１−１をシミュレーションするホストＣＰＵの
命令列を実行することにより、命令コード１−１の動作
をシミュレーションし、次いでその命令列３−１中の、
命令コード１−１の次にターゲットＣＰＵが実行する命
令コード１−２のシミュレーションを行うホストＣＰＵ
の命令列に制御を移す命令列を実行することにより、命
令コード１−２のターゲットＣＰＵ上でのアドレスであ
る２番地を指標にしてアドレス変換テーブル４からエン
トリ４−３を取得し、そのエントリ中のアドレスAddres
s2が指し示すシミュレーション命令列３−３に制御を移
す。以下、同様に、各シミュレーション命令列の実行に
より、バイナリデータ１中の各命令コードの動作をシミ
ュレーションし、シミュレーションした命令コードの次
の命令コードに対応したシミュレーション命令列に制御
を移すといった動作を繰り返し、ターゲットＣＰＵの動
作をホストＣＰＵ上でシミュレーションする。

【００２８】図２は上述した原理に基づくＣＰＵシミュ
レータのより具体的な構成例を示すブロック図である。
この実施例のＣＰＵシミュレータ５は、ターゲットプロ
グラム６をシミュレーション関数呼び出し列５３に変換
すると共にアドレス変換テーブル５６を生成する変換手
段５０と、シミュレーション関数呼び出し列５３，シミ
ュレーション関数群５４，レジスタシミュレータ５５お
よびアドレス変換テーブル５６を格納するメモリ５１
と、シミュレーション関数呼び出し列５３等を実行する
ホストＣＰＵ５２とを含んでいる。

【００２９】ターゲットプログラム６は、ターゲットＣ
ＰＵ用に開発されたプログラムであり、ターゲットＣＰ
Ｕが命令コードとして参照するアドレス領域のバイナリ
データ６０中には、ターゲットＣＰＵのマシン語レベル
の命令コード６−１〜６−ｎが含まれている。ここで、
先頭の命令コード６−１は２バイト命令で、ターゲット
ＣＰＵ上では０番地を先頭に配置され、次の命令コード
６−２は２番地を先頭に配置され、最後の命令コード６
−ｎはｎ番地に配置されている。

【００３０】シミュレーション関数呼び出し列５３は、
変換手段５０がターゲットプログラム６を処理して生成
したもので、図１のシミュレーションコード３に相当す
る。このシミュレーション関数呼び出し列５３は、ホス
トＣＰＵ５２のアセンブラ言語レベルまたはマシン語レ
ベルで表現されたシミュレーション関数呼び出し５３−
１〜５３−ｎで構成されている。ここで、先頭のシミュ
レーション関数呼び出し５３−１はバイナリデータ６０
の０番地から始まる命令コード６−１を変換したもの、
次のシミュレーション関数呼び出し５３−２はバイナリ
データ６０の１番地から始まる命令コード（ターゲット
ＣＰＵの或る種の命令コード或いは未定義命令コード）
を変換したもの、次のシミュレーション関数呼び出し５
３−３はバイナリデータ６０の２番地から始まる命令コ
ード６−２を変換したもの、最後のシミュレーション関
数呼び出し５３−ｎは命令コード６−ｎを変換したもの
であり、ホストＣＰＵ５２のアドレス空間上ではメモリ
５１のアドレスＡ，Ｂ，Ｃ，…，Ｎから始まる位置にそ
れぞれ格納されている。

【００３１】アドレス変換テーブル５６は、変換手段５
０がターゲットプログラム６を処理して生成したもの
で、例えば図３に示すように、ターゲットプログラム６
のバイナリデータ６０の各番地０，１，２，…，ｎをイ
ンデックスとして、各番地から始まる命令コードに対応
するシミュレーション関数呼び出し５３−１，５３−
２，５３−３，…，５３−ｎのメモリ５１上のアドレス
Ａ，Ｂ，…，Ｎを保持している。

【００３２】シミュレーション関数群５４は、シミュレ
ーション関数５４−０〜５４−ｍの集合である。このう
ち、シミュレーション関数５４−１〜５４−ｍはターゲ
ットＣＰＵのマシン語レベルの各命令コードに１対１に
対応しており、対応するターゲットＣＰＵの命令コード
をシミュレートする。シミュレーション関数５４−０は
未定義命令コードと解釈された命令コードをシミュレー
トするための関数である。これらのシミュレーション関
数５４−０〜５４−ｍは例えばＣ言語で記述される。

【００３３】レジスタシミュレータ５５は、ターゲット
ＣＰＵ上のシミュレーション対象とするレジスタに１対
１に対応付けたレジスタの集まりであり、ホストＣＰＵ
５２はこのレジスタシミュレータ５５を参照，更新する
ことによりターゲットＣＰＵ上のレジスタをシミュレー
ションする。

【００３４】図２の実施例において、ＣＰＵシミュレー
タ５は、ターゲットプログラム６にかかるターゲットＣ
ＰＵの動作のシミュレーションを実行する場合、シミュ
レーションの実行に先立って変換手段５０を起動する。

【００３５】変換手段５０は、例えば図４に示すよう
に、命令コード読み込み部５０１と命令解釈部５０２と
命令変換部５０３と出力部５０４，５０５とで構成され
ている。

【００３６】命令コード読み込み部５０１は図示しない
メモリやファイル等に格納された図２のターゲットプロ
グラム６中のバイナリデータ６０を順次読み込み、命令
コードの配置が可能な全ての番地を基点として命令コー
ドに解釈し、解釈されたターゲットＣＰＵの命令コード
を命令解釈部５０２に伝達する。

【００３７】命令解釈部５０２は、命令コード読み込み
部５０１から伝達された命令コードがどのような命令な
のかを解釈し、命令の種類，命令に使用されるレジス
タ，メモリアドレス，定数等を判別し、判別結果を命令
変換部５０３に伝達する。

【００３８】命令変換部５０３は、命令解釈部５０２か
ら伝達された判別結果に基づき、当該ターゲットＣＰＵ
のマシン語レベルの命令コードをシミュレートするため
のシミュレーション関数を呼び出すシミュレーション関
数呼び出しを、ホストＣＰＵ５２のアセンブラ言語また
はマシン語レベルで生成する。

【００３９】例えば、ターゲットＣＰＵがインテル社の
１６ビットプロセッサ８０８６であり、ホストＣＰＵ５
２がＭＩＰＳ社の３２ビットプロセッサＲ３０００であ
る場合、命令変換部５０３は、８０８６の命令コード
を、Ｒ３０００で実行可能なシミュレーション関数を呼
び出すシミュレーション関数呼び出しを生成することに
なる。

【００４０】以下に、８０８６の命令，Ｒ３０００のシ
ミュレーション関数呼び出し，シミュレーション関数の
例を示す。なお、８０８６の命令とＲ３０００のシミュ
レーション関数呼び出しとはアセンブラ表記で、Ｒ３０
００のシミュレーション関数はＣ言語で示す。

【００４１】 ○８０８６の命令 ＭＯＶ ＡＸ，０ｘ１０００ ／＊３バイト命令＊／ ○シミュレーション関数呼び出し ｌｉ ａ０，ＡＸ ／＊ＡＸはレジスタを表す定数＊／ ｌｉ ａ１，０ｘ１０００ ｊａｌ Ｆ＿ＭＯＶ ／＊シミュレーション関数の呼び出し＊／ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ｊ ｖ０ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ○シミュレーション関数 Ｆ＿ＭＯＶ（ｒｅｇ，ｉｍｍ） ｉｎｔ ｒｅｇ； ｓｈｏｒｔ ｉｍｍ； ｛ ＰＣ＋＝３； Ｒｅｇ［ｒｅｇ］＝ｉｍｍ； ／＊Ｒｅｇ［］はレジスタ情 報を保持する変数＊／ ｒｅｔｕｒｎ（ＡｄｄｒＴｂｌ［（Ｒｅｇ［ＣＳ］＜＜４）＋ ＰＣ］）； ／＊ＡｄｄｒＴｂｌ［］はア ドレス変換テーブル５６＊／ ｝

【００４２】上記のシミュレーション関数における ｒｅｔｕｒｎ（ＡｄｄｒＴｂｌ［（Ｒｅｇ［ＣＳ］＜＜４）＋ＰＣ］）； は、８０８６で実行すべき命令のアドレス（Ｒｅｇ［Ｃ
Ｓ］＜＜４）＋ＰＣをインデックスとしてアドレス変換
テーブル５６を参照してそのインデックスに対応するホ
ストＣＰＵ５２上のアドレスを得てリターン値として返
却するもので、シミュレーション関数呼び出し側では、 ｊ ｖ０ を実行することにより、次にシミュレートすべき命令に
対応するシミュレーション関数呼び出し列５３の部分へ
分岐する。

【００４３】また命令変換部５０３は、変換元の命令コ
ードが、レジスタ間接分岐，レジスタ間接サブルーチン
呼び出し等実行時まで分岐先アドレスのわからない命令
コードの場合、シミュレーションの結果得られたターゲ
ットＣＰＵ上での分岐先アドレスとアドレス変換テーブ
ル５６の内容とから分岐すべきシミュレーション関数呼
び出し列５３中のアドレスを求め且つそのアドレスに制
御を移すような命令列を含むシミュレーション関数を呼
び出すシミュレーション関数呼び出しに変換する。以下
に、８０８６のレジスタ間接分岐命令の例と、その変換
後のＲ３０００のシミュレーション関数呼び出しの例
と、これによって呼び出されるＲ３０００のシミュレー
ション関数の例とを示す。

【００４４】 ○８０８６の命令 ＪＭＰ ［ＢＸ］ ／＊２バイト命令＊／ ○シミュレーション関数呼び出し ｌｉ ａ０，ＢＸ ／＊ＢＸはレジスタを表す定数＊／ ｊａｌ Ｆ＿ＪＭＰ＿Ｒ ／＊シミュレーション関数の呼び出し＊／ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ｊ ｖ０ ／＊ｖ０はＦ＿ＪＭＰ＿Ｒ（）のリターン値 ＊／ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ○シミュレーション関数 Ｆ＿ＪＭＰ＿Ｒ（ｒｅｇ） ｉｎｔ ｒｅｇ； ｛ ＰＣ＝Ｒｅｇ［ｒｅｇ］； ｒｅｔｕｒｎ（ＡｄｄｒＴｂｌ［（Ｒｅｇ［ＣＳ］＜＜４）＋ ＰＣ］）； ／＊ＡｄｄｒＴｂｌ［］はアドレス変換テーブル５６＊／ ｝

【００４５】即ち、ＪＭＰ ［ＢＸ］の場合、レジス
タＢＸを表す定数を引数としてシミュレーション関数Ｆ
＿ＪＭＰ＿Ｒを呼び出すシミュレーション関数呼び出し
を生成する。シミュレーション関数Ｆ＿ＪＭＰ＿Ｒで
は、 ＰＣ＝Ｒｅｇ［ｒｅｇ］； により、８０８６上での分岐先のアドレスを保持してい
るレジスタの値（Ｒｅｇ［ｒｅｇ］）をレジスタシミュ
レータ５５から参照してレジスタシミュレータ５５中の
ＰＣの値を更新し、次いで、ｒｅｔｕｒｎ（ＡｄｄｒＴ
ｂｌ［（Ｒｅｇ［ＣＳ］＜＜４）＋ＰＣ］）；を実行す
る。これは、８０８６で実行すべき命令のアドレスは、
セグメントレジスタ（ここではＣＳ）とＰＣで指定され
るので、（Ｒｅｇ［ＣＳ］＜＜４）＋ＰＣにより８０８
６上でのアドレスを算出し、これをインデックスとして
アドレス変換テーブル５６を参照し、得たアドレスをリ
ターン値として返却する。シミュレーション関数呼び出
し側では、 ｊ ｖ０ を実行することにより、次にシミュレートすべき命令に
対応するシミュレーション関数呼び出し列５３の部分へ
分岐する。

【００４６】なお、命令変換部５０３は、実行前に分岐
先が確定している分岐命令コードの変換も行うが、本実
施例では、ターゲットＣＰＵの命令コードのターゲット
ＣＰＵ上でのアドレスに対応するシミュレーション関数
呼び出しのホストＣＰＵ上でのアドレスはアドレス変換
テーブル５６によって求めることができるので、以下に
例示するような方法でシミュレーションしている。

【００４７】 ○８０８６の命令 ＪＭＰ ０ｘ２０００ ／＊２バイト命令＊／ ○シミュレーション関数呼び出し ｌｉ ａ０，０ｘ２０００ ｊａｌ Ｆ＿ＪＭＰ ／＊シミュレーション関数の呼び出し＊／ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ｊ ｖ０ ／＊ｖ０はＦ＿ＪＭＰ（）のリターン値＊／ ｎｏｐ ／＊分岐遅延スロットを埋めるためのｎｏｐ ＊／ ○シミュレーション関数 Ｆ＿ＪＭＰ（ａｄｄｒ） ｕｎｓｉｇｎｅｄ ｓｈｏｒｔ ｒｅｇ； ｛ ＰＣ＝ａｄｄｒ； ｒｅｔｕｒｎ（ＡｄｄｒＴｂｌ［（Ｒｅｇ［ＣＳ］＜＜４）＋ ＰＣ］）； ／＊ＡｄｄｒＴｂｌ［］はアドレス変換テーブル５６＊／ ｝

【００４８】さて、命令変換部５０３は、シミュレーシ
ョン関数呼び出しを生成すると、生成したシミュレーシ
ョン関数呼び出しを出力部５０４に伝達し、出力部５０
４は、これを図２のメモリ５１あるいは図示しない外部
記憶装置に順次格納する。

【００４９】また、命令変換部５０３は、ターゲットプ
ログラム６のバイナリデータ６０の各番地を基点とする
命令コードの変換を行うごとに出力部５０５を通じてメ
モリ５１あるいは図示しない外部記憶装置にアドレス変
換テーブル５６の１エントリを出力する。これにより、
ターゲットプログラム６のバイナリデータ６０の全番地
を基点とする変換が完了した時点で、ターゲットプログ
ラム６のバイナリデータ６０の各番地０，１，２，…，
ｎをインデックスとして、各番地から始まる命令コード
に対応するシミュレーション関数呼び出し５３−１，５
３−２，５３−３，…，５３−ｎのメモリ５１上のアド
レスＡ，Ｂ，Ｃ，…，Ｎを記録した図３の如きアドレス
変換テーブル５６がメモリ５１上あるいは図示しない外
部記憶装置に生成される。なお、外部記憶装置にアドレ
ス変換テーブル５６が生成された場合、シミュレーショ
ンを開始する以前に外部記憶装置からメモリ５１上へア
ドレス変換テーブル５６を読み込む必要がある。

【００５０】次に図２の実施例のシミュレーション実行
時の動作を説明する。

【００５１】ＣＰＵシミュレータ５は、図示しない入力
手段からシミュレーションの実行開始の指示を受ける
と、シミュレーション関数呼び出し列５３がマシン語レ
ベルで生成されているときは、ホストＣＰＵ５２にメモ
リ５１上のシミュレーション関数呼び出し列５３を実行
させる。

【００５２】ホストＣＰＵ５２は、先ずターゲットプロ
グラム６の実行開始番地に対応するシミュレーション関
数呼び出しを実行する。従って、シミュレーション関数
呼び出し５３−１をターゲットプログラム６の実行開始
番地に対応するシミュレーション関数呼び出しとする
と、ホストＣＰＵ５２は、先ずシミュレーション関数呼
び出し５３−１を実行する。これにより、例えばシミュ
レーション関数５４−１が呼び出されて実行され、命令
コード６−１がシミュレートされる。なお、この関数で
は、概ね以下のような処理が行われる。 （ａ）レジスタシミュレータ５５中のＰＣの値を更新す
る。 （ｂ）引数で指定されたレジスタ，メモリの内容を参
照，更新し必要な処理を行う。 （ｃ）必要ならば、ＰＳＷを変更する。 （ｄ）分岐命令の場合、ホストＣＰＵ上での分岐先アド
レスを求める。 （ｅ）リターン値を返却する。

【００５３】シミュレーション関数５４−１の実行が終
了すると、本実施例では制御が呼び出し元のシミュレー
ション関数呼び出し５３−１に一旦戻り、リターン値の
示すアドレスに分岐する。これにより、次にシミュレー
トすべき命令に対応するシミュレーション関数呼び出し
列５３中のシミュレーション関数呼び出し５３−３に制
御が移される。

【００５４】以下、上述の動作の繰り返しによりシミュ
レーション関数群５４中の該当するシミュレーション関
数５４−１〜５４−ｍが呼び出されることにより、ター
ゲットプログラム６にかかるターゲットＣＰＵの動作が
ホストＣＰＵ５２上でシミュレートされる。

【００５５】なお、シミュレーションの実行において、
ターゲットプログラム６のバイナリデータ６０における
本来の命令コードの先頭アドレスでないアドレス、例え
ば１番地に制御が移行した場合でも、アドレス変換テー
ブル５６を参照すると、そこにはシミュレーション関数
呼び出し５３−２が設定されているので、このシミュレ
ーション関数呼び出し５３−２が実行される。従って、
１番地を基点として解釈された命令コードがターゲット
ＣＰＵで定義された或る種の命令コードであった場合
は、シミュレーション関数呼び出し５３−２はその命令
コードをシミュレートするシミュレーション関数を呼び
出すように生成されているため、その命令コードの動作
がシミュレーションされることになる。また、未定義命
令コードであった場合は、シミュレーション関数呼び出
し５３−２は未定義命令実行時のシミュレーション処理
を行うシミュレーション関数５４−０を呼び出すように
生成されているため、未定義命令実行時の動作がシミュ
レートされることになる。このように、本実施例によれ
ば、ターゲットプログラム６が不正なアドレスに制御を
移したときのターゲットＣＰＵの動作もシミュレーショ
ンすることができる。

【００５６】以上、本発明の実施例について説明した
が、本発明は以上の実施例にのみ限定されずその他各種
の付加変更が可能である。例えば、上記の実施例では変
換手段をホストＣＰＵとは別に備えるようにしたが、ホ
ストＣＰＵの機能で変換手段を実現するようにしても良
い。更に、以下のようにすることも可能である。

【００５７】ターゲットＣＰＵの命令コードをシミュレ
ーション関数呼び出しに変換するのではなく、平成４年
１２月２９日提出の特許願（整理番号Ｎ０００２Ｓ，発
明の名称；ＣＰＵシミュレーション方法およびＣＰＵシ
ミュレータ）と同様に、各命令コードをシミュレートす
るホストＣＰＵのアセンブラ言語レベルまたはマシン語
レベルの命令コードの組み合わせで表現されたコードに
変換する。

【００５８】ターゲットＣＰＵの命令コードを、平成５
年２月２６日提出の特許願（整理番号Ｎ０００４Ｓ，発
明の名称；ＣＰＵシミュレーション方法およびＣＰＵシ
ミュレータ）と同様に、命令コードのバイト数の定数倍
のバイト数で構成されるシミュレーション関数呼び出し
に変換する。なお、このような構成では、或る命令コー
ドの次にターゲットＣＰＵが実行する命令コードのシミ
ュレーションを行うホストＣＰＵの命令列のアドレスは
計算によって求めることができるので、アドレス変換テ
ーブルは不要となる。

【００５９】

【発明の効果】以上説明したように本発明のＣＰＵシミ
ュレータによれば、以下のような効果を得ることができ
る。

【００６０】ターゲットＣＰＵが命令コードとして参照
するアドレス領域の各アドレスごとに、そのアドレスを
命令コードの先頭アドレスとみなして命令コードの解釈
を行ってシミュレーション命令列に変換するため、アド
レス領域中にターゲットＣＰＵが命令コードとして使用
しないバイナリデータが混在している場合であっても、
そのようなバイナリデータとは無関係に、シミュレーシ
ョンの対象となる命令コードを確実にシミュレーション
命令列に変換することができる。そして、シミュレーシ
ョン命令列として、解釈されたターゲットＣＰＵの命令
コードをシミュレーションするホストＣＰＵの命令列
と、解釈された命令コードの次にターゲットＣＰＵが実
行する命令コードのシミュレーションを行うホストＣＰ
Ｕの命令列に制御を移す命令列とから構成されたシミュ
レーション命令列を生成するようにしたので、通常の場
合、ターゲットＣＰＵが命令コードとして使用しないバ
イナリデータを基点として解釈された命令コードに対応
して生成されたシミュレーション命令列に制御が移るこ
とはなく、ターゲットＣＰＵの動作をホストＣＰＵ上で
支障なくシミュレーションすることができる。

【００６１】シミュレーション対象となるターゲットプ
ログラムが、命令として使用しないバイナリデータのア
ドレスや数バイト命令コードの途中のバイトのアドレス
といった不正なアドレスに制御を移した場合、本発明で
は、そのような不正なアドレスに対してもそれを基点と
して命令コードを解釈してシミュレーション命令列を生
成してあるので、ターゲットＣＰＵが不正なアドレスに
制御を移したときの動作もシミュレーションすることが
できるという効果もある。

【図面の簡単な説明】

【図１】本発明の一実施例の概略構成図である

【図２】本発明のＣＰＵシミュレータの一実施例のブロ
ック図である。

【図３】アドレス変換テーブルの内容例を示す図であ
る。

【図４】変換手段の構成例を示すブロック図である。

【図５】ターゲットＣＰＵが命令コードとして参照する
アドレス領域のバイナリデータ中にターゲットＣＰＵが
命令コードとして使わないバイナリデータが混在してい
るときに生じる問題点の説明図である。

【符号の説明】

１…ターゲットＣＰＵが命令コードとして参照するアド
レス領域中のバイナリデータ １−１〜１−３…命令コード ２…変換手段 ３…ホストＣＰＵが実行するシミュレーションコード ３−１〜３−４…シミュレーション命令列 ４…アドレス変換テーブル ４−１〜４−４…エントリ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特表 平１−503181（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 9/455 G06F 11/26

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 シミュレーション対象となるターゲット
   ＣＰＵの動作をホストＣＰＵ上でシミュレーションする
   ＣＰＵシミュレータであって、ホストＣＰＵ上でターゲ
   ットＣＰＵの動作をシミュレーションする前の段階で、
   ターゲットＣＰＵの機械語レベルの命令コードをまとめ
   て解釈して、ターゲットＣＰＵの動作をシミュレーショ
   ンするためにホストＣＰＵ上で実行する命令の列を生成
   するようにしたＣＰＵシミュレータにおいて、 ターゲットＣＰＵが命令コードとして参照するアドレス
   領域の各アドレスごとに、そのアドレスを命令コードの
   先頭アドレスとみなして命令コードの解釈を行い、各ア
   ドレスごとに解釈されたターゲットＣＰＵの命令コード
   を、それをシミュレーションするホストＣＰＵの命令列
   と、解釈された命令コードの次にターゲットＣＰＵが実
   行する命令コードのシミュレーションを行うホストＣＰ
   Ｕの命令列に制御を移す命令列とから構成されたシミュ
   レーション命令列に変換する変換手段を備えたことを特
   徴とするＣＰＵシミュレータ。
2. 【請求項２】 前記変換手段は、前記アドレス領域の各
   アドレスを指標としてシミュレーション命令列の各アド
   レスを値に持つアドレス変換テーブルを生成すると共
   に、シミュレーション命令列中の、解釈された命令コー
   ドの次にターゲットＣＰＵが実行する命令コードのシミ
   ュレーションを行うホストＣＰＵの命令列に制御を移す
   命令列として、解釈された命令コードの次にターゲット
   ＣＰＵが実行する命令コードのアドレスに対応して前記
   アドレス変換テーブルに格納されたアドレス先のホスト
   ＣＰＵの命令列に分岐する命令列を生成する構成を有す
   る請求項１記載のＣＰＵシミュレータ。