JPH09171467A - エミュレーション装置及びその方法 - Google Patents

エミュレーション装置及びその方法

Info

Publication number
JPH09171467A
JPH09171467A JP33306995A JP33306995A JPH09171467A JP H09171467 A JPH09171467 A JP H09171467A JP 33306995 A JP33306995 A JP 33306995A JP 33306995 A JP33306995 A JP 33306995A JP H09171467 A JPH09171467 A JP H09171467A
Authority
JP
Japan
Prior art keywords
computer
intermediate code
target
instruction
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33306995A
Other languages
English (en)
Inventor
Hirohiko Ono
洋彦 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33306995A priority Critical patent/JPH09171467A/ja
Publication of JPH09171467A publication Critical patent/JPH09171467A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】ソフトウェアのエミュレーションを行う場合
に、ターゲットのコンピュータ上で高速に実行可能なコ
ードを生成して処理の高速化を行う。 【解決手段】アプリケーションプログラム1をターゲッ
トコンピュータに依存しない中間コードに変換する中間
コード変換手段21と、中間コードを第2ターゲットコ
ンピュータ25用の機械語命令に変換するコード生成手
段23とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はエミュレーション装
置及び方法に関し、特にRISCコンピュータシステム
のバイナリエミュレーションを行うエミュレーション装
置及びその方法に関する。
【0002】
【従来の技術】近年、RISC(縮小命令セットコンピ
ュータ)コンピュータシステムが、CISC(複合命令
セットコンピュータ)に代わるものとして開発されてい
る。RISC命令セットは比較的少数の簡単な命令から
成り、RISCコンピュータのシステムを簡略化して各
命令を高速に実行できる利点を有している。
【0003】このRISCコンピュータは、簡単な命令
を如何に高速に実行するかが重要な課題であり、その高
速実行のためにRISCコンピュータ用のコンパイラの
最適化機能が重要である。
【0004】RISCコンピュータは、コンパイラの最
適化機能により生成された無駄のない命令列を流れるよ
うに実行し高速に処理を行なう。すなわちRISCコン
ピュータの命令並列処理対応のパイプライン処理を妨げ
ることなく命令を実行させることである。またRISC
コンピュータ内蔵レジスタ間の高速な演算処理を活用す
るため、なるべく外部のメモリとの転送等の処理を少な
くすることが重要である。
【0005】この高速に実行可能なRISCコンピュー
タを使った種々の新しいコンピュータプラットフォーム
(環境)が増加している。それに伴い、CISCコンピ
ュータシステム用のアプリケーションプログラムを新し
いコンピュータ環境のRISCコンピュータシステムで
動作させる必要性が生じている。これはCISCコンピ
ュータシステムのアプリケーションのソフトウェア資産
を有効活用するため、新しいRISCコンピュータシス
テムにおいても、以前のCISCコンピュータシステム
で動作していたアプリケーションを同様に動作させる必
要があるためである。
【0006】この一つのコンピュータ環境に対して書か
れたアプリケーションを他のコンピュータ環境へ移行す
る手段の一つとしてソフトウェアエミュレーションがあ
る。このソフトウェアエミュレーションは、ある特定の
第1のコンピュータ環境と他の第2のコンピュータ環境
に対して記述されたアプリケーションとの間にソフトウ
ェアエミュレーションコードを介在させ、第2のコンピ
ュータ環境用のアプリケーションを解読し、その第2の
コンピュータ環境のオペレーションを模擬し、アプリケ
ーションプログラムを第1のコンピュータ環境で実行す
る。
【0007】このエミュレーション処理を実行する従来
のエミュレーション装置をブロックで示す図5を参照す
ると、この従来のエミュレーション装置は、被エミュー
レーション対象のCISCコンピュータである第2のコ
ンピュータ環境用の第2ターゲットコンピュータのアプ
リケーションプログラム1と、エミュレーション対象の
第1のコンピュータ環境であるターゲットシステム20
0とを有する。
【0008】ターゲットシステム200はアプリケーシ
ョンプログラム1をメモリにロードするためのメモリロ
ード手段24と、第2のコンピュータシステムの機械語
命令列を解釈して第1のコンピュータシステムで疑似実
行するためのソフトウェアエミュレーション手段202
と、RISCコンピュータである第1ターゲットコンピ
ュータ25とを備える。
【0009】次に、図5を参照して、従来のエミュレー
ション装置の動作について説明すると、まず、第2ター
ゲットコンピュータのアプリケーションプログラム1を
模擬実行を行うために、アプリケーションプログラム1
をメモリロード手段24によりターゲットシステム20
0となるメモリ中にロードする。このアプリケーション
プログラム1は、第2コンピュータシステム用の機械語
命令列として記述されており、直接ターゲットとなる第
1のコンピュータシステムでは実行はできない。ソフト
ウェアエミュレーション手段202はこの第2コンピュ
ータシステム用の機械語命令列を解釈して、第1コンピ
ュータシステムで疑似実行するためのものである。
【0010】以下上述のように、第2ターゲットコンピ
ュータをCISCコンピュータとし、第1ターゲットコ
ンピュータをRISCコンピュータとして説明する。
【0011】従来のソフトウェアエミュレーション動作
をフローチャートで示す図6参照して従来のエミュレー
ション方法について説明すると、まず、メモリ中にロー
ドされた(ステップP1)第2コンピュータシステム用
の1機械語命令を読み込む(ステップP2)。次に、そ
の命令を解釈して、動作を確定する(ステップP3)。
命令の動作には、転送,演算,分岐などが存在する。命
令の動作にしたがって、各命令処理を実行する(ステッ
プP4)。停止,未定義命令以外は、再度ステップP2
の機械語命令の読み込み処理に戻り、順次処理を行な
う。処理命令が停止命令(ステップP5),未定義命令
(ステップP6)の場合は、処理を終了する。
【0012】各命令処理(ステップP4)では、CIS
C機械語命令を1命令づつ解釈して、複数のRISC命
令で構成されるCISCの1命令をエミュレートする処
理を行う。すなわちCISCコンピュータの1命令を複
数のRISC命令として処理する。
【0013】この従来の機械語のソフトウェアエミュレ
ーション処理においては、第2のコンピュータシステム
の演算レジスタ,プログラムカウンタレジスタ,フラグ
レジスタなどをターゲットコンピュータシステムのハー
ドウェアのレジスタではなく、疑似的にメモリ上の第1
のコンピュータシステム上に作り、その内容を模擬する
命令によって変化させて、エミュレーションを行なう。
【0014】CISCコンピュータのハードウェアレジ
スタを擬似的にRISCコンピュータのメモリ上に置く
ことは、RISCコンピュータの高速な処理速度の低下
要因となる。
【0015】従来のエミュレーション方法の具体例を示
す図7を参照すると、RISCコンピュータのメモリ7
のメモリ領域71〜73には、メモリ中にロードされた
第2コンピュータシステム用の機械語命令列が並んでい
る。ソフトウェアエミュレーションは、メモリ領域71
の数値列である機械語命令を読み込み解釈して、CIS
Cコンピュータ用の機械語命令のニーモニック8の領域
81の第2コンピュータシステムの命令として解釈し、
この例では数値10を演算レジスタのAXに転送する命
令として解釈する。これを第1コンピュータシステム上
にある第2コンピュータシステムすなわちCISCコン
ピュータのレジスタを第1コンピュータシステムすなわ
ちRISCコンピュータシステム上の疑似レジスタ上メ
モリ9にマッピングした疑似AXレジスタ91に数値1
0を格納する処理として、エミュレーションを行なう。
同様にメモリ領域72をニーモニック8の領域82の加
算命令として解釈して、疑似BXレジスタ92,疑似A
Xレジスタ91の各内容同志を加算して、疑似AXレジ
スタ91に格納する。
【0016】従来のエミュレーション方法では、被エミ
ュレーション対象の第2のコンピュータシステムの機械
語命令を1命令ずつ解釈して、第1コンピュータシステ
ム上に作成した疑似コンピュータシステムを変更しなが
ら、1機械語命令ずつ逐次処理を行なう。
【0017】従来のエミュレーション方法では、エミュ
レーションの実行性能と無関係に、単に以前のアプリケ
ーションが正しく動作することを重要視していた。従
来、第2コンピュータシステムの機械語命令を逐次処理
するソフトウェアエミュレーション技術は一般的であ
り、容易に第1コンピュータシステムに適用することが
可能であった。またCISCコンピュータシステム間の
コンピュータ環境の移行では、従来の逐次エミュレーシ
ョン処理や他の方式でも、エミュレーション実行性能は
ほとんど差異はなかった。
【0018】このように、高速な実行が可能なRISC
コンピュータ環境において、従来の逐次エミュレーショ
ンでは十分な実行性能を達成できない。
【0019】RISCコンピュータシステムでは、RI
SCの命令列の並び換えやレジスタ間演算などの最適化
処理により、効率的な性能を発揮できることを前提とし
ているが、逐次メモリからエミュレーションする機械語
命令を読み込み、解釈,模擬実行の処理を行なう必要が
あり、RISCコンピュータでは効率的な高速な処理は
できない。
【0020】また、一般にアプリケーションプログラム
はループ処理が殆どを占めており、従来の逐次エミュレ
ーション方法では、ループ処理の度に以前の同一処理部
分の機械語命令の読み込み,解釈が必要であり、模擬実
行のオーバーヘッド要因となっている。
【0021】
【発明が解決しようとする課題】上述した従来のエミュ
レーション装置及び方法は、数値列の機械語を逐次読み
込み、解釈,演算等の処理を行なう必要があり、1つの
CISC命令毎に複数のRISC命令のブロックとして
処理され、多大な処理時間がかかるという欠点があっ
た。
【0022】またCISCのハードウェアレジスタを擬
似的にRISCコンピュータ上のメモリに配置すること
が動作を遅延させ、これも高速化の妨害要因となるとい
う欠点があった。
【0023】さらに、ループ処理が殆どを占める一般的
なアプリケーションプログラムに対しては、ループ処理
の度に以前の同一処理部分の機械語命令の読み込み,解
釈が必要であり、模擬実行のオーバーヘッド要因となる
という欠点があった。
【0024】
【課題を解決するための手段】本発明のエミュレーショ
ン装置は、第1のコンピュータ環境用の被エミューレー
ション対象の第1のターゲットコンピュータのアプリケ
ーションプログラムを第2のコンピュータ環境用の第2
のターゲットコンピュータに移行するエミュレーション
装置において、前記アプリケーションプログラムを予め
定めたコード化方法にしたがい前記第1および第2のタ
ーゲットコンピュータのいずれにもに依存しない中間コ
ードに変換する中間コード変換手段と、前記中間コード
を前記第2のターゲットコンピュータ用の機械語命令に
変換する機械語命令コード生成手段とを備えて構成され
ている。
【0025】本発明のエミュレーション方法は、第1の
コンピュータ環境用の被エミューレーション対象の第1
のターゲットコンピュータのアプリケーションプログラ
ムを第2のコンピュータ環境用の第2のターゲットコン
ピュータに移行するエミュレーション方法において、エ
ミュレーション対象の機械語命令列の1命令を読み込み
この機械語命令を解釈し解釈命令を生成する第1のステ
ップと、前記解釈命令を予め定めたコード化方法にした
がい前記第1および第2のターゲットコンピュータのい
ずれにもに依存しない中間コードに変換する第2のステ
ップと、前記中間コードを前記第2のターゲットコンピ
ュータの動作に適するよう最適化処理し最適化中間コー
ドを生成する第3のステップと、前記最適化中間コード
を前記第2のターゲットコンピュータ用の機械語命令に
変換するステップとを含むことを特徴とするものであ
る。
【0026】
【発明の実施の形態】次に、本発明の第1の実施の形態
を図5と共通の構成要素には共通の参照文字/数字を付
して同様にブロックで示す図1を参照すると、この図に
示す本実施の形態のエミュレーション装置は、従来と共
通のCISCコンピュータである第2ターゲットコンピ
ュータのアプリケーションプログラム1に加えて、エミ
ュレーション対象の第1のコンピュータ環境であるター
ゲットシステム2とを有する。
【0027】ターゲットシステム2は、読み込んだアプ
リケーションプログラム1を中間コードに変換する中間
コード変換手段21と、中間コードをRISCコンピュ
ータに適した最適化を行い最適化コードを生成する最適
化手段22と、最適化コードをRISCコンピュータ用
の最適化機械語命令に変換するコード生成手段23と、
最適化機械語命令を従来と同様にターゲットシステムの
メモリにロードするためのメモリロード手段24と、R
ISCコンピュータである第1ターゲットコンピュータ
25とを備える。
【0028】次に、図1を参照して本実施の形態の動作
について説明すると、本実施の形態のエミュレーション
装置は、2つの異なるコンピュータ環境間の高速なエミ
ュレーションを行うものであり、ここでは、CISCコ
ンピュータのアプリケーションプログラムをRISCコ
ンピュータシステムで高速に動作させる例を示し、従来
と同様に第2ターゲットコンピュータをCISCコンピ
ュータとし、第1ターゲットコンピュータ25をRIS
Cコンピュータ25として説明する。
【0029】まず、ターゲットシステム2は、アプリケ
ーションプログラム1を読み込み、中間コード変換手段
21で中間コードに変換し、最適化手段22に供給す
る。最適化手段22は中間コードをRISCコンピュー
タに適した最適化を行なって最適化コードを生成し、コ
ード生成手段23でこの最適化コードをRISCコンピ
ュータ用の機械語命令列である最適化機械語命令に変換
する。メモリロード手段24は、機械語命令コードを従
来と同様にターゲットシステムのメモリにロードし、こ
の最適化機械語命令をRISCコンピュータ25が直接
実行する。
【0030】ここで、中間コードとは、コンパイラシス
テムに用いられるターゲットコンピュータシステムに依
存しない抽象的な指示である。一般的には、木構造,2
番地コード,3番地コードなどが存在する。それぞれタ
ーゲットのコンピュータシステムに合った中間コードが
コンパイラシステムに採用される。
【0031】コンパイラの最適化とは、高速な実行を目
的としてコンパイラから出力される機械語命令列の中か
ら無駄な命令をなくす機能のことである。一般的には数
々の最適化手法が提案,実現されている。
【0032】上述した中間コード、及び最適化機能に関
しては、A.V.エイホ他著「コンパイラ:原理・技法
・ツール」(Aho,A.V.et al.,Comp
ilers:Principles,Techniqu
es,and Tools)Addison‐Wesl
ey社,(1986年)(文献1)等に記載されてい
る。
【0033】次に、処理をフローチャートで示す図2及
びエミューレーション処理内容の例を示す図3を参照し
て本実施の形態のエミューレーション方法について説明
すると、まず、図3にはRISCコンピュータのメモリ
上のCISCの機械語命令列4と、見やすいようにニー
モニックで表現したCISCコンピュータ用の機械語命
令ニーモニック5と、中間コード変換手段21がエミュ
レーション対象の機械語命令列を逆変換した中間コード
列6とを含む。
【0034】ここで、機械語命令ニーモニック5は、実
際には、機械語命令列4の数値列であり、中間コード列
6は、実際は、機械語命令列と同様に数値列として表現
され、一般的なコンパイラで使用されている中間コード
と同等な仕様である。
【0035】まず、ステップS1では、エミュレーショ
ン対象の機械語命令列の1命令を読み込む。ステップS
2で、その機械語命令列を従来と同様に解釈する。ステ
ップS3で、解釈された1機械語命令は、その命令に対
応する中間コードに変換する。
【0036】この中間コードは、上述したようにエミュ
レーションターゲットに依存しないコンピュータへの指
示の配列である。本実施の形態では、2番地コードと呼
ばれる演算子と2つの演算オペランドとの配列で構成す
る中間コード列6を用いる。
【0037】例えば、中間コード61は、BPレジスタ
の指すアドレスの内容にオフセット値2を加算したアド
レス値をAXレジスタに転送する機械語である。これを
解釈して、中間コードへ対応づけると、中間コード61
のように代入演算子(=)と仮のレジスタ番号(REG
1)とメモリ番地(MEM1)の中間コードに対応づけ
られる。”MOV”が”=”,”AX”が”REG
1”,”2[BP]”が”MEM1”にそれぞれ対応す
る。
【0038】ステップS4の読み込む機械語命令がなく
なるまで、同様に、機械語命令列を順次読み込み、解釈
し、中間コードに変換していく。
【0039】機械語命令列を変換した中間コード列は、
一時ターゲットコンピュータ上に保持されて、ステップ
S5のコンパイラ最適化処理で最適化が行なわれる。こ
の最適化とは、一般的なコンパイラシステムで適用され
る中間コードを対象とする最適化と同様な意味である。
【0040】ニーモニック52の”MOV[BP],A
X”は、中間コード62”=MEM2,REG1”に逆
変換され、ニーモニック53の”MOV AX,[B
P]”は、中間コード63”=REG1,MEM2に逆
変換される。各々の意味は、中間コード62では、RE
G1の内容をMEM2に転送し、中間コード63では、
MEM2の内容をREG1に転送するということであ
る。
【0041】ステップS5のコンパイラの最適化では、
62,63と並んだ中間コードに関して、覗穴的最適化
機能により、中間コード63が無駄な中間コードとみな
されて削除される。中間コード63のMEM2の内容と
すでに転送されたREG1の内容は同値であり、中間コ
ード63を削除しても同様な結果を得ることができるた
め、削除可能である。
【0042】上記のようにステップS5の最適化処理に
より、無駄な中間コードが削除される。
【0043】最適化された中間コードは、ステップS6
のコード変換部処理により、ターゲットのRISCコン
ピュータシステム用の機械語命令に変換される。これも
一般的なRISCコンパイラシステム用のコード生成部
と同様な処理である。
【0044】上記の処理により、エミュレーション対象
のCISCコンピュータシステム用の機械語命令列は、
第1ターゲットコンピュータのRISCコンピュータシ
ステム用の最適化されたRISC機械語命令に変換さ
れ、高速に実行可能となる。
【0045】次に、本発明の第2の実施の形態をフロー
チャートで示す図4を参照すると、この実施の形態の前
述の第1の実施の形態との相違点は、最適化処理方法が
異なり、ステップS5の代りにステップS9〜S11を
含む。
【0046】ステップS3の中間コード変換までは、実
施例1と同様である。
【0047】本実施の形態では、最適化対象となる2〜
3個程度の中間コードを保持しながら、中間コード変換
と最適化処理を行う。第1の実施の形態で行なった覗穴
的最適化処理では2〜3個の中間コードを処理してい
る。その最適化対象となる中間コードのみを保持して、
最適化処理(ステップS10)を行う。ステップS9で
は保持している中間コードと新しく作成された中間コー
ドをチェックして、無駄な中間コードを発見した場合、
最適化処理(ステップS10)を行う。
【0048】中間コード変換する機械語命令がなくなる
まで(ステップS11)上記の処理を行い、それ以後は
第1の実施の形態と同様にRISCへのコード変換を行
い(ステップS6)、変換されたRISC機械語命令列
をRISCコンピュータ上のメモリにロードして(ステ
ップS7)、最適化されたRISC命令を実行する(ス
テップS8)。
【0049】第1の実施の形態に比べ、中間コードに逆
変換された最適化前の中間コードを保持する必要がな
く、効率的に処理が可能である。
【0050】
【発明の効果】以上説明したように、本発明のエミュレ
ーション装置及びその方法は、アプリケーションプログ
ラムを中間コードに変換する中間コード変換手段と、中
間コードを上記第2のターゲットコンピュータ用の機械
語命令に変換する機械語命令コード生成手段とを備える
ことにより、CISCの1機械語命令を最適化された数
命令のRISC命令で実行できるので、エミュレーショ
ンの実行速度を格段に高速化できるという効果がある。
【0051】また、最適化されたRISC命令は、RI
SCコンピュータシステムの特徴であるパイプラインの
並列処理により、高速に実行可能であるという効果があ
る。
【0052】また、CISCのハードウェアレジスタを
RISCのハードウェアレジスタで実現でき、RISC
コンピュータシステムで処理速度の低下要因となる外部
メモリへのアクセスを少なくでき、高速化が可能となる
という効果がある。
【0053】さらに、従来方式に比べ、中間コード変換
手段、最適化手段、コード生成手段の処理時間が追加に
なっているが、アプリケーションプログラムの殆どがル
ープ処理を含み、RISCコンピュータ用に最適化され
たアプリケーションプログラムは結果的には高速処理の
実行が可能であり、また上記追加処理はRISCコンピ
ュータ上で高速に処理されるためオーバーヘッドは少な
くなるという効果がある。
【図面の簡単な説明】
【図1】本発明のエミュレーション装置の一実施の形態
を示すブロック図である。
【図2】本発明の第1の実施の形態のエミュレーション
方法を示すフローチャートである。
【図3】本実施の形態のエミュレーション方法の処理内
容の一例の中間コードを示す説明図である。
【図4】本発明の第2の実施の形態のエミュレーション
方法を示すフローチャートである。
【図5】従来のエミュレーション装置の一例を示すブロ
ック図である。
【図6】従来のエミュレーション方法を示すフローチャ
ートである。
【図7】従来のエミュレーション方法におけるメモリ内
容の一例を示す説明図である。
【符号の説明】
1 アプリケーションプログラム 2,200 ターゲットシステム 4 CISC機械語命令列 5,8 機械語命令ニーモニック 6 中間コード列 7 メモリ 9 疑似レジスタ上メモリ 21 中間コード変換手段 22 最適化手段 23 コード生成手段 24 メモリロード手段 25 第2ターゲットコンピュータ 202 ソフトウェアエミュレーション手段

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 第1のコンピュータ環境用の被エミュー
    レーション対象の第1のターゲットコンピュータのアプ
    リケーションプログラムを第2のコンピュータ環境用の
    第2のターゲットコンピュータに移行するエミュレーシ
    ョン装置において、 前記アプリケーションプログラムを予め定めたコード化
    方法にしたがい前記第1および第2のターゲットコンピ
    ュータのいずれにもに依存しない中間コードに変換する
    中間コード変換手段と、 前記中間コードを前記第2のターゲットコンピュータ用
    の機械語命令に変換する機械語命令コード生成手段とを
    備えることを特徴とするエミュレーション装置。
  2. 【請求項2】 前記中間コードを前記第2のターゲット
    コンピュータの動作に適するよう最適化を行い最適化中
    間コードを生成する最適化手段を備え、 前記機械語命令コード生成手段が前記最適化中間コード
    を前記機械語命令に変換することを特徴とする請求項1
    記載のエミュレーション装置。
  3. 【請求項3】 前記中間コードが、演算子と2つの演算
    オペランドの配列から成る2番地コードを含むことを特
    徴とする請求項1記載のエミュレーション装置。
  4. 【請求項4】 前記第1のターゲットコンピュータが複
    合命令セット(CISC)コンピュータであり前記第2
    のターゲットコンピュータが縮小命令セット(RIS
    C)コンピュータであることを特徴とする請求項1記載
    のエミュレーション装置。
  5. 【請求項5】 第1のコンピュータ環境用の被エミュー
    レーション対象の第1のターゲットコンピュータのアプ
    リケーションプログラムを第2のコンピュータ環境用の
    第2のターゲットコンピュータに移行するエミュレーシ
    ョン方法において、 エミュレーション対象の機械語命令列の1命令を読み込
    みこの機械語命令を解釈し解釈命令を生成する第1のス
    テップと、 前記解釈命令を予め定めたコード化方法にしたがい前記
    第1および第2のターゲットコンピュータのいずれにも
    に依存しない中間コードに変換する第2のステップと、 前記中間コードを前記第2のターゲットコンピュータの
    動作に適するよう最適化処理し最適化中間コードを生成
    する第3のステップと、 前記最適化中間コードを前記第2のターゲットコンピュ
    ータ用の機械語命令に変換するステップとを含むことを
    特徴とするエミュレーション方法。
  6. 【請求項6】 前記第3のステップの最適化処理が、前
    記中間コードのうち予め定めた最適化対象となるものを
    最適化対象中間コードとして判定しこの最適化対象中間
    コードに対してのみ前記最適化処理を行うことを特徴と
    する請求項5記載のエミュレーション方法。
JP33306995A 1995-12-21 1995-12-21 エミュレーション装置及びその方法 Pending JPH09171467A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33306995A JPH09171467A (ja) 1995-12-21 1995-12-21 エミュレーション装置及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33306995A JPH09171467A (ja) 1995-12-21 1995-12-21 エミュレーション装置及びその方法

Publications (1)

Publication Number Publication Date
JPH09171467A true JPH09171467A (ja) 1997-06-30

Family

ID=18261922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33306995A Pending JPH09171467A (ja) 1995-12-21 1995-12-21 エミュレーション装置及びその方法

Country Status (1)

Country Link
JP (1) JPH09171467A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010198628A (ja) * 1998-10-10 2010-09-09 Internatl Business Mach Corp <Ibm> プログラムコード変換方法
JP4880121B2 (ja) * 1998-08-13 2012-02-22 オラクル・アメリカ・インコーポレイテッド バーチャル・マシン環境でネイティブ・コードを変換し、実行する方法および装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4880121B2 (ja) * 1998-08-13 2012-02-22 オラクル・アメリカ・インコーポレイテッド バーチャル・マシン環境でネイティブ・コードを変換し、実行する方法および装置
JP2010198628A (ja) * 1998-10-10 2010-09-09 Internatl Business Mach Corp <Ibm> プログラムコード変換方法
JP2010198629A (ja) * 1998-10-10 2010-09-09 Internatl Business Mach Corp <Ibm> プログラムコード変換方法
JP2010211816A (ja) * 1998-10-10 2010-09-24 Internatl Business Mach Corp <Ibm> プログラムコード変換方法
JP2010225162A (ja) * 1998-10-10 2010-10-07 Internatl Business Mach Corp <Ibm> プログラムコード変換方法

Similar Documents

Publication Publication Date Title
JP4573189B2 (ja) プログラムコード変換方法
US6496922B1 (en) Method and apparatus for multiplatform stateless instruction set architecture (ISA) using ISA tags on-the-fly instruction translation
US7793270B2 (en) Method and apparatus for performing incremental validation of program code conversion
JPH11242597A (ja) Javaバイトコードデータのフローグラフの生成方法
JP2000035893A (ja) デ―タ処理システムの配列の静的初期化方法、デ―タ処理方法、並びにデ―タ処理システム及びその制御手順をコンピュ―タに実行させるプログラムを記憶したコンピュ―タ読み取り可能な記憶媒体
CN114816417B (zh) 一种交叉编译方法、装置、计算设备及存储介质
US7219335B1 (en) Method and apparatus for stack emulation during binary translation
JP2817786B2 (ja) シミュレーション装置及びシミュレーション方法
JP3318051B2 (ja) 翻訳処理方法
JPH09171467A (ja) エミュレーション装置及びその方法
JPH0683615A (ja) 命令セットエミュレーションを行う計算機
US7353163B2 (en) Exception handling method and apparatus for use in program code conversion
JPH02176938A (ja) 機械語命令最適化方式
JP3324542B2 (ja) 仮想マシン
JPH11212807A (ja) プログラム実行方法
JP2004118518A (ja) シミュレータ、そのシミュレータをコンピュータ読み取り可能に記録した記録媒体
Campbell The high performance embedded computing software initiative: C++ and parallelism extensions to the vector, signal, and image processing library standard
Richards The BCPL Cintsys and Cintpos User Guide
Vlahović et al. Extending valgrind framework with the MIPS MSA support
JPH0816875B2 (ja) コンピュータ・システムのエミュレーション方法
JP2002182925A (ja) コンパイル方法及びコンピュータ読み取り可能な記録媒体
JPH06282440A (ja) プログラム編集方法、プログラム編集・実行方法およびコンピュータシステム
JPH07191845A (ja) 即値データ転送装置
George et al. Tr-machine architecture
Iliffe DIGITAL SYSTEMS LABORATORY I