JPS60169906A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS60169906A JPS60169906A JP59025890A JP2589084A JPS60169906A JP S60169906 A JPS60169906 A JP S60169906A JP 59025890 A JP59025890 A JP 59025890A JP 2589084 A JP2589084 A JP 2589084A JP S60169906 A JPS60169906 A JP S60169906A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- section
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1154—Reading repeatedly input state, try again
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、マイクロプロセッサを有し、シーケンスｉｌ
Ｊ ＩＩ＋を行うプログラマブルコントローラの出力処
理に関するものである。
Ｊ ＩＩ＋を行うプログラマブルコントローラの出力処
理に関するものである。
〈従来技術〉
従来のプログラマブルコントローラの構成例を第１図に
示す。
示す。
プログラムコントローラは主演算部１と入出力部２より
構成され、入出力バス３に接続される。
構成され、入出力バス３に接続される。
主演算部１は、シーケンス処理のためのシーケンスυＪ
ｏＩｌプログラム及び関連するデータ等が格納されてい
るメモリ部１１、マイクロプロセッサを有しメモリ部１
１に格納されているシーケンス制御プログラムの読み出
し及び解読を行い演算を実行する論理演算部１２、入出
力バス３を介して入出力部２を制御する入出力制御部１
３よりなる。
ｏＩｌプログラム及び関連するデータ等が格納されてい
るメモリ部１１、マイクロプロセッサを有しメモリ部１
１に格納されているシーケンス制御プログラムの読み出
し及び解読を行い演算を実行する論理演算部１２、入出
力バス３を介して入出力部２を制御する入出力制御部１
３よりなる。
入出力部２は、複数のデータ入力モジュール２１、複数
のデータ出力モジュール２２を備えている。各入力モジ
ュール２１は、制御対象から入力されるデータを保持し
、リミットスイッチ、押しボタン、リレー等に接続され
る。各出力モジュール２２は、入出力制御部から与えら
れるデータを保持し、このデータを制御対象に供給し、
電磁開閉器、ソレノイドパルプ、ランプ等に接続される
。
のデータ出力モジュール２２を備えている。各入力モジ
ュール２１は、制御対象から入力されるデータを保持し
、リミットスイッチ、押しボタン、リレー等に接続され
る。各出力モジュール２２は、入出力制御部から与えら
れるデータを保持し、このデータを制御対象に供給し、
電磁開閉器、ソレノイドパルプ、ランプ等に接続される
。
このように構成されたプログラマブルコントローラの動
作を説明する。
作を説明する。
第２図にシーケンスプログラムの（ｎ）ステップと（ｎ
＋ｉ）ステップを示す。シーケンスプログラムのステッ
プは、入力読み込みフェーズＩｎｓプログラム実行フェ
ーズＰｎ、出力更新フェーズＯｎよりなる。
＋ｉ）ステップを示す。シーケンスプログラムのステッ
プは、入力読み込みフェーズＩｎｓプログラム実行フェ
ーズＰｎ、出力更新フェーズＯｎよりなる。
主演算部２の入出力制御部１３は、入力読み込みフェー
ズｉｎにおいて、入力モジュールからデータを読み込み
、実行フェーズｐｎにおいて、メモリ部１１に格納され
ている入力データを参照しながらシーケンス制御演算を
実行し、演算の結果得られた出力データをメモリ部１１
に格納し、出力の更新フェーズＯｎにおいて、メモリ部
１１に格納された演算結果等を各出力モジュール２２へ
出力する。
ズｉｎにおいて、入力モジュールからデータを読み込み
、実行フェーズｐｎにおいて、メモリ部１１に格納され
ている入力データを参照しながらシーケンス制御演算を
実行し、演算の結果得られた出力データをメモリ部１１
に格納し、出力の更新フェーズＯｎにおいて、メモリ部
１１に格納された演算結果等を各出力モジュール２２へ
出力する。
そして、（ｎ）ステップの出力更新フェーズＯｎが終了
すると、次の（ｎ＋１）ステップに進む。
すると、次の（ｎ＋１）ステップに進む。
このように、入出力部２は、主演算部１によってＩり御
される。
される。
しかしながら、この従来のプログラムコントローラは、
上記のシーケンスプログラムの更新フェーズＯｎにおい
て、該当の出力モジュール２２に更新データを単にセッ
トするのみで、その更新データが正しく出力モジュール
２２にセラ１〜されたかどろかの確認は行っていない。
上記のシーケンスプログラムの更新フェーズＯｎにおい
て、該当の出力モジュール２２に更新データを単にセッ
トするのみで、その更新データが正しく出力モジュール
２２にセラ１〜されたかどろかの確認は行っていない。
このため、（１）該当の出力モジュール内の出力レジス
タが壊れている場合（２）入力モジュール及び出力モジ
ュールの故障により入出力バスの１部がクランプしてい
る場合（３）入出力バスにノイズが侵入し一瞬入出力バ
スが乱される場合等の事故の際、誤ったデータを該当の
出力モジュールにセットすることになり、この状態は、
その該当の出力モジュールに、再度、更新データがセッ
トされるまで継続され、その出力モジュールに接続され
る外部出力機器が誤動作し、場合によっては、システム
ダウンを引き起こす等の問題点があった。
タが壊れている場合（２）入力モジュール及び出力モジ
ュールの故障により入出力バスの１部がクランプしてい
る場合（３）入出力バスにノイズが侵入し一瞬入出力バ
スが乱される場合等の事故の際、誤ったデータを該当の
出力モジュールにセットすることになり、この状態は、
その該当の出力モジュールに、再度、更新データがセッ
トされるまで継続され、その出力モジュールに接続され
る外部出力機器が誤動作し、場合によっては、システム
ダウンを引き起こす等の問題点があった。
〈発明の目的〉
本発明のプログラマブルコントローラは、上記した事故
が発生した場合でも、正しいデータが出力モジュールに
セットされたがどうかを確認できるプログラマブルコン
トローラを提供することを目的とする。
が発生した場合でも、正しいデータが出力モジュールに
セットされたがどうかを確認できるプログラマブルコン
トローラを提供することを目的とする。
〈発明の構成〉
上記した目的を達成するための本発明のプログラマブル
コントローラの構成は、 マイクロプロセツサを右する論Ｉ！！演算部、この論理
演算部によって実行されるシーケンス制御プログラム及
び関連するデータを格納する第１のメモリ部、 データバッファ部を含む第２のメモリ部とコントローラ
とを有し、論理病篩部からの指令に従って動作する入出
力制御部、 及び １１ｉ１ＪｌｌＩ対象から入力されるデータを保持しこ
のデータが入出力制御部によって読み取られるデータ入
力モジュールと、入出力ＲｉＩ制御部から与えられるデ
ータを保持しこのデータを制御対象に供給するデータ出
力モジュールとを有する入出力部を具備するプログラマ
ブルコントローラであって、論理病ｎＷ１は、 入出力制御部に入力データの読み取りを指定する機能と
、 この指令の実行によって第２のメモリ部に用意された入
力データを参照してシーケンス制御用の演ｎを行い、演
算の結果骨られる出力データを第１のメモリ部に格納り
゛るＩＩ １１１ｉと、この機能によって第１のメモリ
部に格納されたデータを、それが与えられる出力モジュ
ールのアドレス及び読み返し指定情報と組にしてｆｆ！
２のメモリ部のデータバッファに格納し、入出力制御部
にデータ出力指令を与える機能と、 第１のメモリ部に書き込まれたエラー情報に従ってシー
ケンス制御プログラムの実行を中止するとともにエラー
を表示するｍｓとを有し、人出力制御部のコントローラ
は、 論］！Ｉ！演算部の指令に従って入出力部の入力モジュ
ールのデータを読み取って第２のメモリ部に格納ジる１
１能と、 論理演算部の指令に従って、データバッファのデータを
、それと組になっているアドレスが指定する出力モジュ
ールに与えるとともに、そのデータと組になっているア
ドレスと読み返し指定情報とに従って出力モジュールの
データを読み返し、データバッファ中の今与えたデータ
との一致を調べ、不一致の時は以上の動作を繰り返し、
所定の回数繰り返しても不一致が続くときはｌｙＩ記第
１のメモリ部にエラー情報を書き込む機能とを有する、
プログラマブルコン１〜ローラである。
コントローラの構成は、 マイクロプロセツサを右する論Ｉ！！演算部、この論理
演算部によって実行されるシーケンス制御プログラム及
び関連するデータを格納する第１のメモリ部、 データバッファ部を含む第２のメモリ部とコントローラ
とを有し、論理病篩部からの指令に従って動作する入出
力制御部、 及び １１ｉ１ＪｌｌＩ対象から入力されるデータを保持しこ
のデータが入出力制御部によって読み取られるデータ入
力モジュールと、入出力ＲｉＩ制御部から与えられるデ
ータを保持しこのデータを制御対象に供給するデータ出
力モジュールとを有する入出力部を具備するプログラマ
ブルコントローラであって、論理病ｎＷ１は、 入出力制御部に入力データの読み取りを指定する機能と
、 この指令の実行によって第２のメモリ部に用意された入
力データを参照してシーケンス制御用の演ｎを行い、演
算の結果骨られる出力データを第１のメモリ部に格納り
゛るＩＩ １１１ｉと、この機能によって第１のメモリ
部に格納されたデータを、それが与えられる出力モジュ
ールのアドレス及び読み返し指定情報と組にしてｆｆ！
２のメモリ部のデータバッファに格納し、入出力制御部
にデータ出力指令を与える機能と、 第１のメモリ部に書き込まれたエラー情報に従ってシー
ケンス制御プログラムの実行を中止するとともにエラー
を表示するｍｓとを有し、人出力制御部のコントローラ
は、 論］！Ｉ！演算部の指令に従って入出力部の入力モジュ
ールのデータを読み取って第２のメモリ部に格納ジる１
１能と、 論理演算部の指令に従って、データバッファのデータを
、それと組になっているアドレスが指定する出力モジュ
ールに与えるとともに、そのデータと組になっているア
ドレスと読み返し指定情報とに従って出力モジュールの
データを読み返し、データバッファ中の今与えたデータ
との一致を調べ、不一致の時は以上の動作を繰り返し、
所定の回数繰り返しても不一致が続くときはｌｙＩ記第
１のメモリ部にエラー情報を書き込む機能とを有する、
プログラマブルコン１〜ローラである。
〈実施例〉
第３図に本発明の実施例を示す。
第３図において、第１図と同じ符号のものはそのｍ能は
同じであるので説明を省略する。
同じであるので説明を省略する。
本発明の構成上の特徴は、主演算部１の入出力制御部１
３内に、第２のメモリ部１３１とコントローラ１３２を
設けた点にある。
３内に、第２のメモリ部１３１とコントローラ１３２を
設けた点にある。
第２のメモリ部１３１内には更にライトバッファＢが設
けられる。
けられる。
コントローラ１３２は、入出力部２に対して、入出力起
動をかけるものである。コントローラ１３２からは、ま
た、各出力モジュール２２内の出力レジスタの値を、入
出力バス３を介して読み返しできるようにもなっている
。
動をかけるものである。コントローラ１３２からは、ま
た、各出力モジュール２２内の出力レジスタの値を、入
出力バス３を介して読み返しできるようにもなっている
。
また、従来のプログラマブルコントローラと同様に、入
出力制御部１３は、メモリ部１１及び、論理演算部１２
と内部バスで接続されている。
出力制御部１３は、メモリ部１１及び、論理演算部１２
と内部バスで接続されている。
このように構成された本発明のプログラマブルコントロ
ーラの動作を、従来例と同様に、シーケンスプログラム
の入力読み込みフェーズｌｎ、実行フェーズＰｎ１出力
更新フェーズＯｎの各フェーズについて説明する。
ーラの動作を、従来例と同様に、シーケンスプログラム
の入力読み込みフェーズｌｎ、実行フェーズＰｎ１出力
更新フェーズＯｎの各フェーズについて説明する。
入力読み込みフェーズＩｎでは、各入力モジュール２１
から入ノコデータを第２のメモリ部１３１に読み込む。
から入ノコデータを第２のメモリ部１３１に読み込む。
実行フェーズＰｎでは、第２のメモリ部１３１にセット
されている入力データを参照しながらシーケンス制御用
算を実行し、その結果をメモリ部１１へ格納する。次に
、演算結果をメモリ部１１より峰み出し、第２のメモリ
部１３１のライトバッファＢに、出力モジュール２２の
アドレス、及び読み返し指定情報とともに格納する。そ
して、人出力制御部１３内のコントローラ１３２に出力
起動をかける。
されている入力データを参照しながらシーケンス制御用
算を実行し、その結果をメモリ部１１へ格納する。次に
、演算結果をメモリ部１１より峰み出し、第２のメモリ
部１３１のライトバッファＢに、出力モジュール２２の
アドレス、及び読み返し指定情報とともに格納する。そ
して、人出力制御部１３内のコントローラ１３２に出力
起動をかける。
出力の更新フェーズｏｎ′ｃＩ３いて、入出力制御部１
３は、第２のメモリ部１３１内のライトバッファＢ中の
一連の情報を出力モジュール２２へ出力する。
３は、第２のメモリ部１３１内のライトバッファＢ中の
一連の情報を出力モジュール２２へ出力する。
ここで、第４図（ａ）、（ｂ）にライトバッファＢの構
成因、第５図に出力動作のフローチャートを示し、その
動作を詳しく説明する。
成因、第５図に出力動作のフローチャートを示し、その
動作を詳しく説明する。
尚、この動作は、コントローラ１３２内に組み込まれて
いるマイクロプログラム等によって行われる。
いるマイクロプログラム等によって行われる。
ライトバッファＢは、出力モジュール２２を指定するラ
イトアドレスａｉ及びライトデータｄｉの組み合せの複
数組を記憶する記憶領域により溝成される。また、ライ
トアドレスの頭部分には読み返し指定情報ＲＢＢが割り
付けられており、ＲＢＢ＝Ｏの時、読み返し非実行、Ｒ
ＢＢ＝１のとき、読み返し実行と規約されている。
イトアドレスａｉ及びライトデータｄｉの組み合せの複
数組を記憶する記憶領域により溝成される。また、ライ
トアドレスの頭部分には読み返し指定情報ＲＢＢが割り
付けられており、ＲＢＢ＝Ｏの時、読み返し非実行、Ｒ
ＢＢ＝１のとき、読み返し実行と規約されている。
出力動作において、メモリ部１１から出力モジュール２
２へのデータをライトバッファＢに格納する際、初めに
、ｉ−１、ＲＴＹ−０をセットする。ＲＴＹは、リトラ
イカウンタで、該当出力モジュール２２への書き込み動
作の再試行回数を保持するものである。
２へのデータをライトバッファＢに格納する際、初めに
、ｉ−１、ＲＴＹ−０をセットする。ＲＴＹは、リトラ
イカウンタで、該当出力モジュール２２への書き込み動
作の再試行回数を保持するものである。
次に、ａｉをアドレスレジスタＡＤＲにセット、ｄｉを
ライトデータレジスタＷＤＲにセットし、アドレスレジ
スタＡＤＲの値（よって選択された出力モジュール２２
に書き込み（ライト）動作を実行づる。
ライトデータレジスタＷＤＲにセットし、アドレスレジ
スタＡＤＲの値（よって選択された出力モジュール２２
に書き込み（ライト）動作を実行づる。
この際、ライトアドレスａｉの読み返し指定情報ＲＢＢ
＝１のとき、即ち、読み返し指定がある場合は、読み返
し動作を実行し、これによって該当出力モジュール２１
にセットされた値が読み返しデータｄｒｉとして入出力
制御部１３に読み込まれる。尚、読み返し動作を実行す
る場合、アドレスレジスタＡＤＲには既にその該当出力
モジュール２１のアドレス情報がセットされているため
、改めてアドレスを□セットする必要はない。
＝１のとき、即ち、読み返し指定がある場合は、読み返
し動作を実行し、これによって該当出力モジュール２１
にセットされた値が読み返しデータｄｒｉとして入出力
制御部１３に読み込まれる。尚、読み返し動作を実行す
る場合、アドレスレジスタＡＤＲには既にその該当出力
モジュール２１のアドレス情報がセットされているため
、改めてアドレスを□セットする必要はない。
読み返しデータｄｐｉと書き込みデータｄｉのデータが
一致した場合（ｄｒｉ −ｄｉ ）、ｉ ＋１、ＲＴ
Ｙ ＝ Ｏとして次の出力モジュール２１へ進み、同様
の手順で動作を行う。
一致した場合（ｄｒｉ −ｄｉ ）、ｉ ＋１、ＲＴ
Ｙ ＝ Ｏとして次の出力モジュール２１へ進み、同様
の手順で動作を行う。
読み返しデータｄｐｉと書き込みデータｄ１が不一致の
場合（ｄｒｉ ＋ｄｉ ）、書き込み動作の回数（リト
ライ回数）ＲＴＹを１回追加し、再び、書き込みデータ
を出力モジュール２１に書き込む。
場合（ｄｒｉ ＋ｄｉ ）、書き込み動作の回数（リト
ライ回数）ＲＴＹを１回追加し、再び、書き込みデータ
を出力モジュール２１に書き込む。
そして、読み返し指定情報ＲＢＢ＝１であることにより
、読み返しデータｄｐｉと書き込みデータ＜ｉ ｒどを
再び、照合チェックする。
、読み返しデータｄｐｉと書き込みデータ＜ｉ ｒどを
再び、照合チェックする。
ある一定回数（リトライ定数Ｋ）書き込み動作を繰り返
し実行してもデータネ一致の場合は、読み返しエラー（
リードバックエラー）として、出力部への出力動作を打
ち切る。まに、論理演算部１２では、入山ツノ制御部１
３でエラーが検出された時、エラー情報をメモリ部１１
に格納し、シーケンス制御は動作を停止し、エラーを表
示する。
し実行してもデータネ一致の場合は、読み返しエラー（
リードバックエラー）として、出力部への出力動作を打
ち切る。まに、論理演算部１２では、入山ツノ制御部１
３でエラーが検出された時、エラー情報をメモリ部１１
に格納し、シーケンス制御は動作を停止し、エラーを表
示する。
読み返し指定情報ＲＢＢ＝Ｏの場合は、そのまま、書き
込み動作を繰り返ず。
込み動作を繰り返ず。
以上のように、入出力制御部１３より入出力バス３を介
して出力モジュール２１ヘデータを書き込み、読み返し
指定情報により、データを読み返して書き込みデータと
読み返しデータとを照合チェックし、データが不一致の
場合は、再びデータを＠き込み、また、読み返しの回数
が一定の回数に達したら、エラー情報を出力する。
して出力モジュール２１ヘデータを書き込み、読み返し
指定情報により、データを読み返して書き込みデータと
読み返しデータとを照合チェックし、データが不一致の
場合は、再びデータを＠き込み、また、読み返しの回数
が一定の回数に達したら、エラー情報を出力する。
〈発明の効果ン
以上述べたように、本発明は、書き込みデータと読み返
しデータの照合チェックを行うので、出力モジュールが
Ｊｉれている場合、入出力バスの一部がクランプしてい
る場合、誤ったデータが該当の出力モジュールにセット
された場合でも再度正しいデータをセット、あるいは、
エラー情報を出力することができ、外部出力機器の誤動
作等を防ぐことができる。
しデータの照合チェックを行うので、出力モジュールが
Ｊｉれている場合、入出力バスの一部がクランプしてい
る場合、誤ったデータが該当の出力モジュールにセット
された場合でも再度正しいデータをセット、あるいは、
エラー情報を出力することができ、外部出力機器の誤動
作等を防ぐことができる。
第１図は、従来のプログラマブルコントローラのブロッ
ク図、 第２図は、シーケンスプログラム実行のタイムチャート
、 第３図は、本発明の実施例によるプログラマブルコント
ローラのブロック図、 第４図（ａ）、（ｂ）は、第２のメ−Ｅ’Ｊ部１１内の
ライトバラツノ７Ｂの構成図） 第５図は、本発明の実施例によるプログラマブルコント
ローラの動作を説明するフローチャー１〜。 １・・・主演篩部、 ２・・・入出力部、３・・・入出
力バス、１１・・・メモリ部、１２・・・論理８Ｎ停部
、１３・・・入出力制御部、１３１・・・第２のメモリ
部、 １３２・・・コントローラ。 第１図 第２図 （ｎ） （ｎ＋１） 第３図 第４図 （（１） （６）
ク図、 第２図は、シーケンスプログラム実行のタイムチャート
、 第３図は、本発明の実施例によるプログラマブルコント
ローラのブロック図、 第４図（ａ）、（ｂ）は、第２のメ−Ｅ’Ｊ部１１内の
ライトバラツノ７Ｂの構成図） 第５図は、本発明の実施例によるプログラマブルコント
ローラの動作を説明するフローチャー１〜。 １・・・主演篩部、 ２・・・入出力部、３・・・入出
力バス、１１・・・メモリ部、１２・・・論理８Ｎ停部
、１３・・・入出力制御部、１３１・・・第２のメモリ
部、 １３２・・・コントローラ。 第１図 第２図 （ｎ） （ｎ＋１） 第３図 第４図 （（１） （６）
Claims (1)
- （１）マイクロプロセッサを有する論理演算部、この論
理演算部によって実行されるシーケンス制御プログラム
及び関３！ｌ！ するデータを格納する第１のメモリ部
、 データバッフ１部を含む第２のメモリ部とコントローラ
とを有し、前記論理演算部からの指令に従って動作する
入出力制御部、 及び 制御対象から入力されるデータを保持しこのデータが前
記入出力制御部によって読み取られるデータ入力モジュ
ールと、前記入出力制御部から与えられるデータを保持
しこのデータを制御対象に供給するデータ出力モジュー
ルとを有する入出力部 を具備するプログラマブルコントローラであって、前記
論理演算部は、 前記入出力制御部に入力データの読み取りを指定りる機
能と、 この指令の実行によって前記第２のメモリ部に用意され
た人力データを参照してシーケン、ス制御用の演ｎを行
い、演算の結果得られる出力データを前記第１のメモリ
部に格納する機能と、この機能によって第１のメモリ部
に格納されたデータを、それが与えられる出力モジュー
ルのアドレス及び読み返し指定情報と組にして前記第２
のメモリ部のデータバッフ？に格納し、前記入出力制御
部にデータ出力指令を与える機能と、前記第１のメモリ
部に書き込まれたエラー情報に従ってシーケンス制御プ
ログラムの実行を中止するとともにエラーを表示する機
能とを有し、前記入出力制御部のコントローラは、 前記論理病ｎ部の指令に従って前記入出力部の入力モジ
ュールのデータを読み取って第２のメモリ部に格納する
機能と、 前記論理演算部の指令に従って、前記データバッファの
データを、それと組になっているアドレスが指定する出
力モジュールに与えるとともに、そのデータと組になっ
ているアドレスと読み返し指定情報とに従って出力モジ
ュールのデータを読み返し、データバッファ中の今与え
たデータとの一致を調べ、不一致の時は以上の動作を繰
り返し、所定の回数繰り返しても不一致が続くときは前
記第１のメモリ部にエラー情報を書き込む機能とを有す
る、 プログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59025890A JPS60169906A (ja) | 1984-02-14 | 1984-02-14 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59025890A JPS60169906A (ja) | 1984-02-14 | 1984-02-14 | プログラマブルコントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60169906A true JPS60169906A (ja) | 1985-09-03 |
| JPH0444766B2 JPH0444766B2 (ja) | 1992-07-22 |
Family
ID=12178382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59025890A Granted JPS60169906A (ja) | 1984-02-14 | 1984-02-14 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169906A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261704A (ja) * | 1988-04-13 | 1989-10-18 | Yaskawa Electric Mfg Co Ltd | プログラマブルコントローラ |
| JP2008522260A (ja) * | 2004-11-19 | 2008-06-26 | カーヴェー−ソフトウエア ゲーエムベーハー | Ｉｅｃ６１５０８ｓｉｌ１から３またはｅｎ９５４−１カテゴリー１から４による安全なパラメータ化の方法および装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5657169A (en) * | 1979-10-16 | 1981-05-19 | Matsushita Electric Works Ltd | Programmable sequencer |
-
1984
- 1984-02-14 JP JP59025890A patent/JPS60169906A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5657169A (en) * | 1979-10-16 | 1981-05-19 | Matsushita Electric Works Ltd | Programmable sequencer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261704A (ja) * | 1988-04-13 | 1989-10-18 | Yaskawa Electric Mfg Co Ltd | プログラマブルコントローラ |
| JP2008522260A (ja) * | 2004-11-19 | 2008-06-26 | カーヴェー−ソフトウエア ゲーエムベーハー | Ｉｅｃ６１５０８ｓｉｌ１から３またはｅｎ９５４−１カテゴリー１から４による安全なパラメータ化の方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0444766B2 (ja) | 1992-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2231419A (en) | Program-updating PROM | |
| JPS60169906A (ja) | プログラマブルコントロ−ラ | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP3341061B2 (ja) | プログラマブルコントローラ | |
| JPS58139254A (ja) | プログラマブル・コントロ−ラ | |
| JP3494350B2 (ja) | プログラマブルコントローラ | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JP3331357B2 (ja) | プログラマブルコントローラ | |
| JPS59111533A (ja) | デジタルデ−タ演算回路 | |
| JPS59133613A (ja) | プロセス制御装置のソフトウエア検証方法 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPH02199535A (ja) | マイクロプログラム制御装置 | |
| JPH02250122A (ja) | Ｃｐｕシミュレータ | |
| JP2845694B2 (ja) | データ処理装置 | |
| JPH04181437A (ja) | プログラマブルコントローラのプログラミング装置 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JP2000222243A (ja) | デバッグ装置及びデバッグ方法 | |
| JPS6041133A (ja) | 制御プログラム修正方式 | |
| JPS63311445A (ja) | 会話型試験プログラムファイル生成処理システム | |
| JPH0423147A (ja) | バンク切り換え方式 | |
| JPH0630056B2 (ja) | 信号処理装置 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPH03147130A (ja) | オペレーティングシステム修正方式 |