JP3494350B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP3494350B2 JP3494350B2 JP13086598A JP13086598A JP3494350B2 JP 3494350 B2 JP3494350 B2 JP 3494350B2 JP 13086598 A JP13086598 A JP 13086598A JP 13086598 A JP13086598 A JP 13086598A JP 3494350 B2 JP3494350 B2 JP 3494350B2
- Authority
- JP
- Japan
- Prior art keywords
- condition
- instruction
- instruction code
- code
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ラダープログラム
を各命令コードに翻訳して、該各命令コードを実行する
プログラマブルコントローラに関する。 【０００２】 【従来の技術】プログラマブルコントローラによってラ
ダープログラムを実行する場合、このラダープログラム
に含まれる１つの演算処理に着目すると、この演算処理
は、通常、図１２に示す様に、サイクリックに実行され
る。つまり、この演算処理が他の多数の演算処理の途中
で繰り返し実行される。 【０００３】また、演算処理は、実行条件に応じて実行
され、この実行条件によっては実行されないこともあ
る。例えば、図１３（ａ）の図表に示す様に、ラダープ
ログラムの前回スキャンのときの該演算処理に対応する
実行条件Ｘ0から現在スキャンのときの実行条件Ｘ0への
所定の変化状態のみに応答して、該演算処理が実行され
る。つまり、前回の実行条件Ｘ0が“０”で、現在の実
行条件Ｘ0が“１”になったときにのみ、演算処理が実
行される。図１３（ｂ）に示す様に、演算処理をアクセ
スしている途中で、現在の実行条件Ｘ0が発生し、この
現在の実行条件Ｘ0が前回の実行条件Ｘ0と比較され、こ
の比較結果に応じて、演算処理が実行される。 【０００４】図１４は、従来のプログラマブルコントロ
ーラの概略構成を示している。図１４において、中央処
理装置（ＣＰＵ）１０１は、ラダープログラム格納メモ
リ１０２、実行コード格納メモリ１０３及び演算実行条
件記憶メモリ１０４にアクセスしつつ、各演算処理を実
行するものである。 【０００５】図１５に示す様に、ラダープログラム格納
メモリ１０２には、複数の演算処理からなるラダープロ
グラムが格納されている。実行コード格納メモリ１０３
には、ラダープログラムの各演算処理を翻訳したプログ
ラマブルコントローラ用の各命令コードが格納されてい
る。演算実行条件記憶メモリ１０４には、各命令コード
に対応するそれぞれの実行条件が記憶されている。 【０００６】図１６は、プログラマブルコントローラの
処理過程を示すフローチャートである。まず、ＣＰＵ１
０１は、実行コード格納メモリ１０３に格納されている
命令コードを順に実行する。１つの演算処理を実行する
際に、現在の実行条件Ｘ0が“１”であるか“０”であ
るかを判定し（ステップ２０１）、“０”であれば、こ
の“０”を該演算処理の命令コードに対応する演算実行
条件記憶メモリ１０４の部位に書き込み（ステップ２０
２）、命令コードを実行せずに終了する（ステップ２０
３）。 【０００７】また、ステップ２０１おいて現在の実行条
件Ｘ0が“１”であれば、ＣＰＵ１０１は、前回の実行
条件Ｘ0を該演算処理の命令コードに対応する演算実行
条件記憶メモリ１０４の部位から読み出し（ステップ２
０４）、前回の実行条件Ｘ0が“１”であるか“０”で
あるかを判定し（ステップ２０５）、“１”であれば、
命令コードを実行せずに終了する（ステップ２０３）。 【０００８】更に、ステップ２０３において前回の実行
条件Ｘ0が“０”であれば、ＣＰＵ１０１は、該演算処
理の命令コードを実行コード格納メモリ１０３から読み
出して、この命令コードを実行する（ステップ２０
６）。この後、ＣＰＵ１０１は、現在の実行条件Ｘ0の
“１”を該演算処理の命令コードに対応する演算実行条
件記憶メモリ１０４の部位に書き込み（ステップ２０
２）、終了となる（ステップ２０３）。 【０００９】これによって、図１３（ｂ）に示す様な処
理過程が行われる。 【００１０】すなわち、従来では、カウンタ命令や応用
命令の様な演算処理の実行時に、以下の手順によって、
実行条件の立ち上がりを検出し、演算処理の実行／非実
行を決定している。 （１）演算実行条件記憶メモリ１０４に格納された前回
の実行条件Ｘ0を読み出す。 （２）現在の実行条件Ｘ0と演算実行条件記憶メモリ１
０４から読み出した前回の実行条件Ｘ0を比較し、立ち
上がり（“０”→“１”）か否かを判定する。 （３）現在の実行条件の状態Ｘ0を演算実行条件記憶メ
モリ１０４に格納する。 【００１１】この様な演算実行条件記憶メモリ１０４を
利用した処理過程は、例えば特開平７−３８５９４号公
報に開示されている。 【００１２】 【発明が解決しようとする課題】しかしながら、上記従
来の技術においては、次の様な問題点があった。 （１）前回の実行条件Ｘ0を記憶するための演算実行条
件記憶メモリ１０４を必要とした。 （２）１つの演算処理をアクセスする度に、演算実行条
件記憶メモリ１０４をアクセスする必要があり、全体の
各演算処理をアクセスする度に、該メモリをアクセスす
るので、アクセス回数が膨大となり、処理時間が長引
く。 （３）図１７に示す様に、ラダープログラムに対する演
算処理の挿入や削除に際し、ラダープログラム格納メモ
リ１０２のアドレスの増減に連動して、演算実行条件記
憶メモリ１０４の内容の移動が必要となり、処理が煩雑
となり、処理時間も長くなる。 【００１３】そこで、本発明は、上記課題に鑑みなされ
たものであり、従来の演算実行条件記憶メモリを必要と
せず、処理が簡単化されたプログラマブルコントローラ
を提供することを目的とする。 【００１４】 【課題を解決するための手段】上記課題を解決するため
に、本発明のプログラマブルコントローラは、ラダープ
ログラムが格納されたラダープログラム格納メモリと、
該ラダープログラムに対応する命令コード群が格納され
た実行コード格納メモリと、該ラダープログラム格納メ
モリおよび該実行コード格納メモリをアクセスしつつ、
各演算処理を実行するＣＰＵとを備えている。該命令コ
ード群は、複数の命令コードを順次配列したものであ
り、該複数の命令コードのそれぞれには命令条件制御処
理が配置されており、該命令条件制御処理の先頭には立
ち上がり検出領域が配置されている。該ＣＰＵは、該命
令コード群に含まれる特定の命令コードをスキャンした
場合において、該特定の命令コードに対応する演算条件
が”０”であり、かつ、該立ち上がり検出領域に書き込
まれている命令条件が所定の第１の命令条件であると判
定した場合には、該立ち上がり検出領域の内容を所定の
第２の命令条件に更新した後に、該特定の命令コードを
実行することなく終了し、該ＣＰＵは、該特定の命令コ
ードをスキャンした場合において、該特定の命令コード
に対応する演算条件が”１”であり、かつ、該立ち上が
り検出領域に書き込まれている命令条件が該所定の第２
の命令条件であると判定した場合には、該立ち上がり検
出領域の内容を該所定の第１の命令条件に更新した後
に、該特定の命令コードを実行する。 【００１５】この様な構成の本発明によれば、命令コー
ドに命令条件を付加しており、命令コードに対応する実
行条件に基づいて、命令条件を書き換え、実行条件及び
命令コードに付加された命令条件に基づいて、命令コー
ドを実行する。この場合、ラダープログラムへのアクセ
スに伴い、命令コードに付加された命令条件をアクセス
することになるので、命令条件をアクセスするために、
格別のメモリやメモリ領域にアクセスする必要がなくな
る。 【００１６】 【発明の実施の形態】図１は、本発明のプログラマブル
コントローラの一実施形態を概略的に示している。図１
において、中央処理装置（ＣＰＵ）１１は、ラダープロ
グラム格納メモリ１２及び実行コード格納メモリ１３に
アクセスしつつ、各演算処理を実行するものである。ラ
ダープログラム格納メモリ１２には、ラダープログラム
が格納され、実行コード格納メモリ１３には、該ラダー
プログラムに対応する命令コード群が格納されている。 【００１７】図２及び図３は、ラダープログラムに対応
する実行コード格納メモリ１３内の命令コード群２１を
拡大して示している。この命令コード群２１は、複数の
命令コードを順次配列したものであり、各命令コードの
前にそれぞれの命令条件制御処理を配置している。例え
ば、命令コード２２の前には、命令条件制御処理２３を
配置している。命令条件制御処理２３は、アドレスＬn
〜アドレスＬmに格納され、命令コード２２は、アドレ
スＬm〜アドレスＬn+1に格納されている。 【００１８】命令条件制御処理２３においは、その先頭
に実行条件の立ち上がり検出領域２３ａが配置され、各
処理領域２３ｂ，２３ｃ，２３ｄ，２３ｅが引き続く。
この後に、命令コード２２が配置されている。 【００１９】命令条件制御処理２３の立ち上がり検出領
域２３ａには、図４に示す命令条件と図５に示す命令条
件のいずれかが書き込まれる。 【００２０】次に、図６のフロチャートに従って、本実
施形態のプログラマブルコントローラにおける処理過程
を述べる。 【００２１】まず、図２の命令コード群２１において、
立ち上がり検出領域２３ａに図４に示す命令条件が書き
込まれているものとする。 【００２２】ＣＰＵ１１は、実行コード（命令コード群
２１）をスキャンし、命令コード２２のスキャンのとき
に、命令コード２２に対応する演算条件が立ち上がり検
出領域２３ａの命令条件（図４に示す）を満たすか否か
を判定する（ステップ３１）。このとき、命令コード２
２に対応する演算条件が“１”であれば、ＣＰＵ１１
は、演算条件“１”が立ち上がり検出領域２３ａの命令
条件を満たさないと判定し、次の処理領域２３ｂの内
容、つまり「アドレスＬn+1にジャンプ」を読み出し、
アドレスＬn+1にジャンプして、命令コード２２を実行
せずに終了し（ステップ３２）、次の命令コードをスキ
ャンする。 【００２３】また、命令コード２２がスキャンされると
きに、命令コード２２に対応する演算条件が“０”であ
れば、ＣＰＵ１１は、演算条件“０”が立ち上がり検出
領域２３ａの命令条件（図４に示す）を満たすと判定し
て、アドレスinst０ WRにジャンプして、処理領域２３
ｃの内容を実行し、立ち上がり検出領域２３ａに図５に
示す命令条件を書き込んで、立ち上がり検出領域２３ａ
の内容を更新する（ステップ３３）。この後、次の処理
領域２３ｄの内容、つまり「アドレスＬn+1にジャン
プ」を読み出し、アドレスＬn+1にジャンプして、命令
コード２２を実行せずに終了し（ステップ３２）、次の
命令コードをスキャンする。 【００２４】こうして立ち上がり検出領域２３ａに図５
に示す命令条件が書き込まれた後に、ラダープログラム
２１が再びスキャンされ、命令コード２２が再びスキャ
ンされる。このとき、ＣＰＵ１１は、命令コード２２に
対応する演算条件が立ち上がり検出領域２３ａの命令条
件（図４に示す）を満たすか否かを判定し（ステップ３
４）、演算条件が“０”であれば、演算条件“０”が立
ち上がり検出領域２３ａの命令条件を満たさないと判定
し、次の処理領域２３ｂの内容、つまり「アドレスＬ
n+1にジャンプ」を読み出し、アドレスＬn+1にジャンプ
して、命令コード２２を実行せずに終了し（ステップ３
２）、次の命令コードをスキャンする。また、命令コー
ド２２がスキャンされるときに、命令コード２２に対応
する演算条件が“１”であれば、ＣＰＵ１１は、演算条
件“１”が立ち上がり検出領域２３ａの命令条件（図５
に示す）を満たすと判定して、アドレスinst１ WRにジ
ャンプして、処理領域２３ｅの内容を実行し、立ち上が
り検出領域２３ａに図４に示す命令条件を書き込んで、
立ち上がり検出領域２３ａの内容を更新する（ステップ
３５）。この後、次の命令コード２２を読み出し、この
命令コード２２を実行する（ステップ３６）。 【００２５】こうして立ち上がり検出領域２３ａに図４
に示す内容を書き込んでからは、ステップ３１に再び戻
って、以上に述べた処理を繰り返すことになる。 【００２６】この様に本実施形態においては、立ち上が
り検出領域２３ａに図４に示す命令条件が記録されてい
るときに、命令コード２２に対応する演算条件が“０”
になると、立ち上がり検出領域２３ａの内容を図５に示
す命令条件に更新する。この後に、命令コード２２に対
応する演算条件が“１”になると、立ち上がり検出領域
２３ａの内容を図４に示す命令条件に更新してから、命
令コード２２を実行する。 【００２７】したがって、命令コード２２は、該命令コ
ード２２に対応する演算条件が“０”→“１”と変化し
たときにのみ行われる。 【００２８】また、本実施形態においては、ラダープロ
グラムに対応する命令コード群に、各命令コードと共に
それぞれの命令条件を組み込んで、これらの命令条件を
それぞれの演算条件に応じて書き換えると共に、これら
の命令条件に基づいてそれぞれの演算条件の変化を検出
している。このため、演算条件を書き込むための格別の
メモリを必要としない。したがって、この格別のメモリ
へのアクセス時間を費やすことがなく、処理時間を短縮
することができる。 【００２９】この様な本実施形態の効果を図７乃至図１
１に従って説明する。 【００３０】図７は、従来のプログラマブルコントロー
ラの処理過程と、本実施形態のプログラマブルコントロ
ーラの処理過程を概略的に示しており、前回の演算条件
が“０”であり、現在の演算条件が“０”であるときの
両者の処理過程を比較するためのフローチャートであ
る。 【００３１】従来のプログラマブルコントローラでは、
図１６の各ステップ２０１，２０２が行われる。これに
対して、本実施形態のプログラマブルコントローラで
は、図５のステップ３４のみが行われる。 【００３２】図８は、従来のプログラマブルコントロー
ラの処理過程と、本実施形態のプログラマブルコントロ
ーラの処理過程を概略的に示しており、前回の演算条件
が“０”であり、現在の演算条件が“１”であるときの
両者の処理過程を比較するためのフローチャートであ
る。 【００３３】従来のプログラマブルコントローラでは、
図１６の各ステップ２０１，２０４，２０５，２０６，
２０２が行われる。これに対して、本実施形態のプログ
ラマブルコントローラでは、図５の各ステップ３４，３
５，３６のみが行われる。 【００３４】図９は、従来のプログラマブルコントロー
ラの処理過程と、本実施形態のプログラマブルコントロ
ーラの処理過程を概略的に示しており、前回の演算条件
が“１”であり、現在の演算条件が“０”であるときの
両者の処理過程を比較するためのフローチャートであ
る。 【００３５】従来のプログラマブルコントローラでは、
図１６の各ステップ２０１，２０２が行われる。これに
対して、本実施形態のプログラマブルコントローラで
は、図５の各ステップ３１，３３が行われる。 【００３６】図１０は、従来のプログラマブルコントロ
ーラの処理過程と、本実施形態のプログラマブルコント
ローラの処理過程を概略的に示しており、前回の演算条
件が“１”であり、現在の演算条件が“１”であるとき
の両者の処理過程を比較するためのフローチャートであ
る。 【００３７】従来のプログラマブルコントローラでは、
図１６の各ステップ２０１，２０４，２０５が行われ
る。これに対して、本実施形態のプログラマブルコント
ローラでは、図５のステップ３１のみが行われる。 【００３８】図９を除く、他の各図７、図８及び図１０
のいずれからも明らかな様に、本実施形態のプログラマ
ブルコントローラでは、従来のプログラマブルコントロ
ーラよりも処理過程が簡単化されている。 【００３９】一般に、１つの演算処理に着目すると、ラ
ダープログラムに対する数乃至数千回のスキャンに１回
程度、該演算処理に対応する命令コードが実行される。
このため、特に、命令コードを実行しないときに繰り返
される図７及び図１０において処理過程を短縮すること
は、無駄な処理時間を大幅に短縮することになる。 【００４０】また、本実施形態のプログラマブルコント
ローラでは、図１１に示す様に、ラダープログラムに対
応する命令コード群への命令コードの挿入や削除に際
し、命令コードの前に命令条件を挿入したり、削除する
だけで済むため、処理が簡単化 【００４１】され、処理時間も短くて済む。 【発明の効果】以上説明した様に、本発明のプログラマ
ブルコントローラによれば、命令コードに命令条件を付
加しており、命令コードに対応する実行条件に基づい
て、命令コードに付加された命令条件を書き換え、実行
条件及び命令条件に基づいて、命令コードを実行する。
この場合、ラダープログラムへのアクセスに伴い、命令
コードに付加された命令条件をアクセスすることになる
ので、命令条件をアクセスするために、格別のメモリや
メモリ領域にアクセスする必要がなくなる。これによっ
て、プログラマブルコントローラの処理が簡単化され、
処理時間が短くなる。また、ラダープログラムの変更を
容易に行うことができる。
を各命令コードに翻訳して、該各命令コードを実行する
プログラマブルコントローラに関する。 【０００２】 【従来の技術】プログラマブルコントローラによってラ
ダープログラムを実行する場合、このラダープログラム
に含まれる１つの演算処理に着目すると、この演算処理
は、通常、図１２に示す様に、サイクリックに実行され
る。つまり、この演算処理が他の多数の演算処理の途中
で繰り返し実行される。 【０００３】また、演算処理は、実行条件に応じて実行
され、この実行条件によっては実行されないこともあ
る。例えば、図１３（ａ）の図表に示す様に、ラダープ
ログラムの前回スキャンのときの該演算処理に対応する
実行条件Ｘ0から現在スキャンのときの実行条件Ｘ0への
所定の変化状態のみに応答して、該演算処理が実行され
る。つまり、前回の実行条件Ｘ0が“０”で、現在の実
行条件Ｘ0が“１”になったときにのみ、演算処理が実
行される。図１３（ｂ）に示す様に、演算処理をアクセ
スしている途中で、現在の実行条件Ｘ0が発生し、この
現在の実行条件Ｘ0が前回の実行条件Ｘ0と比較され、こ
の比較結果に応じて、演算処理が実行される。 【０００４】図１４は、従来のプログラマブルコントロ
ーラの概略構成を示している。図１４において、中央処
理装置（ＣＰＵ）１０１は、ラダープログラム格納メモ
リ１０２、実行コード格納メモリ１０３及び演算実行条
件記憶メモリ１０４にアクセスしつつ、各演算処理を実
行するものである。 【０００５】図１５に示す様に、ラダープログラム格納
メモリ１０２には、複数の演算処理からなるラダープロ
グラムが格納されている。実行コード格納メモリ１０３
には、ラダープログラムの各演算処理を翻訳したプログ
ラマブルコントローラ用の各命令コードが格納されてい
る。演算実行条件記憶メモリ１０４には、各命令コード
に対応するそれぞれの実行条件が記憶されている。 【０００６】図１６は、プログラマブルコントローラの
処理過程を示すフローチャートである。まず、ＣＰＵ１
０１は、実行コード格納メモリ１０３に格納されている
命令コードを順に実行する。１つの演算処理を実行する
際に、現在の実行条件Ｘ0が“１”であるか“０”であ
るかを判定し（ステップ２０１）、“０”であれば、こ
の“０”を該演算処理の命令コードに対応する演算実行
条件記憶メモリ１０４の部位に書き込み（ステップ２０
２）、命令コードを実行せずに終了する（ステップ２０
３）。 【０００７】また、ステップ２０１おいて現在の実行条
件Ｘ0が“１”であれば、ＣＰＵ１０１は、前回の実行
条件Ｘ0を該演算処理の命令コードに対応する演算実行
条件記憶メモリ１０４の部位から読み出し（ステップ２
０４）、前回の実行条件Ｘ0が“１”であるか“０”で
あるかを判定し（ステップ２０５）、“１”であれば、
命令コードを実行せずに終了する（ステップ２０３）。 【０００８】更に、ステップ２０３において前回の実行
条件Ｘ0が“０”であれば、ＣＰＵ１０１は、該演算処
理の命令コードを実行コード格納メモリ１０３から読み
出して、この命令コードを実行する（ステップ２０
６）。この後、ＣＰＵ１０１は、現在の実行条件Ｘ0の
“１”を該演算処理の命令コードに対応する演算実行条
件記憶メモリ１０４の部位に書き込み（ステップ２０
２）、終了となる（ステップ２０３）。 【０００９】これによって、図１３（ｂ）に示す様な処
理過程が行われる。 【００１０】すなわち、従来では、カウンタ命令や応用
命令の様な演算処理の実行時に、以下の手順によって、
実行条件の立ち上がりを検出し、演算処理の実行／非実
行を決定している。 （１）演算実行条件記憶メモリ１０４に格納された前回
の実行条件Ｘ0を読み出す。 （２）現在の実行条件Ｘ0と演算実行条件記憶メモリ１
０４から読み出した前回の実行条件Ｘ0を比較し、立ち
上がり（“０”→“１”）か否かを判定する。 （３）現在の実行条件の状態Ｘ0を演算実行条件記憶メ
モリ１０４に格納する。 【００１１】この様な演算実行条件記憶メモリ１０４を
利用した処理過程は、例えば特開平７−３８５９４号公
報に開示されている。 【００１２】 【発明が解決しようとする課題】しかしながら、上記従
来の技術においては、次の様な問題点があった。 （１）前回の実行条件Ｘ0を記憶するための演算実行条
件記憶メモリ１０４を必要とした。 （２）１つの演算処理をアクセスする度に、演算実行条
件記憶メモリ１０４をアクセスする必要があり、全体の
各演算処理をアクセスする度に、該メモリをアクセスす
るので、アクセス回数が膨大となり、処理時間が長引
く。 （３）図１７に示す様に、ラダープログラムに対する演
算処理の挿入や削除に際し、ラダープログラム格納メモ
リ１０２のアドレスの増減に連動して、演算実行条件記
憶メモリ１０４の内容の移動が必要となり、処理が煩雑
となり、処理時間も長くなる。 【００１３】そこで、本発明は、上記課題に鑑みなされ
たものであり、従来の演算実行条件記憶メモリを必要と
せず、処理が簡単化されたプログラマブルコントローラ
を提供することを目的とする。 【００１４】 【課題を解決するための手段】上記課題を解決するため
に、本発明のプログラマブルコントローラは、ラダープ
ログラムが格納されたラダープログラム格納メモリと、
該ラダープログラムに対応する命令コード群が格納され
た実行コード格納メモリと、該ラダープログラム格納メ
モリおよび該実行コード格納メモリをアクセスしつつ、
各演算処理を実行するＣＰＵとを備えている。該命令コ
ード群は、複数の命令コードを順次配列したものであ
り、該複数の命令コードのそれぞれには命令条件制御処
理が配置されており、該命令条件制御処理の先頭には立
ち上がり検出領域が配置されている。該ＣＰＵは、該命
令コード群に含まれる特定の命令コードをスキャンした
場合において、該特定の命令コードに対応する演算条件
が”０”であり、かつ、該立ち上がり検出領域に書き込
まれている命令条件が所定の第１の命令条件であると判
定した場合には、該立ち上がり検出領域の内容を所定の
第２の命令条件に更新した後に、該特定の命令コードを
実行することなく終了し、該ＣＰＵは、該特定の命令コ
ードをスキャンした場合において、該特定の命令コード
に対応する演算条件が”１”であり、かつ、該立ち上が
り検出領域に書き込まれている命令条件が該所定の第２
の命令条件であると判定した場合には、該立ち上がり検
出領域の内容を該所定の第１の命令条件に更新した後
に、該特定の命令コードを実行する。 【００１５】この様な構成の本発明によれば、命令コー
ドに命令条件を付加しており、命令コードに対応する実
行条件に基づいて、命令条件を書き換え、実行条件及び
命令コードに付加された命令条件に基づいて、命令コー
ドを実行する。この場合、ラダープログラムへのアクセ
スに伴い、命令コードに付加された命令条件をアクセス
することになるので、命令条件をアクセスするために、
格別のメモリやメモリ領域にアクセスする必要がなくな
る。 【００１６】 【発明の実施の形態】図１は、本発明のプログラマブル
コントローラの一実施形態を概略的に示している。図１
において、中央処理装置（ＣＰＵ）１１は、ラダープロ
グラム格納メモリ１２及び実行コード格納メモリ１３に
アクセスしつつ、各演算処理を実行するものである。ラ
ダープログラム格納メモリ１２には、ラダープログラム
が格納され、実行コード格納メモリ１３には、該ラダー
プログラムに対応する命令コード群が格納されている。 【００１７】図２及び図３は、ラダープログラムに対応
する実行コード格納メモリ１３内の命令コード群２１を
拡大して示している。この命令コード群２１は、複数の
命令コードを順次配列したものであり、各命令コードの
前にそれぞれの命令条件制御処理を配置している。例え
ば、命令コード２２の前には、命令条件制御処理２３を
配置している。命令条件制御処理２３は、アドレスＬn
〜アドレスＬmに格納され、命令コード２２は、アドレ
スＬm〜アドレスＬn+1に格納されている。 【００１８】命令条件制御処理２３においは、その先頭
に実行条件の立ち上がり検出領域２３ａが配置され、各
処理領域２３ｂ，２３ｃ，２３ｄ，２３ｅが引き続く。
この後に、命令コード２２が配置されている。 【００１９】命令条件制御処理２３の立ち上がり検出領
域２３ａには、図４に示す命令条件と図５に示す命令条
件のいずれかが書き込まれる。 【００２０】次に、図６のフロチャートに従って、本実
施形態のプログラマブルコントローラにおける処理過程
を述べる。 【００２１】まず、図２の命令コード群２１において、
立ち上がり検出領域２３ａに図４に示す命令条件が書き
込まれているものとする。 【００２２】ＣＰＵ１１は、実行コード（命令コード群
２１）をスキャンし、命令コード２２のスキャンのとき
に、命令コード２２に対応する演算条件が立ち上がり検
出領域２３ａの命令条件（図４に示す）を満たすか否か
を判定する（ステップ３１）。このとき、命令コード２
２に対応する演算条件が“１”であれば、ＣＰＵ１１
は、演算条件“１”が立ち上がり検出領域２３ａの命令
条件を満たさないと判定し、次の処理領域２３ｂの内
容、つまり「アドレスＬn+1にジャンプ」を読み出し、
アドレスＬn+1にジャンプして、命令コード２２を実行
せずに終了し（ステップ３２）、次の命令コードをスキ
ャンする。 【００２３】また、命令コード２２がスキャンされると
きに、命令コード２２に対応する演算条件が“０”であ
れば、ＣＰＵ１１は、演算条件“０”が立ち上がり検出
領域２３ａの命令条件（図４に示す）を満たすと判定し
て、アドレスinst０ WRにジャンプして、処理領域２３
ｃの内容を実行し、立ち上がり検出領域２３ａに図５に
示す命令条件を書き込んで、立ち上がり検出領域２３ａ
の内容を更新する（ステップ３３）。この後、次の処理
領域２３ｄの内容、つまり「アドレスＬn+1にジャン
プ」を読み出し、アドレスＬn+1にジャンプして、命令
コード２２を実行せずに終了し（ステップ３２）、次の
命令コードをスキャンする。 【００２４】こうして立ち上がり検出領域２３ａに図５
に示す命令条件が書き込まれた後に、ラダープログラム
２１が再びスキャンされ、命令コード２２が再びスキャ
ンされる。このとき、ＣＰＵ１１は、命令コード２２に
対応する演算条件が立ち上がり検出領域２３ａの命令条
件（図４に示す）を満たすか否かを判定し（ステップ３
４）、演算条件が“０”であれば、演算条件“０”が立
ち上がり検出領域２３ａの命令条件を満たさないと判定
し、次の処理領域２３ｂの内容、つまり「アドレスＬ
n+1にジャンプ」を読み出し、アドレスＬn+1にジャンプ
して、命令コード２２を実行せずに終了し（ステップ３
２）、次の命令コードをスキャンする。また、命令コー
ド２２がスキャンされるときに、命令コード２２に対応
する演算条件が“１”であれば、ＣＰＵ１１は、演算条
件“１”が立ち上がり検出領域２３ａの命令条件（図５
に示す）を満たすと判定して、アドレスinst１ WRにジ
ャンプして、処理領域２３ｅの内容を実行し、立ち上が
り検出領域２３ａに図４に示す命令条件を書き込んで、
立ち上がり検出領域２３ａの内容を更新する（ステップ
３５）。この後、次の命令コード２２を読み出し、この
命令コード２２を実行する（ステップ３６）。 【００２５】こうして立ち上がり検出領域２３ａに図４
に示す内容を書き込んでからは、ステップ３１に再び戻
って、以上に述べた処理を繰り返すことになる。 【００２６】この様に本実施形態においては、立ち上が
り検出領域２３ａに図４に示す命令条件が記録されてい
るときに、命令コード２２に対応する演算条件が“０”
になると、立ち上がり検出領域２３ａの内容を図５に示
す命令条件に更新する。この後に、命令コード２２に対
応する演算条件が“１”になると、立ち上がり検出領域
２３ａの内容を図４に示す命令条件に更新してから、命
令コード２２を実行する。 【００２７】したがって、命令コード２２は、該命令コ
ード２２に対応する演算条件が“０”→“１”と変化し
たときにのみ行われる。 【００２８】また、本実施形態においては、ラダープロ
グラムに対応する命令コード群に、各命令コードと共に
それぞれの命令条件を組み込んで、これらの命令条件を
それぞれの演算条件に応じて書き換えると共に、これら
の命令条件に基づいてそれぞれの演算条件の変化を検出
している。このため、演算条件を書き込むための格別の
メモリを必要としない。したがって、この格別のメモリ
へのアクセス時間を費やすことがなく、処理時間を短縮
することができる。 【００２９】この様な本実施形態の効果を図７乃至図１
１に従って説明する。 【００３０】図７は、従来のプログラマブルコントロー
ラの処理過程と、本実施形態のプログラマブルコントロ
ーラの処理過程を概略的に示しており、前回の演算条件
が“０”であり、現在の演算条件が“０”であるときの
両者の処理過程を比較するためのフローチャートであ
る。 【００３１】従来のプログラマブルコントローラでは、
図１６の各ステップ２０１，２０２が行われる。これに
対して、本実施形態のプログラマブルコントローラで
は、図５のステップ３４のみが行われる。 【００３２】図８は、従来のプログラマブルコントロー
ラの処理過程と、本実施形態のプログラマブルコントロ
ーラの処理過程を概略的に示しており、前回の演算条件
が“０”であり、現在の演算条件が“１”であるときの
両者の処理過程を比較するためのフローチャートであ
る。 【００３３】従来のプログラマブルコントローラでは、
図１６の各ステップ２０１，２０４，２０５，２０６，
２０２が行われる。これに対して、本実施形態のプログ
ラマブルコントローラでは、図５の各ステップ３４，３
５，３６のみが行われる。 【００３４】図９は、従来のプログラマブルコントロー
ラの処理過程と、本実施形態のプログラマブルコントロ
ーラの処理過程を概略的に示しており、前回の演算条件
が“１”であり、現在の演算条件が“０”であるときの
両者の処理過程を比較するためのフローチャートであ
る。 【００３５】従来のプログラマブルコントローラでは、
図１６の各ステップ２０１，２０２が行われる。これに
対して、本実施形態のプログラマブルコントローラで
は、図５の各ステップ３１，３３が行われる。 【００３６】図１０は、従来のプログラマブルコントロ
ーラの処理過程と、本実施形態のプログラマブルコント
ローラの処理過程を概略的に示しており、前回の演算条
件が“１”であり、現在の演算条件が“１”であるとき
の両者の処理過程を比較するためのフローチャートであ
る。 【００３７】従来のプログラマブルコントローラでは、
図１６の各ステップ２０１，２０４，２０５が行われ
る。これに対して、本実施形態のプログラマブルコント
ローラでは、図５のステップ３１のみが行われる。 【００３８】図９を除く、他の各図７、図８及び図１０
のいずれからも明らかな様に、本実施形態のプログラマ
ブルコントローラでは、従来のプログラマブルコントロ
ーラよりも処理過程が簡単化されている。 【００３９】一般に、１つの演算処理に着目すると、ラ
ダープログラムに対する数乃至数千回のスキャンに１回
程度、該演算処理に対応する命令コードが実行される。
このため、特に、命令コードを実行しないときに繰り返
される図７及び図１０において処理過程を短縮すること
は、無駄な処理時間を大幅に短縮することになる。 【００４０】また、本実施形態のプログラマブルコント
ローラでは、図１１に示す様に、ラダープログラムに対
応する命令コード群への命令コードの挿入や削除に際
し、命令コードの前に命令条件を挿入したり、削除する
だけで済むため、処理が簡単化 【００４１】され、処理時間も短くて済む。 【発明の効果】以上説明した様に、本発明のプログラマ
ブルコントローラによれば、命令コードに命令条件を付
加しており、命令コードに対応する実行条件に基づい
て、命令コードに付加された命令条件を書き換え、実行
条件及び命令条件に基づいて、命令コードを実行する。
この場合、ラダープログラムへのアクセスに伴い、命令
コードに付加された命令条件をアクセスすることになる
ので、命令条件をアクセスするために、格別のメモリや
メモリ領域にアクセスする必要がなくなる。これによっ
て、プログラマブルコントローラの処理が簡単化され、
処理時間が短くなる。また、ラダープログラムの変更を
容易に行うことができる。
【図面の簡単な説明】
【図１】本発明のプログラマブルコントローラの一実施
形態を概略的に示すブロック図である。 【図２】本実施例のプログラマブルコントローラにおけ
るラダープログラムに対応する命令コード群の１状態を
拡大して示す図である。 【図３】本実施例のプログラマブルコントローラにおけ
るラダープログラムに対応する命令コード群の他の状態
を拡大して示す図である。 【図４】本実施例のプログラマブルコントローラにおけ
るラダープログラムに対応する命令コード群の立ち上が
り検出領域に書き込まれる１命令条件を示す図である。 【図５】本実施例のプログラマブルコントローラにおけ
るラダープログラムに対応する命令コード群の立ち上が
り検出領域に書き込まれる他の命令条件を示す図であ
る。 【図６】本実施例のプログラマブルコントローラの処理
過程を示すフローチャートである。 【図７】従来のプログラマブルコントローラの処理過程
と、本実施形態のプログラマブルコントローラの処理過
程を概略的に示しており、前回の演算条件が“０”であ
り、現在の演算条件が“０”であるときの両者の処理過
程を比較するためのフローチャートである。 【図８】従来のプログラマブルコントローラの処理過程
と、本実施形態のプログラマブルコントローラの処理過
程を概略的に示しており、前回の演算条件が“０”であ
り、現在の演算条件が“１”であるときの両者の処理過
程を比較するためのフローチャートである。 【図９】従来のプログラマブルコントローラの処理過程
と、本実施形態のプログラマブルコントローラの処理過
程を概略的に示しており、前回の演算条件が“１”であ
り、現在の演算条件が“０”であるときの両者の処理過
程を比較するためのフローチャートである。 【図１０】従来のプログラマブルコントローラの処理過
程と、本実施形態のプログラマブルコントローラの処理
過程を概略的に示しており、前回の演算条件が“１”で
あり、現在の演算条件が“１”であるときの両者の処理
過程を比較するためのフローチャートである。 【図１１】本実施形態のプログラマブルコントローラに
おける実行コード格納メモリに対する命令コードの挿入
や削除の過程を説明するための図である。 【図１２】ラダープログラムによる演算過程を説明する
ための図である。 【図１３】（ａ）は演算条件の変化を説明するための図
であり、（ｂ）は演算条件の設定条件を説明するために
用いた図である。 【図１４】従来のプログラマブルコントローラの概略構
成を示すブロック図である。 【図１５】従来のプログラマブルコントローラにおけ
る、ラダープログラム格納メモリ、実行コード格納メモ
リ及び演算実行条件記憶メモリの関係を説明するための
図である。 【図１６】従来のプログラマブルコントローラの処理過
程を示すフローチャートである。 【図１７】従来のプログラマブルコントローラにおける
実行コード格納メモリに対する命令コードの挿入や削除
の過程を説明するための図である。 【符号の説明】 １１ 中央処理装置 １２ ラダープログラム格納メモリ １３ 実行コード格納メモリ ２１ ラダープログラム
形態を概略的に示すブロック図である。 【図２】本実施例のプログラマブルコントローラにおけ
るラダープログラムに対応する命令コード群の１状態を
拡大して示す図である。 【図３】本実施例のプログラマブルコントローラにおけ
るラダープログラムに対応する命令コード群の他の状態
を拡大して示す図である。 【図４】本実施例のプログラマブルコントローラにおけ
るラダープログラムに対応する命令コード群の立ち上が
り検出領域に書き込まれる１命令条件を示す図である。 【図５】本実施例のプログラマブルコントローラにおけ
るラダープログラムに対応する命令コード群の立ち上が
り検出領域に書き込まれる他の命令条件を示す図であ
る。 【図６】本実施例のプログラマブルコントローラの処理
過程を示すフローチャートである。 【図７】従来のプログラマブルコントローラの処理過程
と、本実施形態のプログラマブルコントローラの処理過
程を概略的に示しており、前回の演算条件が“０”であ
り、現在の演算条件が“０”であるときの両者の処理過
程を比較するためのフローチャートである。 【図８】従来のプログラマブルコントローラの処理過程
と、本実施形態のプログラマブルコントローラの処理過
程を概略的に示しており、前回の演算条件が“０”であ
り、現在の演算条件が“１”であるときの両者の処理過
程を比較するためのフローチャートである。 【図９】従来のプログラマブルコントローラの処理過程
と、本実施形態のプログラマブルコントローラの処理過
程を概略的に示しており、前回の演算条件が“１”であ
り、現在の演算条件が“０”であるときの両者の処理過
程を比較するためのフローチャートである。 【図１０】従来のプログラマブルコントローラの処理過
程と、本実施形態のプログラマブルコントローラの処理
過程を概略的に示しており、前回の演算条件が“１”で
あり、現在の演算条件が“１”であるときの両者の処理
過程を比較するためのフローチャートである。 【図１１】本実施形態のプログラマブルコントローラに
おける実行コード格納メモリに対する命令コードの挿入
や削除の過程を説明するための図である。 【図１２】ラダープログラムによる演算過程を説明する
ための図である。 【図１３】（ａ）は演算条件の変化を説明するための図
であり、（ｂ）は演算条件の設定条件を説明するために
用いた図である。 【図１４】従来のプログラマブルコントローラの概略構
成を示すブロック図である。 【図１５】従来のプログラマブルコントローラにおけ
る、ラダープログラム格納メモリ、実行コード格納メモ
リ及び演算実行条件記憶メモリの関係を説明するための
図である。 【図１６】従来のプログラマブルコントローラの処理過
程を示すフローチャートである。 【図１７】従来のプログラマブルコントローラにおける
実行コード格納メモリに対する命令コードの挿入や削除
の過程を説明するための図である。 【符号の説明】 １１ 中央処理装置 １２ ラダープログラム格納メモリ １３ 実行コード格納メモリ ２１ ラダープログラム
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−111704（ＪＰ，Ａ)
特開 平９−44214（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05B 19/05
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ラダープログラムが格納されたラダープ
ログラム格納メモリと、 該ラダープログラムに対応する命令コード群が格納され
た実行コード格納メモリと、 該ラダープログラム格納メモリおよび該実行コード格納
メモリをアクセスしつつ、各演算処理を実行するＣＰＵ
とを備え、 該命令コード群は、複数の命令コードを順次配列したも
のであり、 該複数の命令コードのそれぞれには命令条件制御処理が
配置されており、 該命令条件制御処理の先頭には立ち上がり検出領域が配
置されており、 該ＣＰＵは、該命令コード群に含まれる特定の命令コー
ドをスキャンした場合において、該特定の命令コードに
対応する演算条件が”０”であり、かつ、該立ち上がり
検出領域に書き込まれている命令条件が所定の第１の命
令条件であると判定した場合には、該立ち上がり検出領
域の内容を所定の第２の命令条件に更新した後に、該特
定の命令コードを実行することなく終了し、 該ＣＰＵは、該特定の命令コードをスキャンした場合に
おいて、該特定の命令コードに対応する演算条件が”
１”であり、かつ、該立ち上がり検出領域に書き込まれ
ている命令条件が該所定の第２の命令条件であると判定
した場合には、該立ち上がり検出領域の内容を該所定の
第１の命令条件に更新した後に、該特定の命令コードを
実行する、プログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13086598A JP3494350B2 (ja) | 1998-05-13 | 1998-05-13 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13086598A JP3494350B2 (ja) | 1998-05-13 | 1998-05-13 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11327611A JPH11327611A (ja) | 1999-11-26 |
| JP3494350B2 true JP3494350B2 (ja) | 2004-02-09 |
Family
ID=15044517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13086598A Expired - Fee Related JP3494350B2 (ja) | 1998-05-13 | 1998-05-13 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3494350B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7272453B2 (en) | 2004-11-30 | 2007-09-18 | Air Products And Chemicals, Inc. | Method and apparatus for utilizing a sequence interpreter approach to control logic of a programmable logic controller |
-
1998
- 1998-05-13 JP JP13086598A patent/JP3494350B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11327611A (ja) | 1999-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61275795A (ja) | 文書処理装置 | |
| JP3494350B2 (ja) | プログラマブルコントローラ | |
| US5148531A (en) | System for executing a conditional statement without reading program data part that does not satisfy the conditional clause | |
| JPH09160611A (ja) | プログラマブルコントローラ | |
| JPH0954694A (ja) | パイプラインプロセッサおよびその処理方法 | |
| JP3428253B2 (ja) | シーケンサ | |
| JPS60169906A (ja) | プログラマブルコントロ−ラ | |
| JP3705263B2 (ja) | シーケンサ | |
| JP2749180B2 (ja) | 文字消去方法 | |
| JPS6140605A (ja) | プログラマブルコントロ−ラ | |
| JP2650803B2 (ja) | フルスクリーンエディタ制御処理装置 | |
| JPH0449421A (ja) | ファイル編集方式 | |
| JP2601533B2 (ja) | データ処理装置 | |
| JPH02257282A (ja) | 作表処理装置 | |
| JPS5927303A (ja) | プログラム修正装置 | |
| JPS5849897B2 (ja) | プログラム制御装置 | |
| JPH09134209A (ja) | プログラマブルコントローラにおける入出力処理値トレース方法およびプログラマブルコントローラ | |
| JPH0772918A (ja) | 数値制御装置 | |
| JPH0375942A (ja) | ファイルの編集履歴制御方式 | |
| JPH06168079A (ja) | データバックアップシステム | |
| JPS62196745A (ja) | レジスタ書込み方式 | |
| JPS58149506A (ja) | シ−ケンス制御装置 | |
| JPH06242770A (ja) | 表示画面制御装置 | |
| JPH0540685A (ja) | アドレスデコーダ | |
| JPS61206039A (ja) | コンピユ−タのプログラミング実行方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031105 |
|
| LAPS | Cancellation because of no payment of annual fees |