JPH0444766B2 - - Google Patents
Info
- Publication number
- JPH0444766B2 JPH0444766B2 JP59025890A JP2589084A JPH0444766B2 JP H0444766 B2 JPH0444766 B2 JP H0444766B2 JP 59025890 A JP59025890 A JP 59025890A JP 2589084 A JP2589084 A JP 2589084A JP H0444766 B2 JPH0444766 B2 JP H0444766B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- section
- input
- output
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006870 function Effects 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1154—Reading repeatedly input state, try again
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、マイクロプロセツサを有し、シーケ
ンス制御を行うプログラマブルコントローラの出
力処理に関するものである。
ンス制御を行うプログラマブルコントローラの出
力処理に関するものである。
＜従来技術＞
従来のプログラマブルコントローラの構成例を
第１図に示す。
第１図に示す。
プログラムコントローラは主演算部１と入出力
部２より構成され、入出力バス３に接続される。
部２より構成され、入出力バス３に接続される。
主演算部１は、シーケンス処理のためのシーケ
ンス制御プログラム及び関連するデータ等が格納
されているメモリ部１１、マイクロプロセツサを
有しメモリ部１１に格納されているシーケンス制
御プログラムの読み出し及び解読を行い演算を実
行する論理演算部１２、入出力バス３を介して入
出力部２を制御する入出力制御部１３よりなる。
ンス制御プログラム及び関連するデータ等が格納
されているメモリ部１１、マイクロプロセツサを
有しメモリ部１１に格納されているシーケンス制
御プログラムの読み出し及び解読を行い演算を実
行する論理演算部１２、入出力バス３を介して入
出力部２を制御する入出力制御部１３よりなる。
入出力部２は、複数のデータ入力モジユール２
１、複数のデータ出力モジユール２２を備えてい
る。各入力モジユール２１は、制御対象から入力
されるデータを保持し、リミツトスイツチ、押し
ボタン、リレー等に接続される。各出力モジユー
ル２２は、入出力制御部から与えられるデータを
保持し、このデータを制御対象に供給し、電磁開
閉器、ソレノイドバルブ、ランプ等に接続され
る。
１、複数のデータ出力モジユール２２を備えてい
る。各入力モジユール２１は、制御対象から入力
されるデータを保持し、リミツトスイツチ、押し
ボタン、リレー等に接続される。各出力モジユー
ル２２は、入出力制御部から与えられるデータを
保持し、このデータを制御対象に供給し、電磁開
閉器、ソレノイドバルブ、ランプ等に接続され
る。
このように構成されたプログラマブルコントロ
ーラの動作を説明する。
ーラの動作を説明する。
第２図にシーケンスプログラムの（ｎ）ステツ
プと（ｎ＋１）ステツプを示す。シーケンスプロ
グラムのステツプは、入力読み込みフエーズIn、
プログラム実行フエーズPn、出力更新フエーズ
Onよりなる。
プと（ｎ＋１）ステツプを示す。シーケンスプロ
グラムのステツプは、入力読み込みフエーズIn、
プログラム実行フエーズPn、出力更新フエーズ
Onよりなる。
主演算部２の入出力制御部１３は、入力読み込
みフエーズInにおいて、入力モジユールからデー
タを読み込み、実行フエーズPnにおいて、メモ
リ部１１に格納されている入力データを参照しな
がらシーケンス制御演算を実行し、演算の結果得
られた出力データをメモリ部１１に格納し、出力
の更新フエーズOnにおいて、メモリ部１１に格
納された演算結果等を各出力モジユール２２へ出
力する。
みフエーズInにおいて、入力モジユールからデー
タを読み込み、実行フエーズPnにおいて、メモ
リ部１１に格納されている入力データを参照しな
がらシーケンス制御演算を実行し、演算の結果得
られた出力データをメモリ部１１に格納し、出力
の更新フエーズOnにおいて、メモリ部１１に格
納された演算結果等を各出力モジユール２２へ出
力する。
そして、（ｎ）ステツプの出力更新フエーズOn
が終了すると、次の（ｎ＋１）ステツプに進む。
が終了すると、次の（ｎ＋１）ステツプに進む。
このように、入出力部２は、主演算部１によつ
て制御される。
て制御される。
しかしながら、この従来のプログラムコントロ
ーラは、上記のシーケンスプログラムの更新フエ
ーズOnにおいて、該当の出力モジユール２２に
更新データを単にセツトするのみで、その更新デ
ータが正しく出力モジユール２２にセツトされた
かどうかの確認は行つていない。
ーラは、上記のシーケンスプログラムの更新フエ
ーズOnにおいて、該当の出力モジユール２２に
更新データを単にセツトするのみで、その更新デ
ータが正しく出力モジユール２２にセツトされた
かどうかの確認は行つていない。
このため、(1)該当の出力モジユール内の出力レ
ジスタが壊れている場合(2)入力モジユール及び出
力モジユールの故障により入出力バスの１部がク
ランプしている場合(3)入出力バスにノイズが侵入
し一瞬入出力バスが乱される場合等の事故の際、
誤つたデータを該当の出力モジユールにセツトす
ることになり、この状態は、その該当の出力モジ
ユールに、再度、更新データがセツトされるまで
継続され、その出力モジユールに接続される外部
出力機器が誤動作し、場合によつては、システム
ダウンを引き起こす等の問題点があつた。
ジスタが壊れている場合(2)入力モジユール及び出
力モジユールの故障により入出力バスの１部がク
ランプしている場合(3)入出力バスにノイズが侵入
し一瞬入出力バスが乱される場合等の事故の際、
誤つたデータを該当の出力モジユールにセツトす
ることになり、この状態は、その該当の出力モジ
ユールに、再度、更新データがセツトされるまで
継続され、その出力モジユールに接続される外部
出力機器が誤動作し、場合によつては、システム
ダウンを引き起こす等の問題点があつた。
＜発明の目的＞
本発明のプログラマブルコントローラは、上記
した事故が発生した場合でも、正しいデータが出
力モジユールにセツトされたかどうかを確認でき
るプログラマブルコントローラを提供することを
目的とする。
した事故が発生した場合でも、正しいデータが出
力モジユールにセツトされたかどうかを確認でき
るプログラマブルコントローラを提供することを
目的とする。
＜発明の構成＞
上記した目的を達成するための本発明のプログ
ラマブルコントローラの構成は、 シーケンス処理のためのシーケンス制御プログ
ラム及び関連するデータ等が格納される第１のメ
モリ部、マイクロプロセツサを有し前記第１のメ
モリ部に格納されているシーケンス制御プログム
の読み出し及び解読を行い演算を実行する論理演
算部及び後述する入出力部を制御する入出力制御
部からなる主演算部と、前記主演算部と入出力バ
スを介して接続されるとともに前記論理演算部か
らの指令に従つて動作し、制御対象から入力され
るデータを保持する入力モジユール及び前記入出
力制御部から与えられるデータを保持する出力モ
ジユールからなる入出力部とを具備するプログラ
マコントローラであつて、 前記入出力制御部に、データバツフア部を含む
第２のメモリ部と、この第２のメモリ部を制御す
るコントローラとを設け、 前記論理演算部に、前記入出力制御部に入力デ
ータの読み取りを指定する機能と、この指令の実
行によつて前記第２のメモリ部に用意された入力
データを参照してシーケンス制御用の演算を行
い、演算の結果得られる出力データを前記第１の
メモリ部に格納する機能と、この機能によつて前
記第１のメモリ部に格納されたデータを、それが
与えられる出力モジユールのアドレス及び読み返
し指定情報と組にして前記データバツフア部に格
納し、前記入出力制御部にデータ出力指令を与え
る機能と、前記第１のメモリ部に書き込まれたエ
ラー情報に従つてシーケンス制御プログラムの実
行を中止するとともにエラーを表示する機能とを
設定し、 前記コントローラに、前記論理演算部の指令に
従つて前記入出力部の入力モジユールのデータを
読み取つて前記第２のメモリ部に格納する機能
と、前記論理演算部の指令に従つて、前記データ
バツフア部のデータを、それと組になつているア
ドレスが指定する出力モジユールに与えられると
ともに、そのデータと組になつているアドレス及
び読み返し指定情報に従つて当該出力モジユール
のデータを読み返し、前記データバツフア部中の
今与えたデータとの一致を調べ、不一致の時は前
記データバツフア部のデータを当該出力モジユー
ルに書き込み、この読み返し動作及び書き込み動
作を所定の回数繰り返しても不一致が続くときは
前記第１のメモリ部にエラー情報を書き込む機能
とを設定する ことを特徴とするプログラマブルコントローラで
ある。
ラマブルコントローラの構成は、 シーケンス処理のためのシーケンス制御プログ
ラム及び関連するデータ等が格納される第１のメ
モリ部、マイクロプロセツサを有し前記第１のメ
モリ部に格納されているシーケンス制御プログム
の読み出し及び解読を行い演算を実行する論理演
算部及び後述する入出力部を制御する入出力制御
部からなる主演算部と、前記主演算部と入出力バ
スを介して接続されるとともに前記論理演算部か
らの指令に従つて動作し、制御対象から入力され
るデータを保持する入力モジユール及び前記入出
力制御部から与えられるデータを保持する出力モ
ジユールからなる入出力部とを具備するプログラ
マコントローラであつて、 前記入出力制御部に、データバツフア部を含む
第２のメモリ部と、この第２のメモリ部を制御す
るコントローラとを設け、 前記論理演算部に、前記入出力制御部に入力デ
ータの読み取りを指定する機能と、この指令の実
行によつて前記第２のメモリ部に用意された入力
データを参照してシーケンス制御用の演算を行
い、演算の結果得られる出力データを前記第１の
メモリ部に格納する機能と、この機能によつて前
記第１のメモリ部に格納されたデータを、それが
与えられる出力モジユールのアドレス及び読み返
し指定情報と組にして前記データバツフア部に格
納し、前記入出力制御部にデータ出力指令を与え
る機能と、前記第１のメモリ部に書き込まれたエ
ラー情報に従つてシーケンス制御プログラムの実
行を中止するとともにエラーを表示する機能とを
設定し、 前記コントローラに、前記論理演算部の指令に
従つて前記入出力部の入力モジユールのデータを
読み取つて前記第２のメモリ部に格納する機能
と、前記論理演算部の指令に従つて、前記データ
バツフア部のデータを、それと組になつているア
ドレスが指定する出力モジユールに与えられると
ともに、そのデータと組になつているアドレス及
び読み返し指定情報に従つて当該出力モジユール
のデータを読み返し、前記データバツフア部中の
今与えたデータとの一致を調べ、不一致の時は前
記データバツフア部のデータを当該出力モジユー
ルに書き込み、この読み返し動作及び書き込み動
作を所定の回数繰り返しても不一致が続くときは
前記第１のメモリ部にエラー情報を書き込む機能
とを設定する ことを特徴とするプログラマブルコントローラで
ある。
＜実施例＞
第３図に本発明の実施例を示す。
第３図において、第１図と同じ符号のものはそ
の機能と同じであるので説明を省略する。
の機能と同じであるので説明を省略する。
本発明の構成上の特徴は、主演算部１の入出力
制御部１３内に、第２のメモリ部１３１とコント
ローラ１３２を設けた点にある。
制御部１３内に、第２のメモリ部１３１とコント
ローラ１３２を設けた点にある。
第２のメモリ部１３１内には更にライトバツフ
アＢが設けられる。
アＢが設けられる。
コントローラ１３２は、入出力部２に対して、
入出力起動をかけるものである。コントローラ１
３２からは、また、各出力モジユール２２内の出
力レジスタの値を、入出力バス３を介して読み返
しできるようにもなつている。
入出力起動をかけるものである。コントローラ１
３２からは、また、各出力モジユール２２内の出
力レジスタの値を、入出力バス３を介して読み返
しできるようにもなつている。
また、従来のプログラマブルコントローラと同
様に、入出力制御部１３は、メモリ部１１及び、
論理演算部１２と内部バスで接続されている。
様に、入出力制御部１３は、メモリ部１１及び、
論理演算部１２と内部バスで接続されている。
このように構成された本発明のプログラマブル
コントローラの動作を、従来例と同様に、シーケ
ンスプログラムの入力読み込みフエーズIn、実行
フエーズPn、出力更新フエーズOnの各フエーズ
について説明する。
コントローラの動作を、従来例と同様に、シーケ
ンスプログラムの入力読み込みフエーズIn、実行
フエーズPn、出力更新フエーズOnの各フエーズ
について説明する。
入力読み込みフエーズInでは、各入力モジユー
ル２１から入力データを第２のメモリ部１３１に
読み込む。
ル２１から入力データを第２のメモリ部１３１に
読み込む。
実行フエーズPnでは、第２のメモリ部１３１
にセツトされている入力データを参照しながらシ
ーケンス制御演算を実行し、その結果をメモリ部
１１へ格納する。次に、演算結果をメモリ部１１
より読み出し、第２のメモリ部１３１のライトバ
ツフアＢに、出力モジユール２２のアドレス、及
び読み返し指定情報とともに格納する。そして、
入出力制御部１３内のコントローラ１３２に出力
起動をかける。
にセツトされている入力データを参照しながらシ
ーケンス制御演算を実行し、その結果をメモリ部
１１へ格納する。次に、演算結果をメモリ部１１
より読み出し、第２のメモリ部１３１のライトバ
ツフアＢに、出力モジユール２２のアドレス、及
び読み返し指定情報とともに格納する。そして、
入出力制御部１３内のコントローラ１３２に出力
起動をかける。
出力の更新フエーズOnにおいて、入出力制御
部１３は、第２のメモリ部１３１内のライトバツ
フアＢ中の一連の情報を出力モジユール２２へ出
力する。
部１３は、第２のメモリ部１３１内のライトバツ
フアＢ中の一連の情報を出力モジユール２２へ出
力する。
ここで、第４図ａ，ｂにライトバツフアＢの構
成図、第５図に出力動作のフローチヤートを示
し、その動作を詳しく説明する。
成図、第５図に出力動作のフローチヤートを示
し、その動作を詳しく説明する。
尚、この動作は、コントローラ１３２内に組み
込まれているマイクロプログラム等によつて行わ
れる。
込まれているマイクロプログラム等によつて行わ
れる。
ライトバツフアＢは、出力モジユール２２を指
定するライトアドレスai及びライトデータdiの組
み合せの複数組を記憶する記憶領域により構成さ
れる。また、ライトアドレスの頭部分には読み返
し指定情報RBBが割り付けられており、RBB＝
０の時、読み返し非実行、RBB＝１のとき、読
み返し実行と規約されている。
定するライトアドレスai及びライトデータdiの組
み合せの複数組を記憶する記憶領域により構成さ
れる。また、ライトアドレスの頭部分には読み返
し指定情報RBBが割り付けられており、RBB＝
０の時、読み返し非実行、RBB＝１のとき、読
み返し実行と規約されている。
出力動作において、メモリ部１１から出力モジ
ユール２２へのデータをライトバツフアＢに格納
する際、始めに、ｉ＝１、RTY＝０をセツトす
る。RTYは、リトライカウンタで、該当出力モ
ジユール２２への書き込み動作の再試行回数を保
持するものである。
ユール２２へのデータをライトバツフアＢに格納
する際、始めに、ｉ＝１、RTY＝０をセツトす
る。RTYは、リトライカウンタで、該当出力モ
ジユール２２への書き込み動作の再試行回数を保
持するものである。
次に、aiをアドレスレジスタDRにセツト、di
をライトデータレジスタWDRにセツトし、アド
レスレジスタADRの値によつて選択された出力
モジユール２２に書き込み（ライト）動作を実行
する。
をライトデータレジスタWDRにセツトし、アド
レスレジスタADRの値によつて選択された出力
モジユール２２に書き込み（ライト）動作を実行
する。
この際、ライトアドレスaiの読み返し指定情報
RBB＝１のとき、即ち、読み返し指定がある場
合は、読み返し動作を実行し、これによつて該当
出力モジユール２１にセツトされた値が読み返し
データdriとして入出力制御部１３に読み込まれ
る。尚、読み返し動作を実行する場合、アドレス
レジスタADRには既にその該当出力モジユール
２１のアドレス情報がセツトされているため、改
めてアドレスをセツトする必要はない。
RBB＝１のとき、即ち、読み返し指定がある場
合は、読み返し動作を実行し、これによつて該当
出力モジユール２１にセツトされた値が読み返し
データdriとして入出力制御部１３に読み込まれ
る。尚、読み返し動作を実行する場合、アドレス
レジスタADRには既にその該当出力モジユール
２１のアドレス情報がセツトされているため、改
めてアドレスをセツトする必要はない。
読み返しデータdriと書き込みデータdiのデー
タが一致した場合（dri＝di）、ｉ＋１、RTY＝
０として次の出力モジユール２１へ進み、同様の
手順で動作を行う。
タが一致した場合（dri＝di）、ｉ＋１、RTY＝
０として次の出力モジユール２１へ進み、同様の
手順で動作を行う。
読み返しデータdriと書き込みデータdiが不一
致の場合（dri≠di）、書き込み動作の回数（リト
ライ回数）RTYを１回追加し、再び、書き込み
データを出力モジユール２１に書き込む。そし
て、読み返し指定情報RBB＝１であることによ
り、読み返しデータdriと書き込みデータdrとを
再び、照合チエツクする。
致の場合（dri≠di）、書き込み動作の回数（リト
ライ回数）RTYを１回追加し、再び、書き込み
データを出力モジユール２１に書き込む。そし
て、読み返し指定情報RBB＝１であることによ
り、読み返しデータdriと書き込みデータdrとを
再び、照合チエツクする。
ある一定回数（リトライ定数Ｋ）書き込み動作
を繰り返し実行してもデータ不一致の場合は、読
み返しエラー（リードバツクエラー）として、出
力部への出力動作を打ち切る。また、論理演算部
１２では、入出力制御部１３でエラーが検出され
た時、エラー情報をメモリ部１１に格納し、シー
ケンス制御は動作を停止し、エラーを表示する。
を繰り返し実行してもデータ不一致の場合は、読
み返しエラー（リードバツクエラー）として、出
力部への出力動作を打ち切る。また、論理演算部
１２では、入出力制御部１３でエラーが検出され
た時、エラー情報をメモリ部１１に格納し、シー
ケンス制御は動作を停止し、エラーを表示する。
読み返し指定情報RBB＝０の場合は、そのま
ま、書き込み動作を繰り返す。
ま、書き込み動作を繰り返す。
以上のように、入出力制御部１３より入出力バ
ス３を介して出力モジユール２１へデータを書き
込み、読み返し指定情報により、データを読み返
して書き込みデータと読み返しデータとを照合チ
エツクし、データが不一致の場合は、再びデータ
を書き込み、また、読み返しの回数が一定の回数
に達したら、エラー情報を出力する。
ス３を介して出力モジユール２１へデータを書き
込み、読み返し指定情報により、データを読み返
して書き込みデータと読み返しデータとを照合チ
エツクし、データが不一致の場合は、再びデータ
を書き込み、また、読み返しの回数が一定の回数
に達したら、エラー情報を出力する。
＜発明の効果＞
以上述べたように、本発明は、書き込みデータ
と読み返しデータの照合チエツクを行うので、出
力モジユールが壊れている場合、入出力バスの一
部がクランプしている場合、誤つたデータが該当
の出力モジユールにセツトされた場合でも再度正
しいデータをセツト、あるいは、エラー情報を出
力することができ、外部出力機器の誤動作等を防
ぐことができる。
と読み返しデータの照合チエツクを行うので、出
力モジユールが壊れている場合、入出力バスの一
部がクランプしている場合、誤つたデータが該当
の出力モジユールにセツトされた場合でも再度正
しいデータをセツト、あるいは、エラー情報を出
力することができ、外部出力機器の誤動作等を防
ぐことができる。
第１図は、従来のプログラマブルコントローラ
のブロツク図、第２図は、シーケンスプログラム
実行のタイムチヤート、第３図は、本発明の実施
例によるプログラマブルコントローラのブロツク
図、第４図ａ，ｂは、第２のメモリ部１１内のラ
イトバツフアＢの構成図、第５図は、本発明の実
施例によるプログラマブルコントローラの動作を
説明するフローチヤート。 １……主演算部、２……入出力部、３……入出
力バス、１１……メモリ部、１２……論理演算
部、１３……入出力制御部、１３１……第２のメ
モリ部、１３２……コントローラ。
のブロツク図、第２図は、シーケンスプログラム
実行のタイムチヤート、第３図は、本発明の実施
例によるプログラマブルコントローラのブロツク
図、第４図ａ，ｂは、第２のメモリ部１１内のラ
イトバツフアＢの構成図、第５図は、本発明の実
施例によるプログラマブルコントローラの動作を
説明するフローチヤート。 １……主演算部、２……入出力部、３……入出
力バス、１１……メモリ部、１２……論理演算
部、１３……入出力制御部、１３１……第２のメ
モリ部、１３２……コントローラ。
Claims (1)
- 【特許請求の範囲】 １ シーケンス処理のためのシーケンス制御プロ
グラム及び関連するデータ等が格納される第１の
メモリ部、マイクロプロセツサを有し前記第１の
メモリ部に格納されているシーケンス制御プログ
ラムの読み出し及び解読を行い演算を実行する論
理演算部及び後述する入出力部を制御する入出力
制御部からなる主演算部と、前記主演算部と入出
力バスを介して接続されるとともに前記論理演算
部からの指令に従つて動作し、制御対象から入力
されるデータを保持する入力モジユール及び前記
入出力制御部から与えられるデータを保持する出
力モジユールからなる入出力部とを具備するプロ
グラマブルコントローラであつて、 前記入出力制御部に、データバツフア部を含む
第２のメモリ部と、この第２のメモリ部を制御す
るコントローラとを設け、 前記論理演算部に、前記入出力制御部に入力デ
ータの読み取りを指定する機能と、この指令の実
行によつて前記第２のメモリ部に用意された入力
データを参照してシーケンス制御用の演算を行
い、演算の結果得られる出力データを前記第１の
メモリ部に格納する機能と、この機能によつて前
記第１のメモリ部に格納されたデータを、それが
与えられる出力モジユールのアドレス及び読み返
し指定情報と組にして前記データバツフア部に格
納し、前記入出力制御部にデータ出力指令を与え
る機能と、前記第１のメモリ部に書き込まれたエ
ラー情報に従つてシーケンス制御プログラムの実
行を中止するとともにエラーを表示する機能とを
設定し、 前記コントローラに、前記論理演算部の指令に
従つて前記入出力部の入力モジユールのデータを
読み取つて前記第２のメモリ部に格納する機能
と、前記論理演算部の指令に従つて、前記データ
バツフア部のデータを、それと組になつているア
ドレスが指定する出力モジユールに与えるととも
に、そのデータと組になつているアドレス及び読
み返し指定情報に従つて当該出力モジユールのデ
ータを読み返し、前記データバツフア部中の今与
えたデータとの一致を調べ、不一致の時は前記デ
ータバツフア部のデータを当該出力モジユールに
書き込み、この読み返し動作及び書き込み動作を
所定の回数繰り返しても不一致が続くときは前記
第１のメモリ部にエラー情報を書き込む機能とを
設定する ことを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59025890A JPS60169906A (ja) | 1984-02-14 | 1984-02-14 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59025890A JPS60169906A (ja) | 1984-02-14 | 1984-02-14 | プログラマブルコントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60169906A JPS60169906A (ja) | 1985-09-03 |
| JPH0444766B2 true JPH0444766B2 (ja) | 1992-07-22 |
Family
ID=12178382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59025890A Granted JPS60169906A (ja) | 1984-02-14 | 1984-02-14 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169906A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261704A (ja) * | 1988-04-13 | 1989-10-18 | Yaskawa Electric Mfg Co Ltd | プログラマブルコントローラ |
| DE102004055971B8 (de) * | 2004-11-19 | 2012-06-21 | Kw-Software Gmbh | Verfahren und Vorrichtung zur sicheren Parametierung gemäß IEC 61508 SIL 1 bis 3 oder EN 954-1 Kategorie 1 bis 4 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5657169A (en) * | 1979-10-16 | 1981-05-19 | Matsushita Electric Works Ltd | Programmable sequencer |
-
1984
- 1984-02-14 JP JP59025890A patent/JPS60169906A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5657169A (en) * | 1979-10-16 | 1981-05-19 | Matsushita Electric Works Ltd | Programmable sequencer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60169906A (ja) | 1985-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0444766B2 (ja) | ||
| US4985826A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| US5146458A (en) | Data transfer checking system | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP3335728B2 (ja) | プログラマブルコントローラ | |
| JPS6053330B2 (ja) | プログラム書き込み方式 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPH1027153A (ja) | バス転送装置 | |
| JP2850377B2 (ja) | マイクロコンピュータ | |
| JPS59218555A (ja) | マイクロプログラム制御装置 | |
| JPH0630056B2 (ja) | 信号処理装置 | |
| JPH0547842B2 (ja) | ||
| JPH0120778B2 (ja) | ||
| JPH03211619A (ja) | データ処理装置 | |
| JPH02284248A (ja) | メモリ内容チェック方法 | |
| JPS61105606A (ja) | シーケンスコントローラ | |
| JPH0198036A (ja) | プログラムデバツク方式 | |
| JPS6167139A (ja) | コンピユ−タに使用する記憶媒体 | |
| JPS623471A (ja) | 磁気デイスク制御装置 | |
| JPH04181437A (ja) | プログラマブルコントローラのプログラミング装置 | |
| JPS62189544A (ja) | 情報処理装置 | |
| JPH04111631U (ja) | マイクロコンピユータのプログラム評価装置 | |
| JPH0756637B2 (ja) | 演算処理装置 | |
| JPH0332823B2 (ja) |