JPS6167139A - コンピユ−タに使用する記憶媒体 - Google Patents

コンピユ−タに使用する記憶媒体

Info

Publication number
JPS6167139A
JPS6167139A JP18740884A JP18740884A JPS6167139A JP S6167139 A JPS6167139 A JP S6167139A JP 18740884 A JP18740884 A JP 18740884A JP 18740884 A JP18740884 A JP 18740884A JP S6167139 A JPS6167139 A JP S6167139A
Authority
JP
Japan
Prior art keywords
instruction
cpu
instruction decode
decode data
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18740884A
Other languages
English (en)
Inventor
Kenju Ueno
上野 健樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sord Computer Corp
Original Assignee
Sord Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sord Computer Corp filed Critical Sord Computer Corp
Priority to JP18740884A priority Critical patent/JPS6167139A/ja
Publication of JPS6167139A publication Critical patent/JPS6167139A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、コンピュータに関するものである。
(発明の背景) コンビ1−タは大型コンピュータがらミニコンビエータ
、マイクロコンピュータへと小型化されるに伴ない、多
くの業種の分野に渡って普及し、数多くのプログラムが
開発され販売されている。
ところで、コンピュータを構成する中央処理装置には命
令言語の異なるamの種類があり、コンピュータに使用
できるプログラムは中央処理装置の固有の命令言語と同
一の命令言語で作成されたプログラムしか使用できない
さらに、各コンビエータメーカーは種々なる中央処理装
置を用いてコンビエータを製造し販売を行なっているの
で、供給するプログラムも各々の中央処理装置の命令言
語について作成しなければならない不経■斉なものであ
った。
−カ、コンビよ一タのl要者にとっても購入したコンピ
ュータの命令言語と同一の命令言語で作成されたプログ
ラムしか使用できないのでソフトウェアの使用範囲は狭
いものであった。
また、コンピュータの応用分野が益々拡大すると共に、
多(の7プリケーシ5ンプログラムが販売されるにした
がって、命令M語の異なるプログラムの必要が度々生じ
、この場合は新たに使用するプログラムと同一命令言語
の中央処理装置で構成されたコンピュータを導入しなけ
ればならなかった。
加うるに、複雑で高度な情報処理を行なうコンピュータ
が望まれている今日、機能を増した命令言語の異なる中
央処理装置が次々と開発され、コンピュータ市場は、異
なる命令言語のハードウェア(コンピュータ)とソフト
ウェアで混沌としている。
このような現況において、異なる種々の命令語で作成さ
れたプログラムの実行を打なうことができる命令言語に
ついての汎用性を有するコンピュータの開発が望まれる
本願特許出願人は、すでに、命令言語についで汎用性を
有し、異なる命令言語で作成されたプログラムを実行す
ることができるシステムコンピュータを開発し、本願特
許出願と同日に提出の特許願(1)として提供した。
このシステムコンピュータは、プログラムの命令語を解
読する中央処理装置の命令デコードコントローラに命令
語について汎用性を持たせるべく、命令デフード用記憶
装置に命令語の解読に用いられる命令デコードデータを
記憶することによって、命令デコード用記憶装置を、命
令デコードデータに基づく命令語で作成されたプログラ
ムを解読する命令デフードフントa−ラとして作動させ
るようにしたものである。
したがって、このシステムコンビエータは与えられる命
令デコードデータに基づく命令語を解読し実行するコン
ピュータとして作動し、命令語について汎用性を有する
(発明の目的) 本発明はこのような事情により発明されたものでその目
的とする処は、異なる命令言語で作成された種々なるオ
ペレーティングシステムプログラム、アプリケーション
プログラム等の適宜なシステムプログラムを前記システ
ムコンビエータ又は同効機能を有するコンピュータに実
行させることができる極めて有効、適切な記憶媒体を提
供する事にある。
(実施例) tJ41図は本発明の一実施例の記憶媒体1の正面図で
ある。第2図は記憶媒体1の内容を図解的に示すもので
、中央処理装置(以下CPUと略称する)の名称を記憶
したCPUの名称記憶領域2と、命令デコードデータを
記憶した命令デコードデータ記憶領域3と、命令デコー
ドデータ記憶領域3に記憶された命令デコードデータに
基づく命令言語でIF成されシステムプログラムを記憶
したシステムプログラム記′lt領域4とを有し構成さ
れる。
記憶媒体1は磁気テープ、ICメモリーfROM)、磁
気ディスク等の適宜なものを用いることができ、図示例
ではフレキシブル磁気ディスク(以下FDと略称する)
5を例示した。
犬にFD5を使用するシステムコンビエータAの一例に
ついて説明すると、 第3図はシステムコンピュータAのブロック図である。
主たる中央処理装置(以下M−CPUと略称する)6の
外部アドレス・データバス(以下外部バスと略称する)
7にブーFROM(BOOTROM)8、キーボード(
KB)9、FD5のFDインク7二−ス(FD  I/
F)10、FDのドライブ装置tf以下FDDと略称す
る)10゛、表示装置(以下CRTと略称する)11、
主記憶装置!(RAM)12が接続される。さらに外部
バス7には従たる中央処理装ff1(以下P−CPUと
略称する)13、ライトコントローラ14が接続されろ
通常、FD5に記憶されたプログラムを実行するには、
FD5がFDDIO’にセットされるとブー)ROM8
に記憶されたブートプログラムによって、FD5のプロ
グラムが主記憶波flHRAM)12に転送され、M−
CPU6はこのプログラムを解読して実行する。但し、
この場合はM−CPU6の命令言語とFD5のプログラ
ムの命令言語゛が同一でなければならない。
M−CPU6の命令言語と異なる命令言語のプログラム
の実行はP−CPU 13で行なう。
ttS4図はP−CPU 13のh1成を示すブロック
図である。P−CPU 13は内部バス15に接続され
たアドレスバスバッファ16、プログラムカウンタ(P
C)17、スタックポインタ(SP)18.6個のレノ
スタ(1,2,3,4,5,6)からなる汎用レノスタ
17°、アキュムレータ(A)18、ALU19.7ラ
グ20、データバスバッフT21.6+デコードコント
ローラ22と、命令デフードコントローラ22に接続さ
れたライトデータバフ7ア23と、タイミングコントロ
ール回路24から構成される。
命令デコードコントローラ22は、揮発性の命令デコー
ド用記憶装置(RAM)25に命令語の解読に用いる命
令デコードデータが書き込まれることによって成立する
さらにシステムコンビエータAの構成をより具体的に説
明すると、M−CPU6は後述の第5図に示すブートプ
ログラムの一部の動作プログラムを実行することによっ
てP−CPU 13の命令デコー・ド用記憶装置25に
FD5の命令デコードデータを書き込む手段として働(
ものである、命令デコードデータはM−CPU 6によ
ってライトコントローラ14を介してライトデークバス
26によりP−CPU 13に送られる。
第5図は本発明のFD5をシステムフンピユータAに使
用する場合の具体的な動作を示す流れ図である。
犬に図面を参照してその動乍を説明する。電源が投入さ
れるとステップS1においてM−CPU6はブー) R
OM8のブートプログラムによって、CRTIIに、F
D5をFDDIO’にセットする旨を促す表示をする。
オペレータはCRTllの表示によってFD5をFDD
IO’にセットすると、FDD 10’からFDインク
7エース10を介してFD5がセットされたことを示す
セット信号が発せられる。ステップS2においてM−C
PU6はFDDIO’からFD5のセット信号があるか
否かを判断する。
セット信号がなければCRTIIにFD5のセットを促
す旨の表示を再度表示し続ける。
FDDIO’からセット信号があるとステップS3に進
む。
ステップS3においてM−CPU6は、FD5のCPU
の名称記憶領域2に記jrILされたCPUの名称を読
み出す1次にステップS4において読み出されたCPU
の名称とM−CPU6の名称が同一か否か判断する。
CPUの名称が同一である範囲は、M−CPU6の命令
言語と同一の命令言語のCPUであれば同一と判断する
FD5から読み出されたCPUの名称がM−CPU6と
同一である場合はステップS5に進み、FD5のシステ
ムプログラム記ffi領域4に記憶されたシステムプロ
グラムを実行する。
FD5のCPtJの名称がM−CPU6と同一でない場
合は、M−CPU6はステップS6において、FD5の
命令デコードデータ記11領域3に記憶された命令デコ
ードデータを、P−CPU13の命令デフード用記憶装
置25に書き込む動作が次のように行なわれる。M−C
PU6はFD5の命令デフードデータを読み出し、ライ
トコントローラ14に送る。ライトコントローラ14に
送られた命令デフードデータはライトデータバッフ72
3を介して命令デコード用記憶装置25に書き込まれる
命令デコード用記憶装g125に命令デコードデータが
書き込まれることによって、命令デコード用記憶装置2
5は外部バス7からの命令語を解読し、コントロール信
号を出力する命令デコードコントローラ22として作動
する。
命令デフード用記憶装a 25に命令デコードデータの
書き込みが終わると、ステップS7に進む。
ステップS7においてM−CPU6は、システムコンピ
ュータAのプログラムの実行をM−CPU6からP−C
PU 13に切り換える。
ステップS7に於いてプログラムの実行がM−CPU6
からP−CPU 13に切り換えられると、P−C,P
U13はステップS5において、FD5のシステムプロ
グラム記憶s域4に記憶されたシステムプログラムの命
令言語を解読し実行を行なう。
よってシステムコンピュータAはM−CPU6の命令言
語とは異なる命令言語のプログラムを実行することにな
る。
したがって、異なる命令言語の種々なるシステムプログ
ラムを、システムプログラムの命令M 8mの命令デコ
ードデータと共に記憶させて記を媒体を構成すれば、異
なる命令言語の種々なるシステムプログラムを実行する
ことがでさる。
〈発明の効果) 本発明は上述の構成、作用より成るから異なる命令言語
で作成された種々なるプログラムでも実行させろことが
できる極めてli者な効果がある。
【図面の簡単な説明】
図は本発明の一実施例を例示的に示すもので、第1図は
記憶媒体正面図、第2図はその図解的説明図である。1
3図は本発明の記憶媒体を使用するコンビエータの一例
を示すブロック構成図、第4図は一部のブロック説明図
である。第5図は流れ図である。 1・・記憶媒体

Claims (1)

  1. 【特許請求の範囲】 命令語を解読するのに用いられる命令デコードデータを
    記憶することにより、命令デコードデータに基づいて解
    読される命令語で作成されたプログラムを実行するコン
    ピュータに使用するものであって、命令デコードデータ
    を記憶した命令デコードデータ記憶領域と、 システムプログラムを記憶したシステムプログラム記憶
    領域と を有する事を特徴とするコンピュータに使用する記憶媒
    体。
JP18740884A 1984-09-07 1984-09-07 コンピユ−タに使用する記憶媒体 Pending JPS6167139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18740884A JPS6167139A (ja) 1984-09-07 1984-09-07 コンピユ−タに使用する記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18740884A JPS6167139A (ja) 1984-09-07 1984-09-07 コンピユ−タに使用する記憶媒体

Publications (1)

Publication Number Publication Date
JPS6167139A true JPS6167139A (ja) 1986-04-07

Family

ID=16205508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18740884A Pending JPS6167139A (ja) 1984-09-07 1984-09-07 コンピユ−タに使用する記憶媒体

Country Status (1)

Country Link
JP (1) JPS6167139A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56149645A (en) * 1980-04-21 1981-11-19 Nec Corp Instruction word deciphering device of information processor
JPS58129673A (ja) * 1982-01-29 1983-08-02 Nec Corp デ−タ処理装置
JPS59116875A (ja) * 1982-12-23 1984-07-05 Fujitsu Ltd マルチプロセツサシステムにおけるipl方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56149645A (en) * 1980-04-21 1981-11-19 Nec Corp Instruction word deciphering device of information processor
JPS58129673A (ja) * 1982-01-29 1983-08-02 Nec Corp デ−タ処理装置
JPS59116875A (ja) * 1982-12-23 1984-07-05 Fujitsu Ltd マルチプロセツサシステムにおけるipl方法

Similar Documents

Publication Publication Date Title
JP3227542B2 (ja) 特定のコンピュータ・ハードウェア・アーキテクチャのために作成されたソフトウェアのバージョンの互換性を確保する装置および方法
JP3628373B2 (ja) 電力管理ユニット、コンピュータシステム、およびコンピュータシステムの電力管理ユニット内の複数個の構成レジスタをアクセスする方法
JPS6167139A (ja) コンピユ−タに使用する記憶媒体
JPS6329861A (ja) Ipl制御方式
JP3328686B2 (ja) プログラマブルコントローラ
JPS6167138A (ja) システムコンピユ−タ
JP3779758B2 (ja) 随時にホストコンピュータと接続してユーザプログラムを変更することができるシングルボードコンピュータ
JPS6330658B2 (ja)
JP3168845B2 (ja) ディジタル信号処理装置
JP3331357B2 (ja) プログラマブルコントローラ
JPS6048770B2 (ja) 情報処理方式
JP3024719B2 (ja) プログラマブルコントローラの演算処理方法
JP3010737B2 (ja) 情報処理装置のデータ退避復元方式
JPS63159905A (ja) プログラマブルコントロ−ラの入出力強制オン/オフ方式
JPH0256644A (ja) マイクロプロセッサ用デバッグ装置
JPH0426913Y2 (ja)
JPH0330029A (ja) 計算機の入出力シミュレーション装置
JPS62271143A (ja) コ−プロセツサ
JPH04319729A (ja) マイクロコンピュータ
JPH02183330A (ja) データ処理装置
JPS63228332A (ja) 命令実行制御方式
JPH0727466B2 (ja) サ−ビスプロセッサコマンド処理方式
JPH07113900B2 (ja) エミュレーション・チップ
JPH0594281A (ja) コンピユータシステム
JPH0477820A (ja) 端末装置におけるメモリ制御回路