JPS6167138A - システムコンピユ−タ - Google Patents
システムコンピユ−タInfo
- Publication number
- JPS6167138A JPS6167138A JP18740784A JP18740784A JPS6167138A JP S6167138 A JPS6167138 A JP S6167138A JP 18740784 A JP18740784 A JP 18740784A JP 18740784 A JP18740784 A JP 18740784A JP S6167138 A JPS6167138 A JP S6167138A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- cpu
- decoding
- central processing
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、コンピュータに関するものである。
（発明の背景）
コンビエータは大型コンピュータからミニコンビエータ
、マイクロコンビエータへと小型化されるに伴ない、多
くの業種の分野ｌこ渡って普及し、数多くのプログラム
が闇５１！され販売されている。
、マイクロコンビエータへと小型化されるに伴ない、多
くの業種の分野ｌこ渡って普及し、数多くのプログラム
が闇５１！され販売されている。
ところで、コンビエータを構成する中央処理装置には命
令ご語の異なる複数の４’！類があり、コンビよ−タに
使用できるプログラムは中火処Ｊ８！！装置の固有の命
令言語と同一の命令言ａｎで作成されたプログラムしか
使用できない。
令ご語の異なる複数の４’！類があり、コンビよ−タに
使用できるプログラムは中火処Ｊ８！！装置の固有の命
令言語と同一の命令言ａｎで作成されたプログラムしか
使用できない。
さらに、各コンビエータメーカーは種々なる中央処理装
置を用いてコンビ１−タを製遺し販売を竹なっているの
で、供給するプログラムも各々の中央処理装置の命令言
語について作成しなければならない不経済なものであっ
た。
置を用いてコンビ１−タを製遺し販売を竹なっているの
で、供給するプログラムも各々の中央処理装置の命令言
語について作成しなければならない不経済なものであっ
た。
一方、フンピユータの需要者にとっても購入したコンピ
ュータの命令言語と同一の命令言語で作成されたプログ
ラムしか使用できないのでソフトウェアの使用範囲は狭
いらのであった。
ュータの命令言語と同一の命令言語で作成されたプログ
ラムしか使用できないのでソフトウェアの使用範囲は狭
いらのであった。
また、コンビエータの応用分野が益々拡大すると共に、
多くのアプリケージ１ンプログラムが販売されるにした
がって、命令言語の異なるプログラムの必要が度々生じ
、この場合は新たに使用するプログラムと同一命令言語
の中央処理ｖｃｌ！Ｉで構成されたコンビエータを導入
しなければならなかった。
多くのアプリケージ１ンプログラムが販売されるにした
がって、命令言語の異なるプログラムの必要が度々生じ
、この場合は新たに使用するプログラムと同一命令言語
の中央処理ｖｃｌ！Ｉで構成されたコンビエータを導入
しなければならなかった。
加うるに、複雑で高度な情報処理を行なうコンピュータ
が望まれている今日、機能を増した命令言語の異なろ中
央処理装置が次々と開発され、コンビエータ市場は、異
なる命令言語のハードウェア（コンビエータ）とソフト
ウェアで混沌としている。
が望まれている今日、機能を増した命令言語の異なろ中
央処理装置が次々と開発され、コンビエータ市場は、異
なる命令言語のハードウェア（コンビエータ）とソフト
ウェアで混沌としている。
（発明の目的）
それゆえ、本発明の目的は異なる命令言語で作成された
プログラムを実行できるようにした極めて有効、適切な
システムコンビエータを提供することにある。
プログラムを実行できるようにした極めて有効、適切な
システムコンビエータを提供することにある。
（発明の特徴）
本発明は上記目的は達成するために、中央処理装置の命
令デコードコントローラに命令語の解読−二ついて汎用
性を持たせる事に着目し、命令語を解読するのに用いら
れる命令デコードデータが書き込まれることにより、命
令語を解読する命令デコード用記憶装置を命令デフード
コントローラとして中央処理装置に設け、種々なる命令
語で作成されたプログラムを実行するように構成した事
を特徴とする。
令デコードコントローラに命令語の解読−二ついて汎用
性を持たせる事に着目し、命令語を解読するのに用いら
れる命令デコードデータが書き込まれることにより、命
令語を解読する命令デコード用記憶装置を命令デフード
コントローラとして中央処理装置に設け、種々なる命令
語で作成されたプログラムを実行するように構成した事
を特徴とする。
以下に、図面を参照して本発明の具体的な実施例につい
て説明する。
て説明する。
（実施例）
第１図は本発明の一実施例のシステムコンビエータＡの
ブロック図である。主たろ中央処理装置（以下Ｍ−ＣＰ
Ｕと略称する）１の外部アドレスデータバス（以下外部
バスと略称する）２にプートＲＯＭ（ＢＯＯＴ ＲＯ
Ｍ）３、＊−ｆｉ−１’（ＫＢ）４．７し〜シプル磁気
ディスク（以下ＦＤと略称する）５のＦＤインク７エー
ス（ＦＤ Ｉ／Ｆ）６、ＦＤのドライブ装置Ｉ（以下
ＦＤＤと略称する）６′９表示装置！（以下ＣＲＴと略
称する）７、主記憶装置（ＲＡＭ）８が接続される。さ
らに外部バス２には従たる中央処理装Ｍ（以下Ｐ−ＣＰ
Ｕと略称する）９、ライトコントローラ１０が４１１続
される。
ブロック図である。主たろ中央処理装置（以下Ｍ−ＣＰ
Ｕと略称する）１の外部アドレスデータバス（以下外部
バスと略称する）２にプートＲＯＭ（ＢＯＯＴ ＲＯ
Ｍ）３、＊−ｆｉ−１’（ＫＢ）４．７し〜シプル磁気
ディスク（以下ＦＤと略称する）５のＦＤインク７エー
ス（ＦＤ Ｉ／Ｆ）６、ＦＤのドライブ装置Ｉ（以下
ＦＤＤと略称する）６′９表示装置！（以下ＣＲＴと略
称する）７、主記憶装置（ＲＡＭ）８が接続される。さ
らに外部バス２には従たる中央処理装Ｍ（以下Ｐ−ＣＰ
Ｕと略称する）９、ライトコントローラ１０が４１１続
される。
通常、ＦＤ５に記憶されたプログラムを実行するには、
ＦＤ５がＦＤＤ６’にセットされるとブー ） ＲＯＭ
３に記憶されたブートプログラムによって、ＦＤ５のプ
ログラムが主記憶装ｍ（ＲＡ、Ｍ）８に転送され、Ｍ−
ＣＰＵ１はこのプログラムを解読して実行する。但し、
この場合はＭ−ＣＰＵ １の命令言語とＦＤ５のプログ
ラムの命令言語が同一でなければならない。
ＦＤ５がＦＤＤ６’にセットされるとブー ） ＲＯＭ
３に記憶されたブートプログラムによって、ＦＤ５のプ
ログラムが主記憶装ｍ（ＲＡ、Ｍ）８に転送され、Ｍ−
ＣＰＵ１はこのプログラムを解読して実行する。但し、
この場合はＭ−ＣＰＵ １の命令言語とＦＤ５のプログ
ラムの命令言語が同一でなければならない。
Ｍ−ＣＰＵ ｔの命令言語と異なる命令言語のプログラ
ムの実行はＰ−ＣＰＵ９で行なう。
ムの実行はＰ−ＣＰＵ９で行なう。
第２図はＰ−ＣＰＵ９の構成を示すブロック図である。
Ｐ−ＣＰＵ９は内部バス１８に接続されたアドレスバス
パフ７ｙｌｌ、プログラムカウンタ（ＰＣ＋１２、スタ
ックポインタ（ＳＰ）１３．６個のレジスタ（１，２，
３，４，５，６）からなる汎用レジスタ１４．７キユム
レータ（Ａ＞１５、ＡＬＵ１６．７ラグ１７、データバ
スバッフ７１９、命令デフードコントローラ２０と、命
令デコードコントローラ２０に接続されたライトデータ
バー／７７２１とタイミングコントロール回路２２がら
構成される。
パフ７ｙｌｌ、プログラムカウンタ（ＰＣ＋１２、スタ
ックポインタ（ＳＰ）１３．６個のレジスタ（１，２，
３，４，５，６）からなる汎用レジスタ１４．７キユム
レータ（Ａ＞１５、ＡＬＵ１６．７ラグ１７、データバ
スバッフ７１９、命令デフードコントローラ２０と、命
令デコードコントローラ２０に接続されたライトデータ
バー／７７２１とタイミングコントロール回路２２がら
構成される。
命令デフードコントローラ２０は、揮発性の命令デコー
ド用記憶装置（ＲＡＭ）２３に命令２ｈの解読に用いる
命令デコードデータが書き込まれることによって成立す
る。
ド用記憶装置（ＲＡＭ）２３に命令２ｈの解読に用いる
命令デコードデータが書き込まれることによって成立す
る。
第３図は命令デコードデータを有し、本発明のシステム
コンビエータＡに用いられるＦＤ５と、ＦＤ５の記憶内
容を図解的に示す説明図である。
コンビエータＡに用いられるＦＤ５と、ＦＤ５の記憶内
容を図解的に示す説明図である。
ＦＤ５はＣＰＵの名称を記憶したＣＰＵ名称記憶領域２
４、システムプログラムを記憶したシステムプログラム
記憶領域２５、システムプログラムの命令言語を解読す
るのに用いられる命令デコードデータを記憶した命令デ
コードデータ記憶領域２６を有する。
４、システムプログラムを記憶したシステムプログラム
記憶領域２５、システムプログラムの命令言語を解読す
るのに用いられる命令デコードデータを記憶した命令デ
コードデータ記憶領域２６を有する。
システムプログラム記を領域２５に記憶するシステムプ
ログラムは、ＣＰＵ名称記ｍ’ｉ域２４に記憶するＣ
Ｐ Ｕと同一のＣＩ） Ｕ命令言語で作成されるもので
ある。
ログラムは、ＣＰＵ名称記ｍ’ｉ域２４に記憶するＣ
Ｐ Ｕと同一のＣＩ） Ｕ命令言語で作成されるもので
ある。
次に本発明の構成をより具体的に説明すると、Ｍ−ＣＰ
Ｕ １は、後述の第４図に示すブートプログラムの一部
の動作プログラムを実行することによって、Ｐ−ＣＰＵ
９の命令デコード用記憶装置２３にＦＤ５の命令デコー
ドデータを書き込む手段として働くものである。命令デ
コードデータはＭ−ＣＰＵ １によってライトコントロ
ー？１０を介してライトデータバス２７によりＰ−ＣＰ
Ｕ９に送られる。
Ｕ １は、後述の第４図に示すブートプログラムの一部
の動作プログラムを実行することによって、Ｐ−ＣＰＵ
９の命令デコード用記憶装置２３にＦＤ５の命令デコー
ドデータを書き込む手段として働くものである。命令デ
コードデータはＭ−ＣＰＵ １によってライトコントロ
ー？１０を介してライトデータバス２７によりＰ−ＣＰ
Ｕ９に送られる。
図示例では命令デコードデータの記憶媒体としてＦＤ５
を示したが、その他に磁気テープ、ＩＣメモリ（ＲＯＭ
）、ハードウェア等の適宜なものを用いることができる
。
を示したが、その他に磁気テープ、ＩＣメモリ（ＲＯＭ
）、ハードウェア等の適宜なものを用いることができる
。
また、異なる命令言語のプログラムとしてシステムプロ
グラムと表わしたが、本発明でいうシステムプログラム
とは、オペレーティングシステムプログラムとは、オペ
レーティングシステムプログラム、アプリケーションプ
ログラム等の適宜なプログラムが含まれる。
グラムと表わしたが、本発明でいうシステムプログラム
とは、オペレーティングシステムプログラムとは、オペ
レーティングシステムプログラム、アプリケーションプ
ログラム等の適宜なプログラムが含まれる。
第４図は本発明の一実施例のシステムコンビエータＡの
具体的な動作を示す流れ図である。
具体的な動作を示す流れ図である。
次に図面を参照して本発明の詳細な説明する。
電源が投入されるとステップＳ１においてＭ−ＣＰＵＩ
はブ・−） ＲＯＭ３のプートプログラムによって、Ｃ
ＲＴ７に、ＦＤ５をＦＤＤ６’にセットする旨を促す表
示をする。
はブ・−） ＲＯＭ３のプートプログラムによって、Ｃ
ＲＴ７に、ＦＤ５をＦＤＤ６’にセットする旨を促す表
示をする。
オペレータはＣＲＴ７の表示によってＦＤ５をＦＤＤ６
°にセットすると、ＦＤＤ６°からＦＤベイン７エース
６を介してＦＤ５がセットされたことを示すセット信号
が発せられる。ステップＳ２においてＭ−ＣＰＵ １は
ＦＤＤ６°からＦＤ５のセット信号があるか否かを判断
する。セット信号がなければＣＲＴ７にＦＤ５のセット
を促す旨の表示を再度表示し続ける。
°にセットすると、ＦＤＤ６°からＦＤベイン７エース
６を介してＦＤ５がセットされたことを示すセット信号
が発せられる。ステップＳ２においてＭ−ＣＰＵ １は
ＦＤＤ６°からＦＤ５のセット信号があるか否かを判断
する。セット信号がなければＣＲＴ７にＦＤ５のセット
を促す旨の表示を再度表示し続ける。
ＦＤＤ６’からセット信号があるとステップＳ３に進む
。
。
ステップＳ３においてＭ−ＣＰＵ １は、ＦＤ５のＣＰ
Ｕの名称記憶領域２４に記憶されたＣＰＵの名称を読み
出す１次にステップＳ４において読み出されたＣＰＵの
名称とＭ−ＣＰＵ １の名称が同一か否か判断する。
Ｕの名称記憶領域２４に記憶されたＣＰＵの名称を読み
出す１次にステップＳ４において読み出されたＣＰＵの
名称とＭ−ＣＰＵ １の名称が同一か否か判断する。
ＣＰＵの名称が同一である範囲は、Ｍ−ＣＰＵ１の命令
言語と同一の命令言語のＣＰＵであれば同一と判断する
。
言語と同一の命令言語のＣＰＵであれば同一と判断する
。
ＦＤ５から読み出されたＣＰＵの名称がＭ−ＣＰ（１１
と同一である場合はステップｓ５に進み、ＦＤ５のシス
テムプログラム記憶領域２５に記憶されたシステムプロ
グラムを実イテする。
と同一である場合はステップｓ５に進み、ＦＤ５のシス
テムプログラム記憶領域２５に記憶されたシステムプロ
グラムを実イテする。
ＦＤ５のＣＰＵの名称がＭ−ＣＰ’ＵＩと同一でない場
合は、Ｍ−ＣＰＵ １はステップＳ６において、ＦＤ５
の命令デコードデータ記［領域２６に記憶された命令デ
コードデータを、Ｐ−ＣＰＵ９の命令デコード用記憶装
置２３に書き込む動作が次のように行なわれる。Ｍ−Ｃ
ＰＵＩはＦＤ５の命令デコードデータを読み出し、ライ
トコントローラ１０に送る。ライトコントローラ１ｏに
送られた命令デコードデータはフィトデータバッフ７２
１を介して命令デコード用記憶装置２３に８き込まれる
。
合は、Ｍ−ＣＰＵ １はステップＳ６において、ＦＤ５
の命令デコードデータ記［領域２６に記憶された命令デ
コードデータを、Ｐ−ＣＰＵ９の命令デコード用記憶装
置２３に書き込む動作が次のように行なわれる。Ｍ−Ｃ
ＰＵＩはＦＤ５の命令デコードデータを読み出し、ライ
トコントローラ１０に送る。ライトコントローラ１ｏに
送られた命令デコードデータはフィトデータバッフ７２
１を介して命令デコード用記憶装置２３に８き込まれる
。
命令デコード用記憶装ｒ１１２３に命令デコードデータ
が書き込まれることによって、命令デコード用記憶装ｆ
ｔ２３は外部パス２からの命令語を解読し、コントロー
ル信号を出力する命令デコードコントローラ２０として
作動する。
が書き込まれることによって、命令デコード用記憶装ｆ
ｔ２３は外部パス２からの命令語を解読し、コントロー
ル信号を出力する命令デコードコントローラ２０として
作動する。
命令デコード用記憶装置２３に命令デコードデータのＦ
Ｆ Ｑ込みが終わると、ステップｓ７に進む７ステツプ
Ｓ７においてＭｆｃｐｕｘは、システムコンビエータＡ
のプログラムの実行をＭ−ＣＰＵ１からＰ−ＣＰＵ９に
切り換える。
Ｆ Ｑ込みが終わると、ステップｓ７に進む７ステツプ
Ｓ７においてＭｆｃｐｕｘは、システムコンビエータＡ
のプログラムの実行をＭ−ＣＰＵ１からＰ−ＣＰＵ９に
切り換える。
ステップＳ７においてプログラムの実行がＭ−ＣＰＵ
１からＰ−ＣＰＵ９に切り換えられると、Ｐ−ＣＰＵ９
はＸ？ッ７’８５１：＃いＣ１ＦＤ５７Ｆ）システムプ
ログラム記憶領域２５に記憶されたシステムプログラム
の命令言語を解読し実行を行なう。
１からＰ−ＣＰＵ９に切り換えられると、Ｐ−ＣＰＵ９
はＸ？ッ７’８５１：＃いＣ１ＦＤ５７Ｆ）システムプ
ログラム記憶領域２５に記憶されたシステムプログラム
の命令言語を解読し実行を行なう。
したがってシステムコンピュータＡ１よＭ−ＣＰＵ１の
命令言語とは異なる命令Ｍ語のプログラムを実イテする
ことになる。
命令言語とは異なる命令Ｍ語のプログラムを実イテする
ことになる。
（発明の効果）
上述の如く本発明は、異なる命令言語で作成されたプロ
グラムを使用することができるので、極めて経済的であ
る。
グラムを使用することができるので、極めて経済的であ
る。
さらに、既存の種々なる命令言語で作成されたプログラ
ムを使用でさるＩＩ者な効果を有するものである。
ムを使用でさるＩＩ者な効果を有するものである。
図は本発明の一実施例を例示的に示すもので第１図は構
成を示すブロック図、第２図はＰ−ＣＰＵ９の構成を示
すブロック図、第３図は一部の説明図、第４図は流れ図
である。 Ａ・・・システムコンピュータ ト・・Ｍ−ＣＰＵ ５・・・７レキシプル磁気デイスク（ＦＤ）９・・・Ｐ
−ＣＰＵ
成を示すブロック図、第２図はＰ−ＣＰＵ９の構成を示
すブロック図、第３図は一部の説明図、第４図は流れ図
である。 Ａ・・・システムコンピュータ ト・・Ｍ−ＣＰＵ ５・・・７レキシプル磁気デイスク（ＦＤ）９・・・Ｐ
−ＣＰＵ
Claims (2)
- （１）命令語を解読して解読処理を行なう中央処理装置
において 或る中央処理装置の命令語の解読に用いられる命令デコ
ードデータが書き込まれることにより、命令語を解読し
コントロール信号を出力する命令デコードコントローラ
として作動する命令デコード用記憶装置を設けると共に
、 成る中央処理装置の命令語の解読に用いられる命令デコ
ードデータを記憶した記憶媒体からの命令デコードデー
タを前記命令デコード用記憶装置に書き込む手段を備え
て、 或る中央処理装置の命令語で書かれたプログラムを実行
するように構成した事を特徴とするシステムコンピュー
タ。 - （２）前記或る中央処理装置とは命令語の異なる複数の
中央処理装置である事を特徴とする特許請求の範囲第（
１）項記載のシステムコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18740784A JPS6167138A (ja) | 1984-09-07 | 1984-09-07 | システムコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18740784A JPS6167138A (ja) | 1984-09-07 | 1984-09-07 | システムコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6167138A true JPS6167138A (ja) | 1986-04-07 |
Family
ID=16205488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18740784A Pending JPS6167138A (ja) | 1984-09-07 | 1984-09-07 | システムコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167138A (ja) |
-
1984
- 1984-09-07 JP JP18740784A patent/JPS6167138A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3227542B2 (ja) | 特定のコンピュータ・ハードウェア・アーキテクチャのために作成されたソフトウェアのバージョンの互換性を確保する装置および方法 | |
| JPS6212529B2 (ja) | ||
| JPH03171231A (ja) | マイクロコンピュータシステム | |
| JPS6167138A (ja) | システムコンピユ−タ | |
| JPH0560629B2 (ja) | ||
| JPH056281A (ja) | 情報処理装置 | |
| JPS6167139A (ja) | コンピユ−タに使用する記憶媒体 | |
| JP3490191B2 (ja) | 計算機 | |
| JP3024719B2 (ja) | プログラマブルコントローラの演算処理方法 | |
| JP2731618B2 (ja) | エミュレータ | |
| JPH02110636A (ja) | タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ | |
| JPS63118838A (ja) | プログラムの複製使用防止方法 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPS6049335B2 (ja) | マイクロプログラム制御方式のデ−タ処理装置における分岐アドレス決定方式 | |
| JPS5856051A (ja) | アクセス割込みによるアドレス・コンペア方式 | |
| JPS63228332A (ja) | 命令実行制御方式 | |
| JP2618703B2 (ja) | プログラマブルシーケンスコントローラの高速演算処理方式 | |
| JPH0224717A (ja) | コンピュータ | |
| JPS61161509A (ja) | 高速シ−ケンス演算方式及びその装置 | |
| JPH02146625A (ja) | レジスタ個数の拡張方式 | |
| JPH05250156A (ja) | Ｒｉｓｃプロセッサ | |
| JPS62271143A (ja) | コ−プロセツサ | |
| JPH0155496B2 (ja) | ||
| JPH0683987A (ja) | マイクロコンピュータ | |
| JPS62231337A (ja) | マイクロプロセツサ |