JPS5837578B2 - チヤネルソウチ - Google Patents

チヤネルソウチ

Info

Publication number
JPS5837578B2
JPS5837578B2 JP50133093A JP13309375A JPS5837578B2 JP S5837578 B2 JPS5837578 B2 JP S5837578B2 JP 50133093 A JP50133093 A JP 50133093A JP 13309375 A JP13309375 A JP 13309375A JP S5837578 B2 JPS5837578 B2 JP S5837578B2
Authority
JP
Japan
Prior art keywords
channel
input
command
sio
iou
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50133093A
Other languages
English (en)
Other versions
JPS5257743A (en
Inventor
博昭 佐藤
次男 本山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP50133093A priority Critical patent/JPS5837578B2/ja
Publication of JPS5257743A publication Critical patent/JPS5257743A/ja
Publication of JPS5837578B2 publication Critical patent/JPS5837578B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 (1)発明の分野 この発明はチャネル装置に関し、チャネル装置の利用効
率向上とシステム・オーバ・ヘッドの軽減に関する。
(2)従来技術と問題点 第1図に電子計算機システム構成め一例を示す。
チャネル装置L2,3には主記憶装置4 (以下、MMと称す)と中央処理装置5(以下、BPU
と称す)、および、入出力インタフェース20を介して
種々め入出力装置6〜14が接続される。
チャネル装置には、転送モードおよび転送速度に応じて
3種のチャネル装置があり、各々は、ブロック・マルチ
ブレクサ・チャネル1(以下BLMPXと称す)、セレ
クタ・チャネル2(以下SELと称す)およびバイト・
マルチブレクサ・チャネル3(以下BYMPXと称す)
という。
チャネルにはサブチャネルという概念があり、サブチャ
ネルのチャネルが入出力制御を実行するにあたって必要
とするコマンド等の制御情報やデータを記憶しておく一
組のレジスタによって代表されるチャネルの機能をいう
サブチャネルはプログラムからみると、個々のサブチャ
ネルが1つの入出力制御を並行して行なうことのできる
点から1つのセレクタ・チャネルにみえる。
SELはただ1つのサブチャネルを有し、BLMPX,
BYMPXは複数個0サブチャネルを有する。
チャネルはサブチャネルと同数の入出力装置(以下IO
Uと称す)を並行に制御することができる。
入出力動作には2通りのモードがあり、バースト・モー
ドとバイト・マルチプレキシング・モードである。
バースト・モードの場合、IOUは入出力インタフェー
スとチャネルを独占し、1つの情報のまとまりである1
バーストの情報を転送する間、チャネルと論理的な結合
状態にある。
1バーストの情報が転送されでいる間は他のIOUは入
出力インタフェースを介してチャネルと連絡できない。
BIJPX,SELはバースト・モードで動作する。
バイト・マルチプレツクス・モードの場合チャネル内の
機構は、並行して制御が行われる複数個のIOUによっ
て共有される。
バイト・マルチプレキシング・モードでは入出力制御は
いくつかの短い時間間隔に分割され、各時間間隔の間に
、IOUとチャネルの転送情報のうちり一つめセグメン
トだけがI/Oインタフェースを介して転送される。
この時間間隔は各サブチャネルに割当てられる。
ある一つの時間間隔の間は、チャネルにはただ一つのI
OUだけが論理的に結合されていることになる。
一つのセグメントとは1バイトのデータあるいは制御情
報であることもあるし、数バイトのデータであることも
ある。
BYMPXは、このモードでIOUを制御する。
BPUで実行中のプログラムはスタートI/υ(SIO
)命◆によって入出力動作開始をチャネルに指令する。
この命令は使用するチャネルおよびIOUを指定し、チ
ャネルにMM上の固定したアドレスから第2図一aに示
すチャネル・アドレス・ワード(CAW)を取り出させ
る。
CAWはMMの保護キーと、チャネルが最初に取り出す
MM上の第2図一bに示すチャネル・コマンド・ワード
(CCW)のアドレスを含む。
CCWは実行すべきコマンドと、もし必要であれば使用
されるMM上の゛rドレス領域とコマンドの連鎖(フラ
グ部で指定)とを指定する。
命令の実行結果は、プログラム・ステータス・ワードの
条件コード( CC )に示されて、ある条件下ではさ
らに、第2図一〇に示すチャネル・ステータス・ワード
(CSW)に関連した情報が与えられる。
CCおよびCSWはプログラムによって調べることがで
きる。
従来技術においてSIO命令が発行されると、SIO命
令発行時点でチャネルがバースト・モードで入出力制御
を行なっておらず、しかも、アドレスされたIOUと関
係するサブチャネルが使用中でない場合のみ、CAWの
読み出しとそれに続いてCCWの読出しを行ない、次い
で、チャネルは命令に指定されたIOUのアドレスをI
/Oインタフェースを介してチャネルについでいるすべ
てのIOUに送ることによってIOUを選択しようとす
る。
チャネルから送られたアドレスを認認したIOUは論理
的にチャネルと結合し、選択されたIOUのアドレスを
チャネルに送り返すことによって選択されたことを知ら
せる。
チャネルはこの応答を受けるとCCW中のコマンドを送
り、工OUはそのコマンドを実行できるか否かを示す状
態バイトを送り返すことによって答える。
もし、チャネルがバースト・モードで動作中であるか、
アドレスされたIOUと関係するサブチャネルが使用中
であるとCAWの読出し以降の命令実行は抑止される。
命令の実行結果はCCに次のように反映される。
すなわち、チャネルがバースト・モードで動作中である
か、アドレスされたIOUと関係するサブチャネルが使
用中の場合、CCは「2」にセットされる。
チャネルがCAW読み出し以降の動作を行うと、CCは
「0」か1−1」か「3」にセットされる。
CCがrOJの場合、IOUのコマンド起動に成功した
ことを示し、IOUではCC′wに指定したコマンドを
実行中である。
CCが「1」の場合には、命令の実行結果の詳細な情報
がCSWに与えられていることを示し、命令実行の結果
を知るには、プログラムによるさらに細かな分析が必要
であることを示す。
CCが「3」の場合には、チャネルまたはIOUが存在
しないか、動作不能である.ことを示す。
電子計算機システムにおけるプログラムは犬別して次の
2つに分けられる。
すなわち、管理プログラムと、管理プログラムの下に実
行される処理プログラムである。
処理プログラムにおいて入出力要求が発生すると、この
要求は管理プログラムの制御下に移される。
管理プログラムは、入出力要求を調べ、チャネルおよび
IOUの対応をとって前記SIO命令を発行する。
発行にあたっては、SIO命令を発行するチャネルおよ
びIOUの状態を記憶管理している入出力管理テーブル
を調べ、もし、使用しようとするチャネルがバースト・
モー下で動作中で入出力インタフェースを使用中である
か処理プログラムによって指定されたIOUが使用中で
ある場合には、入出力要求を一時保留し、チャネルおよ
びIOUでの動作が終了するのを待ってからSIO命令
を発行する。
IOUにおける入出力動作の終了は、チャネルにBPU
への割込み動作を生じさせる。
チャネルによるBPUへの割込みは、MM上の固定され
たアドレスヘCSWの格納を伴い、CSWには第2図一
〇に示すように入出力動作の終了したIOUのアドレス
とステータスおよびIOUが実行していたCcwの実行
結果およびチャネルのステータス、チャネル番号が含ま
れる。
管理プログラムは、チャネルからの割込み情報(CSW
)を受取ると、割込みを生じたチャネルに関して保留し
ている入出力要求があるか否かを入出力管理テーブルに
よって調べ、保留している入出力要求があるとSIOを
発行する。
チャネルからの入出力終了の割込みが、SEL,BYM
PXにおいては新たなSIO命令を発行するきっかけと
して十分な情報を含むものであるがBLMPXには不十
分である。
このことは、次の理由による。
すなわち、SELにおいては、サブチャネルが1つしか
なく、実行中のCCWあるいはCCWの連鎖は1組しか
ない。
従って、SELからの入出力終了による割込み発生は、
一般的に入出力インタフェースが空いていること、すな
わち、新たなSIO命令をCCを「2」にセットするこ
となく実行可能なことを示すからである。
BYMPXにおける入出力終了による割込み発生は、こ
のチャネルにおける入出力インタフェースの使用が1つ
のセグメントを転送するのに要する短い時間間隔である
ことから、この短い時間間隔を待ちさえすれば入出力終
了の割込みを発生したIOUに関するサブチャネルを使
用する場合に限り、S■0を実行可能なことを示すから
である。
BLMPXにおいては、入出力インタフェースの使用が
、1つのデータ・ブロックを転送するたびにバースト・
モード行われ、この間に行われるSIO発行に対しては
CCを「2」にセットする。
BLMPXにおけるBPUへの割込み動作トバースト・
モードでのデータ転送は転送効率を上げるために、並行
して処理される。
従って入出力終了の割込みの発生をSIO命令発行のき
つかけとするには十分でない。
このために、BLMPXにはチャネル・アヴエーラブル
割込みが導入される。
チャネル・アヴエーラブル割込みは、BLMPXが入出
力インタフェースを使用中でなくなり(バースト転送中
でない)、かつ、どのサブチャネルにおいても割込みを
保留していない状態になったときに、以前にBPUから
SIOの発行があってCCを「2」で報告しておれば発
生する割込みである。
管理プログラムはCCを「2」にされたことによって保
留しているSIO命令をチャネル・アヴエラーブル割込
みあるいは入出力終了割込みをきっかけとして発行する
このことは、BLMPXにおいては、入出力終了による
割込みを持つことだけがSIO命令を発行するきっかけ
として十分な条件ではないことを示している。
以上、従来技術の説明を行ってきたが、従来技術におい
ては、主としてBLMPX,SELの各チャネルにおい
て、次のような欠点があった。
すなわち、管理プログラムが使用しようとするチャネル
が使用中であった場合に、チャネルの機構上、入出力終
了による割込みかチャネル・アヴエーラブル割込みを待
ってSIO命令の再発行を行わなければならない点に起
因し、チャネルで終了割込みあるいはチャネル・アヴエ
ラブル割込が発生してから、これがBPUに受付けられ
るまでの期間、および、BPUにこれらの割込みが受付
けられて管理プログラムによる割込みの分析およびSI
O命◆の待ちがあるか否かの入出力管理テーブルの検索
が行われてSIO命令が発行されるまでの期間を合わせ
た期間中、SELにおいてはアイドルの状態すなわち、
利用されない状態である。
BLMPXにおいては、この間に、チャネルとはオフラ
インで動作中であったIOUとのデータブロツク転送の
ため入出力インタフェースが使用されてしまうことがあ
る。
つまり、管理プログラムで再発行したSIO命令におい
て再びCCが「2」となることがある。
この場合、管理プログラムは再び入出力管理テーブルに
SIO命令を保留する。
このように従来技術においては、チャネル利用効率向上
およびシステム・オーバ・ヘッドの軽減を行うにあたっ
ての欠点があった。
(3)発明の目的 この発明の目的とするところは、上記の如き従来の問題
点を除去するものであり、チャネルの利用効率向上とシ
ステム・オーバ・ヘッドの軽減の効果を有するチャネル
装置を提供することにある。
(4)発明の要点 この発明の特徴とするところは、チャネル装置が入出力
インタフェースを使用中に発行されたSIO命令をチャ
ネル内に一時保留し、入出力インタフェースの使用を終
了した時点で取出して実行し、結果を入出力終了割込み
、あるいは、チャネル・アヴエーラブル割込みによって
プログラムに報告することである。
(5)発明の実施例 次に本発明の実施例につき図面を用いて詳細に説明する
第3図は本発明の一実施例であるブロック・マルチプレ
クサ・チャネル(BLMPX)のブロック図である。
BPUからSIO命◆が発行されるとBPUインタフェ
ース50を介してBPUインタフェース・レジスタ37
にIOUアドレスとSIO命令実行要求ビットがセット
される。
第4図は、第3図のBPUインタフェース・レジスタ3
7の詳細を示す。
チャネルが使用中でな<SIO命令の保留中でもない場
合、すなわち、BPUインタフェース・レジスタ37(
以下BPUIFRと称す)のビットOおよびビット1が
リセットされている場合にSIO命令実行要求ビットが
セットされると、第4図に示したBPUIFRに接続さ
れた3個のAND回路出力のうちSIO命令実行要求ラ
インがアクティブになり、 BPUIFRにセットされているIOUアドレスは、関
係するサブチャネルを読出して使用中か否かを調べるた
めに、チャネル内部バス41を通じてサブチャネル・メ
モリ・アドレス・レジスタ35(以下SCMARと称す
)に転送される。
サブチャネルメモリ36(以下SCMと称す)から読出
された内容はチャネル内部バス41を通じて汎用レジス
タ33に転送されて読出されたサブチャネルが使用中か
否かが調べられる。
第5図は、SCM内のサブチャネル・フォーマットを示
し、サブチャネルが使用中か否かはワード0のサブチャ
ネル・ステータスの部分によって知ることができる。
サブチャネルが使用中であると、BPUIFRのコンデ
ィション・コードを「2」にセットし、BPUには命令
実行完了信号で応答して、S■0命◆を完了する。
SIO命令実行要求ビットは命令実行完了信号でリセッ
トされる。
サブチャネルが使用中でない場合には前述の如<CAW
およびCCWをMMから読出して、IOUには入出力イ
ンタフェース52を介してコマンドの送出を行う。
CAW,CCWの読出しは、MMアドレス・レジスタ3
8、MMデータ・レジスタ39を用いて、MMインタフ
ェース51を介して行われる。
読出されたCAW,CCWは各々、チャネルアドレス・
レジスタ30およびチャネル・コマンド・レジスタ31
.32にチャネル内部バス41を通じて転送される。
IOUへのコマンド送出において、IOUから送り返さ
れる状態バイトが調べられ、状態バイトがコマンドの実
行可能なことを示す場合には、CAR,CCRの情報と
ともに入出力インタフェース52がひき続いて使用中と
なる。
この場合、関係するサブチャネルメモリ上のサブチャネ
ル・ステータスには使用中がセットされ、BPUIFR
の入出力インタフェース使用中ビットもセットされる。
BPUIFRのコンディションコードはrOJにセット
され、BPUには命令実行完了信号が送られてSIO命
令実行要求ビットがリセットされる。
IOUから送り返された状態バイトがコマンド実行不可
なことを示す場合には、IOUの状態バイトがCSW3
のIOUステータスに移されてMMの固定されたアドレ
スに書込まれた後、BPUIFRのコンディション・コ
ードにはrlJがセットされて命令実行完了信号が送ら
れる。
あるデータ・ブロックの転送が終了して入出力インタフ
ェースの使用が終了する段階になると、CCRのフラグ
部にコマンド0連鎖が指定されているかどうかが調べら
れる。
入出力インタフェースの終了段階にIOUから送られる
デバイス状態バイトがコマンドの連鎖可能なことを示し
、フラグ部でコマンド連鎖が示されている場合にはIO
Uに対してコマンドの連鎖が行われることを指示してか
ら入出力インタフェースの使用を終了する。
IOUに対してコマンドの連鎖を指示した場合には、関
係するサブチャネルは使用中のまま保存され、連鎖を指
示しなかった場合にはサブチャネルは使用中とともに割
込保留状態であることがセットされる。
CAR,CCR上で記憶、加工された状報はデバイス状
態バイトとともに、第5図に示したサブチャネルOフォ
ーマットに編集されてサブチャネル・メモリに書込まれ
保存される。
コマンドの連鎖が指示されたIOUは、新たなコマンド
の実行が可能Oこなった時点で、入出力インタフェース
52を介して連鎖コマンド送出の要求を行ってくる。
チャネルは、連鎖コマンド送出の要求が行われてからそ
れを受付けるまでの間、他のIOUのサービスを行う。
IOUからの連鎖コマンド要求を受付けると、入出力イ
ンタフェースを介してチャネルとIOUの再結合時にI
OUから送られてくるIOUアドレスによって、関係す
るサブチャネルの内容を読出して連鎖コマンドを送出し
、再びデータ・ブロックの転送を行う。
割込みを保留しているサブチャネルは、適時行われるサ
ブチャネルメモリの割込みスキャンによって検出される
これは、サブチャネルのアドレスをSCMAHにセット
し、読出したサブチャネルのステータスを調べることに
よって行われる。
割込みを保留しているサブチャネルが検出されると、B
PUインタフェース50を介して割込み要求が行われる
BPUが割込み可の応答を行うと、サブチャネル・メモ
リから続出された割込みを保留しているサブチャネルの
内容は、第2図−Cに示すフォーマットに編集されて、
MM上の固定されたアドレスに書込まれて、BPUには
割込み完了信号が送られて割込み要求と割込動作が終了
する。
割込みによってCSWをプログラムに報告したサブチャ
ネルの使用中状態および割込み保留状態は解除される。
すなわち、サブチャネル・ステータスはアイドルの状態
となり、新たなSIO命令の実行が可能になる。
注意すべきことは、以上の割込み動作は、入出力インタ
フェースが使用中であっても行われることである。
I/Oデータ・バツファ40は、入出力インタフェース
を介してチャネルとデータ転送を行っているIOUに対
するチャネルの応答が、割込み動作その他の要因による
MMインタフェース使用によって乱されない目的で設け
られている。
以上、説明したことは従来技術のチャネルと何ら変りは
ない。
本発明の特徴は、入出力インタフェースの使用中におけ
るSIO命◆の扱いにあり以下説明する。
入出力インタフェースの使用中に、すなわち、BPUI
FRの入出力インタフェース使用中ビットがセットされ
ているときにSIO命令が発行されると、第4図におけ
るSIO命令保留ラインがアクティブになってSIO命
令保留動作をひき起こす。
SIO命令保留動作は、sIo命令発行によってBPU
IFRにセットされているIOUアドレスおよびMM上
の固定アドレスから読み出したCAWを第5図に示した
サブチャネル・メモリの一時記憶領域に書込んでおくこ
とと、第6図に示すCSW2を朋上の固定アトレスへ書
込むことを行い、次いで、コンティション・コードを「
1」にセットし、命令実行完了信号送出とSIO保留ビ
ットのセットを行う。
これは次のようにして行う。まず、BPUIFRのIO
Uアドレスをチャネル内部バスを通じて第5図に示すサ
ブチャネル・メモリの一時記憶領域のスクラッチパッド
・レジスタ0に書込む。
MMインタフェース51を介してMMデータ・レジスタ
38に読出したCAWをIOUアドレスト同様にしてス
クラッチバット・レジスタ1に書込む。
次に、MMデータ・レジスタの全情報ビットをリセット
してMM上のCSW2のアドレスに書込む。
I/Oデータ・バツファ40が、この間のMMインタフ
ェース使用によるIOUに対するチャネルの応答の遅延
を防ぐのは前述の通りである。
このようにして、チャネルがSIO命令の実行を保留し
た場合には、サブチャネル・メモリのスクラッチパッド
・レジスタ0,1には保留したSIO命令のIOUアド
レスとCAWが入りBPUIFRのSIO命◆保留ビッ
トがセットされる。
SIO命令保留ビットがセットされているときに新たな
SIO命令の発行があると、第4図におけるSIOリジ
エクト要求ラインがアクティブになり、チャネルは直ち
にコンディション・コードを「2」にセットして命令実
行完了信号を送出する。
SIO命令保留を行ったことによってコンデイション・
コードを「1」としてBPUに命令実行完了を行った際
に、MM上の固定アドレスに書効まれるCSW2の内容
には、プログラムによってこの事が判明できる情報を含
んでいる。
すなわち、SIO命令発行によってコンディション・コ
ードが「1」となった原因が、チャネルのI/Oインタ
フェース使用中によるものか、その他の場合かの区別が
、プログラムによって区別することが可能である。
この区別は、S工O命令保留が原因の場合にはチャネル
・ステータスのすべてのビットがリセットされていると
いうことによって行うことができる。
さて、S■0命◆の実行を保留している場合、すなわち
、SIO命令保留ビットがセットされている状態におい
て入出力インタフェースの使用が終了しどのIOUから
も連鎖コマンド送出の要求がないと前述したコマンド連
鎖を行うか否かの判定およびこのことのIOUへの指示
とサフチャネル・メモリへのサブチャネルの書込みを行
った後に、前記のSIO命令保留動作においてサブチャ
ネル・メモリ上りスクラッチパッド・レジスタ0および
1に書込んでおいた、命令実行を保留しているSIO命
◆のIOUアドレスとCAWが、順次はん用レジスタ3
3に読出されて、入出力インタフェースへのIOUアド
レス送出およびMMインタフェースを介シてCCWの読
み出しに使用される。
すなわち、SIO命令を保留していないときのCAW読
出し以降の動作と同様にしてIOUに対するコマンド送
出動作を行う。
IOUから送り返えされた状態バイトがコマンド実行可
能なことを示している場合にはデータ・ブロックの転送
のため入出力インタフェースは使用中となる。
IOUから送り返えされた状態バイトがコマンド実行不
可なことを示している場合あるいはIOUからの応答が
なかった場合には入出力インタフェースの使用を終了し
てサブチャネルには使用中と割込み保留中であることを
セットする。
以上のようにして保留中のSIO命◆が実行されると、
チャネルは新たなSIO命令の保留が可能になり、この
ことをプログラムに報告しなければならない。
このために、まず、保留中のSIO命令を実行するとB
PUIFRのSIO命◆保留ビットのリセット、入出力
インタフエース使用中ビットのリセット可否の判定と実
行、および、保留命令実行完了ビットのセットを行う。
人出力インタフェースが使用中となる場合を除いて入出
力インタフェース使用中ビットをリセットする。
チャネルはSIO命令保留ビットをリセットし保留命令
実行完了ビットをセットした時点から新たなSIO命令
の保留が可能である。
BPUIFRの保留命令実行完了ビットがセットされて
いると、サブチャネル・メモリ上での割込み保留サブチ
ャネルのスキャン動作において検出されてBPUへ割込
み要求の出されるサブチャネルのチャネル・ステータス
にこのことが示される。
すなわち、保留中のSIO命令実行後、最初に行われる
割込み保留中のサブチャネルによる入出力終了割込みに
よってMMに書込まれるチャネル・ステータスに、保留
中のSIO命令を実行したことが示される。
保留中のSIO命令の実行によるIOUに対するコマン
ド送出動作において、■OUから送り返された状態バイ
トがコマンド実行不可なことを示している場合あるいは
IOUから応答がなかった場合には、遅くともこのこと
によって割込み保留となったサブチャネルによるBPU
への割込みまでに、保留中の命令を実行したことがチャ
ネル・ステータスによってプログラムに報告される。
例外として保留中のSIO命令実行後のサブチャネルの
割込みスキャンにおいて、どのサブチャネルも割込み保
留でない場合がある。
この場合には、チャネルがどのサブチャネルにも関係せ
ずに割込み要求を発生してBPUに割込み動作を行って
、チャネルステータスのMMへの書込みを行う。
このことは従来技術におけるチャネル・アヴエーラブル
割込みと同様にして行われる。
保留中のSIO命令を実行したことは、第6図に示すチ
ャネル・ステ゛一タスにおいてCRIビットがセットさ
れることでプログラムに報告される。
サブチャネルの割込みスキャンで検出された割込み保留
のサブチャネルによる割込みに伴ってCRIビットが報
告された場合には、TIビットあるいはPCIビットと
ともにCRIビットがセットされている。
どのサブチャネルも割込み保留でない場合にCRIビッ
トが報告される場合にはTIビット、PCIビットはリ
セットされている。
CRIビットをチャネル・ステータスによってプログラ
ムに報告するとBPUIFRの保留命令実行完了ビット
はリセットされる。
以上のようにして、SIO命令の保留と実行およびプロ
グラムに対する報告が行われるが、要約すると、 1.チャネル装置がインタフェース使用中にSIO命令
の発行を行うと、コンディション・コードが「1」にな
って命令実行が完了し、MM上に書込まれるチャネル・
ステータスは全ビットリセットされていで、他の要因で
コンディション・コードが「1」となった場合と区別さ
れる。
2.チャネルがSIO命令を保留中にSIO命令を発行
するとコンディション・コードが「2」になって命令実
行が完了する。
3.チャネルが、保留中のSIO命令を実行すると、割
込みが発生し、プログラムにはチャネル・ステータスの
CRIビットがセットされることによってこのことが報
告される。
プログラムは新たなSIO命令を発行することができる
(6)本発明の効果 以上述べた如き構成であるから、本発明にあっては次の
如き効果を得ることができる。
1.8IO命令をチャネルに保留させておくことによっ
て、入出力インタフェースの使用を終了すると直ちに新
たなSIO命令を実行することが可能であり、チャネル
の利用効率を向上できる。
2.プログラムによるチャネルの入出力インタフェース
使用状態の管理を正確に行えるようになり、従って、S
IO命令発行においてコンディション・コードが「2」
となる場合を減少することが可能であり、システム・オ
ーバ・ヘッドの軽減を行うことができる。
【図面の簡単な説明】
第1図は電子計算機システムの構成例、第2図はチャネ
ルアドレスワード、チャネル・コマンド・ワードおよび
チャネル・ステータス・ワードのフォーマット図、第3
図はブロック・マルチプレクサ・チャネルりブロック図
、第4図は第3図めBPUインタフェース・レジスタ3
7を詳細に示した図、第5図はサブチャネル・メモリの
フォーマット図、第6図は第2図一c O)チャネル・
ステータスをより詳細に示した図である。 30:チャネル・アドレス・レジスタ、31:チャネル
・コマンド・レジスタ1、32:チャネル・コマンド・
レジスタ2、33:はん用レジスタ、34:演算器、3
5:サブチャネル・メモリ・アドレス・レジスタ、36
:サブチャネル・メモIJ、3 7 : BPUインタ
フェース・レジスタ、38 :MMアドレス・レジスタ
、39:MMデータ・レジスタ、4Ll:I/Oデータ
・バツファ、41:チャネル内部バス、50:BPUイ
ンタフェース、51:MMインタフェース、52:入出
力インタフェース。

Claims (1)

    【特許請求の範囲】
  1. 1 主記憶装置と入出力装置との間でのデータ転送を制
    御するチャネル装置において、中央処理装置からの入出
    力命令起動に対して、入出力インタフェースが使用中で
    ない場合は起動を開始し、使用中の場合は該入出力命令
    を記憶保留可能であれば記憶保留し、上記中央処理装置
    からの入出力命令起動に対して入出力インタフェースが
    使用中でない場合と記憶保留した場合とで異なる状態表
    示を中央処理装置に行なうようにすると共に、入出力イ
    ンタフェース使用終了を検出すると入出力命令を保留し
    ていると保留中の入出力命令を優先的に実行して入出力
    命令保留を解除し、保留していた入出力命令を実行した
    ことを中央処理装置へ割込みによって知らせることを特
    徴とするチャネル装置。
JP50133093A 1975-11-07 1975-11-07 チヤネルソウチ Expired JPS5837578B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50133093A JPS5837578B2 (ja) 1975-11-07 1975-11-07 チヤネルソウチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50133093A JPS5837578B2 (ja) 1975-11-07 1975-11-07 チヤネルソウチ

Publications (2)

Publication Number Publication Date
JPS5257743A JPS5257743A (en) 1977-05-12
JPS5837578B2 true JPS5837578B2 (ja) 1983-08-17

Family

ID=15096672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50133093A Expired JPS5837578B2 (ja) 1975-11-07 1975-11-07 チヤネルソウチ

Country Status (1)

Country Link
JP (1) JPS5837578B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6174900U (ja) * 1984-10-20 1986-05-20

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53145441A (en) * 1977-05-25 1978-12-18 Hitachi Ltd Restarting system for input/output device
JPS5757332A (en) * 1980-09-24 1982-04-06 Nippon Telegr & Teleph Corp <Ntt> Input-output control system
JPS59195729A (ja) * 1983-04-20 1984-11-06 Fujitsu Ltd 入出力装置制御方式
JPS60238959A (ja) * 1984-05-11 1985-11-27 Nec Corp 入出力装置起動方式
JPS6146545A (ja) * 1984-08-11 1986-03-06 Fujitsu Ltd 入出力命令制御方法
JPS63307565A (ja) * 1987-06-09 1988-12-15 Fujitsu Ltd チャネル処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933534A (ja) * 1972-07-26 1974-03-28
JPS4938530A (ja) * 1972-06-30 1974-04-10

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4938530A (ja) * 1972-06-30 1974-04-10
JPS4933534A (ja) * 1972-07-26 1974-03-28

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6174900U (ja) * 1984-10-20 1986-05-20

Also Published As

Publication number Publication date
JPS5257743A (en) 1977-05-12

Similar Documents

Publication Publication Date Title
CA2012400C (en) Command delivery for a computing system
US4410942A (en) Synchronizing buffered peripheral subsystems to host operations
US4396984A (en) Peripheral systems employing multipathing, path and access grouping
US3728693A (en) Programmatically controlled interrupt system for controlling input/output operations in a digital computer
US4271466A (en) Direct memory access control system with byte/word control of data bus
US4435762A (en) Buffered peripheral subsystems
US5448702A (en) Adapters with descriptor queue management capability
EP0141742A2 (en) Buffer system for input/output portion of digital data processing system
EP0071782B1 (en) Multi subchannel adapter with a single status/address register
US4347567A (en) Computer system apparatus for improving access to memory by deferring write operations
US4040037A (en) Buffer chaining
JPS5837578B2 (ja) チヤネルソウチ
JPH0981533A (ja) プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ
JPS63305445A (ja) 電源切断時のデ−タ書込み方式
US3729716A (en) Input/output channel
JP3211264B2 (ja) 外部バス制御方式
JPH0219494B2 (ja)
US6247093B1 (en) Data processing apparatus for executing synchronous instructions prior to executing asynchronous instructions
JP3273191B2 (ja) データ転送装置
JP2533886B2 (ja) デ―タ転送方式
JPH02730B2 (ja)
JPH0425581B2 (ja)
JPH0424733B2 (ja)
JPS5921051B2 (ja) 通信制御装置
JP2752834B2 (ja) データ転送装置