JPS59195729A - 入出力装置制御方式 - Google Patents
入出力装置制御方式Info
- Publication number
- JPS59195729A JPS59195729A JP6939983A JP6939983A JPS59195729A JP S59195729 A JPS59195729 A JP S59195729A JP 6939983 A JP6939983 A JP 6939983A JP 6939983 A JP6939983 A JP 6939983A JP S59195729 A JPS59195729 A JP S59195729A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- output
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は上位装置に接続され、入出力装置を制御する入
出力制御装置に係り、特にチャネルに対し入出力装置使
用中の報告を行った後の再起動の処理を短縮する入出力
装置制御方式に関する。
出力制御装置に係り、特にチャネルに対し入出力装置使
用中の報告を行った後の再起動の処理を短縮する入出力
装置制御方式に関する。
（ｂ）従来技術と問題点
従来の入出力装置制御方式では、入出力装置が使用中の
為チャネルからの入出力要求に対し使用中報告を行った
後に入出力装置が使用可能となり、入出力制御装置に対
し入出力装置より使用可能の割り込み信号が入ると、入
出力制御装置は該入出力装置を選択し、該入出力装置の
状態を確認した後一旦該入出力装置を開放してからチャ
ネルに割り込み、中央処理装置からの再起動により改め
て該入出力装置の選択を行っていた。従って同一の入出
力装置に対し入出力装置選択のシーケンスが２度実行さ
れる為中央処理装置の負荷を重くし計算機システム全体
の処理効率を低下させる欠点がある。
為チャネルからの入出力要求に対し使用中報告を行った
後に入出力装置が使用可能となり、入出力制御装置に対
し入出力装置より使用可能の割り込み信号が入ると、入
出力制御装置は該入出力装置を選択し、該入出力装置の
状態を確認した後一旦該入出力装置を開放してからチャ
ネルに割り込み、中央処理装置からの再起動により改め
て該入出力装置の選択を行っていた。従って同一の入出
力装置に対し入出力装置選択のシーケンスが２度実行さ
れる為中央処理装置の負荷を重くし計算機システム全体
の処理効率を低下させる欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点を除く為、入出力装置選択シー
ケンスを１度に減少させ、計算機システムの処理効率を
向上させる入出力装置制御方式を提供することにある。
ケンスを１度に減少させ、計算機システムの処理効率を
向上させる入出力装置制御方式を提供することにある。
（ｄ）発明の構成
本発明の構成は上位装置に接続されて動作する入出力装
置を制御する入出力制御装置に於いて、前記入出力装置
に対する前記上位装置からの人出力要求に対し、使用中
の応答を返した場合、当該入出力装置が使用可能状態に
なった場合、該入出力装置の選択を行うようにしたもの
である。
置を制御する入出力制御装置に於いて、前記入出力装置
に対する前記上位装置からの人出力要求に対し、使用中
の応答を返した場合、当該入出力装置が使用可能状態に
なった場合、該入出力装置の選択を行うようにしたもの
である。
（ｅ）発明の実施例
本発明は入出力装置使用中の報告を上位装置に行った後
、入出力装置からの使用可能報告のシーケンスで該入出
力装置を選択したままとし、入出力装置使用可能の報告
を受けた上位装置からの再起動では入出力装置の選択を
実行する必要を無くし、処理の高速化を実現したもので
ある。
、入出力装置からの使用可能報告のシーケンスで該入出
力装置を選択したままとし、入出力装置使用可能の報告
を受けた上位装置からの再起動では入出力装置の選択を
実行する必要を無くし、処理の高速化を実現したもので
ある。
図は本発明の一実施例を示す回路のブロック図である。
チャネル１の端子Ａより入出力要求が入出力制御装置２
のＡＮＤ回路４と５に入る。この場合通常はフリップフ
ロップ７がリセット状態である為、ＮＯＴ回路６の出力
がオンとなりＡＮＤ回路５がオンとなる。従ってＯＲ回
路１４を経て入出力装置３の端子りに“ｌ”が送出され
る。入出力装置３は端子り、！＋＜“１”となったこと
で入出力選択要求が発行されたことを知り、使用可能か
どうかをチェックする。使用可能ならば入出力装置選択
済みの信号として、端子Ｅを“１″とする。
のＡＮＤ回路４と５に入る。この場合通常はフリップフ
ロップ７がリセット状態である為、ＮＯＴ回路６の出力
がオンとなりＡＮＤ回路５がオンとなる。従ってＯＲ回
路１４を経て入出力装置３の端子りに“ｌ”が送出され
る。入出力装置３は端子り、！＋＜“１”となったこと
で入出力選択要求が発行されたことを知り、使用可能か
どうかをチェックする。使用可能ならば入出力装置選択
済みの信号として、端子Ｅを“１″とする。
従ッ７ Ａ Ｎ Ｄ ［ｉｉｌ路１３はオンとなりＯＲ
回路１５を経てフリップフロップ７にリセット信号を送
出すると共に、入出力袋Ｎ３を制御する次のシーケンス
を進める。
回路１５を経てフリップフロップ７にリセット信号を送
出すると共に、入出力袋Ｎ３を制御する次のシーケンス
を進める。
入出力装置３が使用不可能の場合は端子Ｅは“０”のま
まである為、ＮＯＴ回路Ｉ２の出力はオンとなりＡＮＤ
回Ｗ＆１１がオンとなる。従ってフリップフロップ８が
セットされると共にチャネル１の端子Ｂに“１″が送出
され、チャネル１に入出力装置使用中の報告を行う。入
出力装置３が使用可能となると端子Ｆを”１”とする。
まである為、ＮＯＴ回路Ｉ２の出力はオンとなりＡＮＤ
回Ｗ＆１１がオンとなる。従ってフリップフロップ８が
セットされると共にチャネル１の端子Ｂに“１″が送出
され、チャネル１に入出力装置使用中の報告を行う。入
出力装置３が使用可能となると端子Ｆを”１”とする。
フリップフロップ８がセントされている為、ＡＮＤ回路
９はオンとなりＯＲ回路１４を経て端子りに“１”を送
出する。入出力装置３は使用可能かどうか再度チェック
し、使用可能であれば端子Ｅを“１”とする。従ってＡ
ＮＤ回路１０はオンとなりフリップフロップ８をリセッ
トし、フリップフロップ７をセットすると共に端子Ｃを
“１″とし、チャネル１に対し入出力装置３の使用可能
割り込みを行う。フリップフロップ７がセットされてい
る為、チャネル１から再度の起動に対しＡＮＤ回路４が
オンとなり、ＯＲ回路１５を経て直ちに入出力装置３を
制御する次のシーケンスに入ることで、入出力装置選択
のシーケンスをバイパスすることが出来る。
９はオンとなりＯＲ回路１４を経て端子りに“１”を送
出する。入出力装置３は使用可能かどうか再度チェック
し、使用可能であれば端子Ｅを“１”とする。従ってＡ
ＮＤ回路１０はオンとなりフリップフロップ８をリセッ
トし、フリップフロップ７をセットすると共に端子Ｃを
“１″とし、チャネル１に対し入出力装置３の使用可能
割り込みを行う。フリップフロップ７がセットされてい
る為、チャネル１から再度の起動に対しＡＮＤ回路４が
オンとなり、ＯＲ回路１５を経て直ちに入出力装置３を
制御する次のシーケンスに入ることで、入出力装置選択
のシーケンスをバイパスすることが出来る。
（ｆ）発明の効′果
以上説明した如く、本発明は入出力装置選択シーケンス
を１度に減少させ、針算機システムの処理効率を向上さ
せる為、その効果は大なるものがある。
を１度に減少させ、針算機システムの処理効率を向上さ
せる為、その効果は大なるものがある。
図は本発明の一実施例を示す回路のブロック図である。
１はチャネル、２波入出方制御装置、３は入出力装置、
７．８はフリップフロップである。
７．８はフリップフロップである。
Claims (1)
- 上位装置に接続されて動作する入出力装置を制御する入
出力制御装置に於いて、前記入出力装置に対する前記上
位装置からの入出力要求に対し、使用中の応答を返した
場合、当該入出力装置が使用可能状態になった場合、該
入出力装置の選択を行うようにしたことを特徴とする入
出力装置制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6939983A JPS59195729A (ja) | 1983-04-20 | 1983-04-20 | 入出力装置制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6939983A JPS59195729A (ja) | 1983-04-20 | 1983-04-20 | 入出力装置制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59195729A true JPS59195729A (ja) | 1984-11-06 |
Family
ID=13401481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6939983A Pending JPS59195729A (ja) | 1983-04-20 | 1983-04-20 | 入出力装置制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59195729A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5257743A (en) * | 1975-11-07 | 1977-05-12 | Hitachi Ltd | Channel equipment |
-
1983
- 1983-04-20 JP JP6939983A patent/JPS59195729A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5257743A (en) * | 1975-11-07 | 1977-05-12 | Hitachi Ltd | Channel equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62227243A (ja) | 伝送制御方式 | |
| JPS59195729A (ja) | 入出力装置制御方式 | |
| JP3052595B2 (ja) | 計算機冗長制御方式 | |
| JPH05189232A (ja) | 自動化装置およびその作動方法 | |
| JPS60168240A (ja) | 割込処理回路 | |
| JPS629418A (ja) | タイマ制御方式 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPS6152752A (ja) | 異常表示回路 | |
| JPS6038951A (ja) | 通信処理装置 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JPS5826057B2 (ja) | 複合コンピュ−タシステム | |
| JP2917369B2 (ja) | 回線ネットワークコントローラ | |
| JPH05130656A (ja) | ２重化制御処理装置運転動作モード切替方法および複数の被制御装置に対する２重化制御処理装置による制御処理方法 | |
| JPS63157239A (ja) | デ−タ処理装置 | |
| JPS59227094A (ja) | 電子計算機 | |
| JPH0535460B2 (ja) | ||
| JPS6155769A (ja) | バス制御方式 | |
| JPH0668015A (ja) | アサイン情報保持回路 | |
| JPH06348536A (ja) | 遠隔診断装置 | |
| JPH0740229B2 (ja) | 割り込み入力信号制御方式 | |
| JPS62191955A (ja) | Ｄｍａ転送方式 | |
| JPH05158718A (ja) | 集積回路 | |
| JPH0253170A (ja) | 制御装置 | |
| JPS58203539A (ja) | デ−タ処理装置 | |
| JPH04352215A (ja) | キー処理装置 |