JPS63157239A

JPS63157239A - デ−タ処理装置

Info

Publication number: JPS63157239A
Application number: JP30702186A
Authority: JP
Inventors: Yoshiro Kamata; 鎌田　好郎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-12-22
Filing date: 1986-12-22
Publication date: 1988-06-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、中央処理装置からの入出力命令により起動さ
れ、主記憶上の制御情報を使用し、高優先レベル、低優
先レベルの２つの処理レベルを持ち、各処理レベルの組
合せによりデータ転送、報告等の処理を行なうデータ処
理装置に関する。

〔従来の技術〕

従来、高優先レベル、低優先レベルの２つのファームウ
ェア処理レベルを使用し、中央処理装置からの入出力命
令により起動され、主記憶上の制御情報を使用し、サー
ビスニード処理、チェインコマンド処理、チェインデー
タ処理、ページオーバ処理、障害処理等を行なっている
データ処理装置では、チェインコマンド処理、チェイン
データ処理およびページオーバ処理等のようにコマンド
オーバラン、データオーバランを発生するような処理は
高優先レベルで処理しなければならない。データオーバ
ランやコマンドオーバランはデータチェイン処理やコマ
ンドチェイン処理に時間がかかりすぎ、次に転送するデ
ータやコマンドが周辺処理装置に規定時間以内に転送さ
れない場合や周辺処理装置からのデータを受は付けられ
ない時に発生する。このため、高優先のレベル処理では
、次に高優先度の割込があった場合にすぐ転送すべきア
ドレス／バイトカウント等を与えるため□に現在のコマ
ンドおよびデータを転送すべきアドレス、バイトをデー
タ転送制御部およびチャネルに与えるばかりでなく、次
のチャネルワード（コマンド、フラグ、アドレス、バイ
トカウント等）を先取りして、データ転送制御部、チャ
ネルにすぐ送出出来るように編集をしている。

〔発明が解決しようとする問題点〕

上述した従来のデータ処理装置は、高優先処理レベルの
中で次のチャネルコマンドワードの先取り作業を行なっ
ているために、他のチャネルの高優先度のレベルの要求
処理が前の高優先度の先取り作業が終了するまで実行出
来なく待たされてしまい、特に装置規模が大きくなり、
１装置で多数のチャネルを制御する装置では他チャネル
との高優先レベル処理競合の確率が増大し、待時間が増
太し、コマンドやデータオーバランの確率が増大すると
いう欠点や先取りの時に障害が発生した時には装置障害
になるという欠点がある。

〔問題点を解決するための手段〕

本発明のデータ処理装置は、先取り処理の制御をする先取り制御回路と、先取り処理
の完了をマイクロプログラム制御部に指示する手段、先
取り制御部内での障害を検出しマイクロプログラム制御
部に障害を通知する手段を有す先取り制御部と、先取り制御部へ先取りの処理を指示するファームウェア
命令と、先取り制御部の接続、切り離しを制御するフリ
ップフロップを有するマイクロプログラム制御部を有し
ている。

〔作用〕

このように、従来、高優先度レベルで処理していたチャ
ネルコマンドワードの先取り処理およびページの先取り
処理を先取り制御部で行なうことにより、マイクロプロ
グラム制御部での高優先度の処理時間が短かくなり、他
の高優先度処理を動作出来、高優先度処理要求の待時間
が短かくなりチェインコマンド、チェインデータのオー
バラン確率を少なくすることができ、また先取り処理と
高優先度処理が平行して動作出来ることにより、処理能
力も向上し、さらに先取り制御部の切り離し／接続を制
御出来るようにしたことにより、装置の信頼性が向上す
る。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のデータ処理装置の一実施例の構成と他
装置との接続を示す図である。

データ処理装置１はメモリアクセス制御部３を通して信
号線１００によりシステム制御装置２と接続されている
。データ処理装置１はメモリアクセス制御部３、マイク
ロプログラム制御部４、データ転送制御部５、チャネル
選択部６、チャネル７１＋７２．・・・７ｎ−１＋７１
＋、先取り制御部８より構成され、各々信号線１０１．
１０２．１０３．１０４．１０５゜１０８、〜１０８ｎ
、　１０？、　１０８により接続され、各ユニット間で
情報を与えながら入出力処理を行なっている。

第２図は先取り制御部８とマイクロプログラム制御部４
の構成を示す図である。

マイクロプログラム制御部４は、マイクロプログラム制
御回路１０、割込割出制御回路１２、セレクタ１３、チ
ャネル番号保持レジスタ１１、比較回路１４、アンド回
路１Ｂから構成され、先取り制御部８は先取り制御回路
２１、先取り処理完了指示手段２０、障害検出回路２２
で構成されている。マイクロプログラム制御回路１０と
割込割出制御回路１２は信号線５９によりお互い制御し
あう０割込割出制御回路１２にはデータ転送制御部５、
チャネル選択部６からの割込信号５２．５３が入力され
る。また、割込信号５２．５３といっしょに送出されて
くる実行チャネル番号は信号線５０．５１を通してセレ
クタ１３に入力される。セレクタ１３のセレクト信号５
８は割込割出制御回路１２より与えられる。セレクタ１
３の出力信号５４はチャネル番号保持レジスタ１１と比
較回路１４に入力される。チャネル番号保持レジスタ１
１の出力信号５５は、比較器１４、マイクロプログラム
制御回路ｌＯ１先取り制御部８に入力される。比較回路
１４にはチャネル番号保持レジスタ１１の出力信号５５
とセレクタ１３の出力信号５４が入力され、比較一致す
ると論理値“ｌ”の一致信号５７が割込割出制御回路１
２に与えられ１割込信号５２．５３と共に割込割出制御
回路１２への制御信号として使用される。また、割込が
認められると論理値“１″のチャネル番号保持レジスタ
１１のセット信号５６が出力される、マイクロプログラ
ム制御回路１０から先取り制御部８への先取り処理を指
示するファームウェア命令が指定された時論理値“１”
になる信号６０は先取り制御部８を接続するか切り離す
かを制御するフリップフロップ（コネクションレジスタ
）１５の出力信号６３とともにアンド回路１６に入力さ
れ、出力信号６４を先取り制御回路２１へのシーケンス
起動信号として与える。起動するチャネル番号はチャネ
ル番号保持レジスタ１１の出力信号５５により与えられ
る。マイクロプログラム制御回路１０と先取り制御回路
２１との間はデータ線６１により接続されている。この
データ線６１では先取りのために必要なデータおよび先
取り完了後の必要データが送受信される。また、先取り
制御回路２１での先取りが完了すると先取り制御回路２
１の出力信号６６が論理値“ｌ”になり、先取り処理完
了指示手段２０に入力される。先取り処理完了指示手段
２０は信号線６２でマイクロプログラム制御゛向路１０
に先取り処理の完了を通知する。また、先取り制御部８
内の障害検出回路２２は障害を検出すると論理値“１”
の信号Ｂ５をマイクロプログラム制御回路１０に報告す
る。

次に、本実施例の動作について説明する。

データ転送制御部５あるいはチャネル選択部６から高優
先度の割込要求５２．５３があった場合１割込割出制御
回路１２で優先度がとられ、選択信号５８によりセレク
タ１３でチャネル番号５０あるいは５１が選択されチャ
ネル番号保持レジスタ１１に設定される。また、割込指
示があったことは信号線５９によりマイクロプログラム
制御回路ｌＯに通知される。

本通知を受けることによりマイクロプログラム制御回路
ｌＯは、チャネル番号保持レジスタ１１に保持されてい
るチャネル番号に対する高優先レベルのマイクロプログ
ラム処理を開始する０本割込がデータ転送制御部５から
のチェインデータ割込であった場合、マイクロプログラ
ム制御回路１０はデータ転送制御部５にバイトカウント
とアドレス、また割り込んだチャネルにはバイトカウン
トを設定してチェインデータを指示する。この後、次の
チェインデータ割込のために次に送出すべきチャネルコ
マンドワードを先取りにいかなければならない、マイク
ロプログラム制御回路１Ｇは、先取りに必要なデータを
信号線６１を通して先取り制御回路２１に与え、先取り
処理開始を指示するファームウェア命令を発行すると信
号６０が論理値“１′になる。コネクションレジスタ１
５が論理値“１′”の時、先取り処理の開始を指示する
信号８４が論理値“１″になる。これにより先取り制御
回路２１は次に必要なチャネルコマンドワードを、与え
られたデータを元に主記憶装置にとりにいく。

先取り処理が完了すると論理値″１”の信号８８が先取
り処理完了指示手段２０に入力される。先取り処理完了
指示手段２０は先取りが完了したことを信号ｙｊ８２に
よりマイクロプログラム制御回路ｌＯに報告する。また
、この先取り処理とは別にマイクロプログラム制御部４
では他の高優先度レベルの処理が有効になり、前のチャ
ネルの先取り処理完了を待たずに他のチャネルの高優先
度処理を実行することができる。また、先取り制御部８
内の障害検出回路２２で障害を検出すると、障害報告が
信号線６５によりマイクロプログラム制御回路ｌＯに行
なわれる。マイクロプログラム制御回路１０では本障害
処理の中でコネクションレジスタ１５を論理値１１０１
１にして先取り制御部８を切り離すことが出来る。上記
のような制御をすることにより先取り制御部８内に障害
が発生しても装置障害にしないで、先取り制御部８を切
り離してマイクロプログラム制御部４で先取り処理を代
行して行なうことも出来る。

〔発明の効果〕

以上説明したように本発明は、従来高優先度しベルで処
理していたチャネルコマンドワードの先取り処理および
ページの先取り処理を先取り制御部で実行出来るように
することにより、マイクロプログラム制御部での高優先
度の処理時間を短かくし、他の高優先度処理を動作出来
、高優先度処理要求の待時間を短かくしチェインコマン
ド、チェインデータのオーバラン確率を少なくすること
ができる効果があり、また先取り処理と高優先度処理が
平行して動作出来るようにしたことにより、処理能力も
向上し、さらに先取り制御部の切り離し／接続を制御出
来るようにしたことにより、装置の信頼性を向上できる
効果がある。

【図面の簡単な説明】

第１図は本発明のデータ処理装置の一実施例の構成と他
装置との接続を示す図、第２図は第１図中の先取り制御
部８とマイクロプログラム制御部４の構成を示す図であ
る。ｌ・・・データ処理装置、２・・・システム制御装置、３・・・メモリアクセス制御部、４・・・マイクロプログラム制御部、５・・・データ転送制御部、６・・・チャネル選択部、７１．７２．・”　７　ｎ−１，７ｎ・・・チャネル、
８・・・先取り制御部、１０・・・マイクロプログラム制御回路、１１・・・チ
ャネル番号保持レジスタ、１２・・・割込割出制御回路
、１３・・・セレクタ、１４・・・比較器、２０・・・先取り処理完了指示手段、１５・・・コネクションレジスタ、１６・・・アンド回路。２１・・・先取り制御回路、２２・・・障害検出回路。

Claims

【特許請求の範囲】中央処理装置からの入出力命令により起動され、主記憶
上の制御情報を使用し、高優先レベル、低優先レベルの
２つの処理レベルを持ち、各処理レベルの組合せにより
データ転送、報告等の処理を行なうデータ処理装置にお
いて、先取り処理の制御をする先取り制御回路と、先取り処理
の完了をマイクロプログラム制御部に指示する手段と、
先取り制御部内での障害を検出しマイクロプログラム制
御部に障害を通知する手段を有する先取り制御部と、先取り制御回路へ先取りの処理を指示するファームウェア命令と、先取り制御部の接続／切り離し
を制御するフリップフロップを有するマイクロプログラ
ム制御部を有することを特徴とするデータ処理装置。