JPH0154730B2 - - Google Patents

Info

Publication number
JPH0154730B2
JPH0154730B2 JP59245772A JP24577284A JPH0154730B2 JP H0154730 B2 JPH0154730 B2 JP H0154730B2 JP 59245772 A JP59245772 A JP 59245772A JP 24577284 A JP24577284 A JP 24577284A JP H0154730 B2 JPH0154730 B2 JP H0154730B2
Authority
JP
Japan
Prior art keywords
data
signal
transfer
service
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59245772A
Other languages
English (en)
Other versions
JPS61123938A (ja
Inventor
Kazuyoshi Myazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59245772A priority Critical patent/JPS61123938A/ja
Publication of JPS61123938A publication Critical patent/JPS61123938A/ja
Publication of JPH0154730B2 publication Critical patent/JPH0154730B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ブロツク・マルチプレツサ・チヤネ
ル(以下BMCと略称する)に接続される入出力
制御装置に係り、特に、高速ではあるが、前のデ
ータの受信確認をしないうちに次のデータを送信
してしまう所謂オーバランを起す可能性のあるデ
ータストリーミング機構転送と、低速ではある
が、データ受信を確認して送信するので、オーバ
ーランが起こりえず、信頼性の高いインターロツ
ク転送を切換えて転送を実行する入出力制御装置
のリトライ方式に関する。
集積回路技術の発展に伴い、計算機と通信との
融合化はますます重要視されてきた。そして、大
型計算機内部においても、機能分散化の傾向を高
めて、コストパフオーマンスを向上させることが
望まれている。その中でも、特に、中央演算装置
(CPU)と、BMCを介してそれに接続された入
出力装置とのデータ転送を高速且つ誤りなく実行
することは重要である。この場合、入出力装置
は、入出力制御装置を介してBMCとデータ転送
することになる。BMCと入出力制御装置間のデ
ータ転送方式には、データストリーミング機構転
送方式とインターロツク転送方式とがある。デー
タストリーミング方式は、DMAのような連続デ
ータを転送する場合、前のデータを受信側が受信
したという前提で送信側から次のデータを送信し
ていく方式である。このため、この方式は高速転
送が可能であるが、受信側で受信準備が出来なか
つた場合には、オーバーランとなる可能性があ
る。一方、インターロツク転送方式は、送信側は
受信側で次のデータを受信したことを確認してか
ら次のデータを送信していく方式である。この方
式では、オーバーランを起す可能性はないが、連
続データを転送する場合には、低速となる。
〔従来の技術〕
BMC―入出力制御装置間でデータストリーミ
ング機構でデータ転送を行つている場合、システ
ムが過負荷状態となつてオーバーランが起きてリ
トライ・アウトが発生した場合、ソフトウエア例
えばOSに割込みを起し、それによつて転送のリ
トライを最初から行つていた。
〔発明が解決しようとする問題〕
このため、OSのオーバーヘツドが膨大になる
ばかりでなく、システムのスループツトが低下す
るという問題があつた。
〔問題点を解決するための手段〕
本発明の目的は、システムの過負荷状態におい
ても、リトライ・アウトを防止し、OSのオーバ
ーヘツドを減少させ、高速なデータ転送を可能と
する入出力制御装置のリトライ方式を提供するも
のである。
本発明によれば、ブロツク・マルチプレツサ・
チヤネルに接続される入出力制御装置において、
データストリーミング機構転送とインターロツク
転送を切換える制御回路を有し、データストリー
ミング機構転送において、オーバーランを起した
場合は、リトライ時にインターロツク転送に切換
えることを特徴とした入出力制御装置のリトライ
方式を提供する。
〔発明の作用〕
本発明は、データストリーミング機構転送方式
と、インターロツク転送方式との2つの方式を入
力装置が具備し、通常のデータ転送時において
は、データストリーミング機構転送方式で転送を
行い、リトライ時には、インターロツク転送方式
を行わせることにより、データ転送中のオーバー
ランの繰り返しによつて起こるリトライ・アウト
を防止することが出来るようにした。
〔発明の実施例〕
次に、本発明のリトライ方式の転送方式を第2
図のタイミングチヤートで説明する。
先ず、データストリーム方式について述べる
と、I/0は、データイン信号から立ち上げ、連
続してサービスイン信号を立ち上げ、チヤネル側
に送信する。チヤネル側はサービスイン信号を確
認すると、サービスアウト信号を出力する。この
場合は、I/0からチヤネルデータを送る場合で
あつて、サービスイン信号とデータイン信号が交
互に一定時間ずつ出力され、データイン信号およ
びサービスイン信号の出力時にバスイン信号とし
てバス上にはリードデータが出力される。すなわ
ちこの動作はデータがI/0からチヤネルに転送
されるリードオペレーシヨンである。
サービスイン信号がI/0から出力され、その
サービスイン信号が立ち下がつた時点でデータイ
ン信号が立ち上がることによつてデータがデータ
バスに乗せられることになり、サービスイン信号
を確認することにより、チヤネル側からサービス
アウト信号を出力する。
すなわち、サービスアウト信号を立ち上げるこ
とによつて、チヤネルはデータバスのデータを受
信したことをI/0側に知らせる。また、この時
I/0からデータイン信号が一定時間出力された
のち、チヤネルは、データを受けとるとデータア
ウト信号を出力する。従つて、データストリーミ
ング機構転送方式においては、I/0からデータ
をチヤネル側に渡す場合、サービスイン信号は一
定時間出力された後、I/0自身が勝手に立ち下
がることになる。したがつて、サービスイン信号
が出力されて、その後、データイン信号がI/0
から出力されると、バス上のデータは、チヤネル
側に転送されて受信されたことを前提として、
I/0はサービスイン信号、及びデータイン信号
を立ち下げる。すなわち、データイン信号(サー
ビスイン信号)の立ち上がりをチヤネル側が検出
してデータを受信できる状態である場合には、デ
ータアウト信号(サービスアウト信号)を必ず出
してくることを前提として、I/0はデータイン
(サービスイン)を自分で立ち下げてしまうこと
になる。
従つて、I/0からチヤネル側に複数のデータ
が転送され、それらが確実に受信された場合に
は、I/0からのサービスイン(データイン)信
号の個数とチヤネルからのサービスアウト(デー
タアウト)信号の個数は等しくなる、I/0が複
数のデータを連続してチヤネル側に渡す場合、サ
ービスイン(データイン)信号を複数回立ち上げ
ることになる。この時、途中でチヤネル側がそれ
ら全てのデータのうち、データ受け取りの準備が
出来ないために、サービスイン(データイン)信
号の立ち上がりに対して、サービスアウト(デー
タアウト)信号を返すことが出来ないまま、次の
サービスイン信号がI/0から出力される。この
場合には、チヤネルは、データを受信出来なくな
る状態となるので、オーバーランをおこすことに
なる。従つて、このようなデータストリーム方式
は、転送速度は高いがデータがチヤネル側に転送
されたかどうかにかかわらずに、I/0側で一方
的にサービスイン(データイン)信号を立ち下げ
てしまうので、このようなオーバーランが起る場
合がある。
一方、インターロツク方式は、上述したデータ
ストリーミング機構転送方式とは異なり、I/0
側はサービスアウト信号の立ち上がりを確認して
からサービスイン信号を立ち下げる方式である。
このインターロツク方式では、まず、サービスイ
ン信号がI/0側からチヤネル側に出力される。
そして、チヤネルはそのサービスイン信号を検知
して、データバス上にあるデータを、自分自身が
受け入れることができる場合、サービスアウト信
号を出し、受信できる状態でなければサービスア
ウト信号をI/0側に出力しない。一方、I/0
は、チヤネルからのサービスアウト信号が入力さ
れない限り、サービスイン信号を立ち上げたま
ま、待ち状態になり、その間データバス上にデー
タを保持しておく。そして、チヤネル側が、その
データバス上のデータを受信出来る状態になつた
時、はじめて、サービスアウト信号を立ち上げ
る。そして、I/0は、そのサービスアウト信号
の立ち上がりを検出して、はじめてサービスイン
信号を立ち下げることになる。すなわち、I/0
側からみると、自分が出力したデータが確実にチ
ヤネル側に転送され、受信されたことを確認でき
ることになる。そして、かかる確認を行つた上で
I/0は次のデータに対して同じことを行うので
ある。
従つて、インターロツク方式は、データの1つ
1つを確認しながら転送するので、データ転送に
対する信頼性は向上するが、この確認するための
時間だけ、タイムロスがあるため、データストリ
ームのような連続データの転送に際しては、低速
となる。
そこで本発明は、上記2つの方式、すなわちデ
ータストリーミング機構転送方式とインターロツ
ク転送方式とを組合わせた方式であつて、データ
ストリーミング方式で実行している間に、オーバ
ーラン現象がおきた場合、データストリーミング
方式からインターロツク方式に変更することを特
徴とする。
そして、そのための手段として、I/0側にサ
ービスイン信号の出力個数を数える第1のカウン
タと、チヤネル側から入力されるサービスアウト
信号の入力数を数える第2のカウンタを使つて、
その差を検出し、その出力数と入力数の差がある
値になつたら、オーバーラン現象が起きたと判断
してフアームウエアに通知し、インターロツク方
式に変更してオーバーラン現象を除去するリトラ
イ方式である。
この場合、データストリーミング方式からイン
ターロツク方式に切り換わつてからは、1つのコ
マンドの実行が終了するまでは、インターロツク
方式が使われ、次のコマンドがDMA転送のよう
なデータストリームに適したリードオパレーシヨ
ンである場合には、再びデータストリーミング方
式で実行させる。
このようにデータストリーミング方式がらイン
ターロツク方式への切り換えでは、入出力制御装
置内にあるマイクロプログラムの制御のもとに、
転送制御部を介して行わる。
第1図は、本発明のリトライ方式の制御回路で
あつて、実線は情報の流れ、点線は制御をそれぞ
れ示す。
入出力制御装置1はデータバツフア12を介し
て入出力装置からデータを読出してチヤネルに転
送したり、チヤネルからのデータを入出力装置に
転送するための制御を実行する。この入出力制御
装置のマイクロプログラム10は、転送制御部1
1に対して、データストリーミング機構転送を先
ず指示する。これにより、転送制御部11は、中
央演算装置の主記憶装置3に接続されたチヤネル
即ちBMCと転送を行い、その結果をマイクロプ
ログラム10に報告する。この時、転送制御部1
1は、オーバーランであることを検出すると、
BMCにリトライを制御信号110で指示する。
この指示をBMCが受けとり、リトライ動作によ
つて、再度転送可能な状態になると、マイクロプ
ログラム10は、転送制御部11に対し、インタ
ーロツク転送を指示する。従つて、2度目のリト
ライによる転送はオーバーランを発生させること
なく確実に行うことが可能である。
次に、第3図において、Aはデータストリーミ
ング機構方式の初期設定用信号である。Bはフリ
ツプフロツプFFの出力であり、フアームウエア
がFFのセツト条件を制御することによつて、1
または0となる信号である。またCは、Aと、B
を入力するAND回路の出力であつて転送制御回
路11に入力されるデータストリーミング機構制
御信号である。
通常データ転送時には、切期設定により、固定
的にA=“1”となる。BはフアームウエアがA
信号をみてFFをセツトすることにより、“1”と
なる。よつて出力Cは“1”で、データストリー
ミング機構転送であることを転送制御回路11へ
出力する。
図示しない第1のカウンタと第2のカウンタの
差がある値になつてオーバーランを起し、リトラ
イモードになつたときには、A=“1”で変化し
ないがフアームウエアがFFを“0”とすること
によつて、BはB=“0”となり、従つてC=
“0”となる。C=“0”であると、転送より制御
回路11はインターロツク転送方式に切り換え
て、データ転送を行う。
次に、リトライする時のシーケンスを第2図の
タイミング図を参照して説明する。
データ転送中、I/0がオーバーランを検出し
た場合、まずステータスイン信号を立ち上げる。
この時、データバスには、ステータス情報が乗せ
られる。ステータス情報には、チヤネルエンド
(CE)、デイバイスエンド(DE)、ステータスM、
ユニツトチエツク(UCK)、マークイン(MKI)
等が含まれるが、このステータス情報が返される
と、それによつて、チヤネル側は、コマンドリト
ライ動作を起動することになる。I/0がオーバ
ーランを検出した時、ステータスイン信号と同時
にリトライ動作時に、サプレスアウト信号がチヤ
ネル側に出力される。チヤネルがこの信号を確認
すると、チヤネル側からリトライを起動する場合
には、チヤネルはアドレスアウト信号を立ち上げ
ることにより、バス上には、そのI/0のデイバ
イスアドレスを乗せる。このとき、セレクトアウ
トもチヤネル側から立ち上がるので、それを受信
したI/0はバス上に乗つているアドレスが自分
自身のデイバイスアドレスであることを確認する
ことになり、I/0はオペレーシヨナルイン信号
をチヤネル側に返す。それによつて、チヤネル側
はアドレスアウト信号を立ち下げて、それが立ち
下がつたことをI/0側が確認すると、アドレス
イン信号を立ち上げ、それとともにバス上には自
分のデイバイスアドレスが乗ることとなる。チヤ
ネル側は、この受信アドレスが送信したアドレス
と一致するかどうかを調べて同じである場合に
は、コマンドアウト信号を出力する。この時、コ
マンド(リード命令)がバス上に乗せられ、I/
0側に転送されることとなる。コマンドアウト信
号の立ち上がりをI/0が検出すると、I/0側
はアドレスイン信号を立ち下げ、それをチヤネル
側が検出すると、コマンドがI/0側に転送され
たことを確認したことになるので、コマンドアウ
ト信号を立ち下げることになる。コマンドアウト
信号が立ち下がるとステータス情報をI/0側か
らチヤネル側に転送するため、I/0はステータ
スイン信号が立ち上がると同時に、チヤネル側か
ら送つたコマンドが受けつけられたかどうかを示
すステータス情報をバス上に乗せる。そのステー
タス情報をチヤネル側が受信すると、サービスア
ウト信号が返されることとなり、この信号をI/
0が受信すると、そこから、データ転送が開始さ
れることとなる。データストリーミング方式で
は、I/0からのデータイン信号とチヤネルから
のデータアウト信号が交互に出力されると同時
に、I/0からのサービスイン信号とチヤネルか
らのサービスアウト信号も交互に出力され、デー
タバスのデータがI/0側からチヤネル側に転送
されることとなる。
すなわち、この転送がインターロツク方式であ
る場合には、I/0はサービスイン信号から立ち
上げ、それを確認すると、チヤネル側はサービス
アウト信号を出力し、その信号を確認してから
I/0はサービスイン信号を立ち下げることとな
る。
一方、この転送がデータストリーム方式である
場合には、I/0はデータイン信号から立ち上げ
て、その次にサービスイン信号を立ち上げ、一定
時間経過した後、サービスイン信号を立ち下げる
ように実行する。
上述したように、本発明によれば、I/0内部
の制御回路を用いれば、転送方式を選択時に切り
換えて、リトライを実行出来るものである。
〔発明の効果〕
本発明によれば、BMCと入出力制御装置間で
データ転送を行う場合、高速ではあるがオーバー
ランが発生し得るデータストリーミング機構転送
方式と、低速ではあるがオーバーランが発生しな
いインターロツク転送方式の2つの方式を入出力
装置が具備することにより、データ転送中のオー
バーランの繰り返しによつて起るリトライアウト
を防止することが出来、高速でしかも信頼性の高
いデータ転送を行うことが出来る。
【図面の簡単な説明】
第1図は、本発明の一実施例のブロツク図、第
2図は、上記実施例における各種の信号の動作を
示すタイミングチヤート、第3図は第1図の要部
を示すブロツク図である。 1……入出力制御装置、2……BMC(ブロツク
マルチプレクサチヤネル)、3……主記憶装置、
10……マイクロプログラム、11……転送制御
回路、12……データバツフア。

Claims (1)

    【特許請求の範囲】
  1. 1 ブロツク・マルチプレツサ・チヤネルに接続
    される入出力制御装置において、データストリー
    ミング機構転送とインターロツク転送を切り換え
    る制御回路を有し、データストリーミング機構転
    送において、オーバーランを起した場合は、リト
    ライ時にインターロツク転送に切換えることを特
    徴とした入出力制御装置のリトライ方式。
JP59245772A 1984-11-20 1984-11-20 入出力制御装置のリトライ方式 Granted JPS61123938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59245772A JPS61123938A (ja) 1984-11-20 1984-11-20 入出力制御装置のリトライ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59245772A JPS61123938A (ja) 1984-11-20 1984-11-20 入出力制御装置のリトライ方式

Publications (2)

Publication Number Publication Date
JPS61123938A JPS61123938A (ja) 1986-06-11
JPH0154730B2 true JPH0154730B2 (ja) 1989-11-21

Family

ID=17138581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59245772A Granted JPS61123938A (ja) 1984-11-20 1984-11-20 入出力制御装置のリトライ方式

Country Status (1)

Country Link
JP (1) JPS61123938A (ja)

Also Published As

Publication number Publication date
JPS61123938A (ja) 1986-06-11

Similar Documents

Publication Publication Date Title
EP0412268B1 (en) Apparatus for interconnecting a control unit having a parallel bus with a channel having a serial link
EP0009678B1 (en) Computer input/output apparatus
US4860244A (en) Buffer system for input/output portion of digital data processing system
US3886524A (en) Asynchronous communication bus
US20020116565A1 (en) USB host controller and interface with batched data transfer
US4120029A (en) Method and apparatus for recovering a signal transferred over a common bus in a data processing system
EP0088617B1 (en) Bit-oriented line adapter system
JPH0154730B2 (ja)
JPS63228856A (ja) 通信制御装置
JPS595331A (ja) 磁気デイスク・サブシステムにおける待ち合せ方式
EP0609083A1 (en) Information transfer in a data processing system
RU2018944C1 (ru) Устройство для сопряжения эвм с внешними объектами
JPH0249584B2 (ja)
JPH0574865B2 (ja)
JPH0429101B2 (ja)
JPS60144820A (ja) 入出力チヤネル処理装置
JPH0642227B2 (ja) デ−タ転送装置
JPS6337454A (ja) 非同期転送制御装置
JPH0452983B2 (ja)
JPS59165121A (ja) チヤネルのオ−バ−ラン検出回路
JPS5896326A (ja) 入出力制御方法
JPS61131154A (ja) デ−タ転送制御方式
JPH0447345B2 (ja)
JPS58213336A (ja) 通信制御装置
JPS6255182B2 (ja)