JPH04175924A - 複数os実行方式 - Google Patents
複数os実行方式Info
- Publication number
- JPH04175924A JPH04175924A JP30237490A JP30237490A JPH04175924A JP H04175924 A JPH04175924 A JP H04175924A JP 30237490 A JP30237490 A JP 30237490A JP 30237490 A JP30237490 A JP 30237490A JP H04175924 A JPH04175924 A JP H04175924A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- switching
- memory bank
- oss
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 111
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、一つのシステムで複数のOSを動作させる
ための、OS切り替え方式に関するものである。
ための、OS切り替え方式に関するものである。
一つのシステムで複数OS(Operating S
ystem)を切り替えて実行させる必要がある場合
がある。
ystem)を切り替えて実行させる必要がある場合
がある。
例えば、オンライン処理のような複雑な制御が必要な場
合や、同時に2つ以上のアプリケージ1ンプログラムを
動作させたい場合などは、多機能。
合や、同時に2つ以上のアプリケージ1ンプログラムを
動作させたい場合などは、多機能。
大容量でマルチタスク機能を備えたOSが必要であり、
文書処理2表計算のように単純な制御である市場に流通
している多量のアプリケーションプログラムを利用した
い場合はコンパクトなシングルタスクのOSを用いると
便利である。
文書処理2表計算のように単純な制御である市場に流通
している多量のアプリケーションプログラムを利用した
い場合はコンパクトなシングルタスクのOSを用いると
便利である。
これらのOSを並行して動作させることは、CPU、メ
モリ、キーボード等のハードウェア資源が競合するとい
う問題や、各OSはそれぞれ独自のメモリ制御を行うた
めメモリの排他制御を行う別のOSが必要等の問題があ
り実現が困難である。
モリ、キーボード等のハードウェア資源が競合するとい
う問題や、各OSはそれぞれ独自のメモリ制御を行うた
めメモリの排他制御を行う別のOSが必要等の問題があ
り実現が困難である。
従って、動作させ、るプログラムによってOSを切り替
えなければならない、一般にはこのOSの切り替えには
複数OSが格納された外部記憶装置から必要なOSを再
度読み込むことにより行っていた。しかし外部記憶装置
からの読み込みには多大−一/ な時間が必要であるとともに切り替え処理で、オペレー
タの処理が中断されるという問題がある。
えなければならない、一般にはこのOSの切り替えには
複数OSが格納された外部記憶装置から必要なOSを再
度読み込むことにより行っていた。しかし外部記憶装置
からの読み込みには多大−一/ な時間が必要であるとともに切り替え処理で、オペレー
タの処理が中断されるという問題がある。
これを解決する方法として、特開昭64−4838に示
すように主メモリ上へ二つのOSを読み込み、メモリを
分割して使用する方法が考えれる。
すように主メモリ上へ二つのOSを読み込み、メモリを
分割して使用する方法が考えれる。
(第2図)
〔発明が解決しようとする課題〕
上記従来技術では、主メモリを2分割し、2つのOSを
別々に外部記憶装置上より主記憶装置上にロードし格納
する。この場合主メモリを2分するため同じアドレスに
それぞれのOSをかさねて格納することができない、そ
のため、主メモリの下位アドレス等を重複して固定的に
使用するOSの組合せではメモリ上のアドレスが競合し
てしまい適用できない0本発明の目的は、主メモリの下
位アドレスを固定的に使用するOSであっても高速に切
替可能な複数OS実行方式を提供することにある。
別々に外部記憶装置上より主記憶装置上にロードし格納
する。この場合主メモリを2分するため同じアドレスに
それぞれのOSをかさねて格納することができない、そ
のため、主メモリの下位アドレス等を重複して固定的に
使用するOSの組合せではメモリ上のアドレスが競合し
てしまい適用できない0本発明の目的は、主メモリの下
位アドレスを固定的に使用するOSであっても高速に切
替可能な複数OS実行方式を提供することにある。
上記目的を達成するため、複数のメモリバンクにOSを
格納し、メモリバンク接続回路を用いて、主メモリ上の
任意のアドレスにマツピングを行うものである。OSの
他に切り替えプログラムを準備し、第1のOSでの切り
替え処理の後に切り替えプログラムに制御を渡すことで
第2のOSへの切り替えは行われる。
格納し、メモリバンク接続回路を用いて、主メモリ上の
任意のアドレスにマツピングを行うものである。OSの
他に切り替えプログラムを準備し、第1のOSでの切り
替え処理の後に切り替えプログラムに制御を渡すことで
第2のOSへの切り替えは行われる。
中央処理装置とメモリ登接続するバスに、複数のメモリ
バンクをメモリバンク接続回路によって、切り替えて接
続する。各メモリバンクには、それぞれ別のOSとその
OS下において実行されるプログラムがロードされてい
るので、計算機は複数のOSを同一環境下で実行できる
。また、メモリバンク接続回路で、メモリバンクを接続
しているため、他方のOSのデータを共有することがで
きる。
バンクをメモリバンク接続回路によって、切り替えて接
続する。各メモリバンクには、それぞれ別のOSとその
OS下において実行されるプログラムがロードされてい
るので、計算機は複数のOSを同一環境下で実行できる
。また、メモリバンク接続回路で、メモリバンクを接続
しているため、他方のOSのデータを共有することがで
きる。
以下、本発明の一実施例を図面を用いて詳細に説明する
。第1図は1本発明の一実施例の原理的構成を示した図
である。
。第1図は1本発明の一実施例の原理的構成を示した図
である。
第1図において1は中央処理装置であり、複数のメモリ
バンク11.12と任意のメモリバンクより参照可能な
共有メモリ18.メモリバンク接続回路14とを備えた
ものである。
バンク11.12と任意のメモリバンクより参照可能な
共有メモリ18.メモリバンク接続回路14とを備えた
ものである。
11.12はメモリバンクでありメモリバンク接続回路
14を用い、任意のアドレスにアドレスを変更すること
ができる。また各メモリバンクはメモリバンク接続回路
14からの命令により任意の値に変更可能なアドレスレ
ジスタ17により任意のアドレスにマツピングされる。
14を用い、任意のアドレスにアドレスを変更すること
ができる。また各メモリバンクはメモリバンク接続回路
14からの命令により任意の値に変更可能なアドレスレ
ジスタ17により任意のアドレスにマツピングされる。
第3図にメモリバンク切り替えによるOSの切り替え手
法を示す、まずメモリバンク11をメモリバンク接続回
路14により最下位アドレスに接続し外部記憶装置2よ
り第1のOSをロードする。
法を示す、まずメモリバンク11をメモリバンク接続回
路14により最下位アドレスに接続し外部記憶装置2よ
り第1のOSをロードする。
第1のOSはオペレータからの指示によりアプリケージ
1ンをロード実行する。ここで第2のOSで動作するア
プリケーションをロード実行する指示を受けた場合、第
1のOSはOS切り替え処理を行う、第1のOSは、メ
モリバンク接続回路14を用い自パンクメモリの上位ア
ドレスにメモリバンク12を接続しメモリバンク12に
第2のOSをロードする。また共有メモリ18へロード
。
1ンをロード実行する。ここで第2のOSで動作するア
プリケーションをロード実行する指示を受けた場合、第
1のOSはOS切り替え処理を行う、第1のOSは、メ
モリバンク接続回路14を用い自パンクメモリの上位ア
ドレスにメモリバンク12を接続しメモリバンク12に
第2のOSをロードする。また共有メモリ18へロード
。
実行するアプリケーション名を格納する6本処理終了後
、OSIは共有メモリ18に格納している切り替えプロ
グラムに制御を渡し、制御を渡された切り替えプログラ
ムはメモリバンク接続回路14を用いメモリバンク12
を最下位アドレスにメモリバンク11をメモリバンク1
2の上位アドレスに接続し制御をメモリバンク12のO
S2へ渡す、OS2は共有メモリ18に格納されたアプ
リケーション名を参照しアプリケーションのロード実行
を行う。
、OSIは共有メモリ18に格納している切り替えプロ
グラムに制御を渡し、制御を渡された切り替えプログラ
ムはメモリバンク接続回路14を用いメモリバンク12
を最下位アドレスにメモリバンク11をメモリバンク1
2の上位アドレスに接続し制御をメモリバンク12のO
S2へ渡す、OS2は共有メモリ18に格納されたアプ
リケーション名を参照しアプリケーションのロード実行
を行う。
以後は、それぞれのOSが実行するアプリケーションの
動作環境がOSIか○S2かを判定し、他方のOSの場
合、同様に連絡情報を共有メモリ18へ書き込み、メモ
リバンク接続回路14を用い他方のOSへ制御を渡すこ
とにより複数OSを実行させる。この場合、メモリバン
クを使用しているため、同一アドレスのメモリバンクに
複数のOSをロード、実行させることができる。
動作環境がOSIか○S2かを判定し、他方のOSの場
合、同様に連絡情報を共有メモリ18へ書き込み、メモ
リバンク接続回路14を用い他方のOSへ制御を渡すこ
とにより複数OSを実行させる。この場合、メモリバン
クを使用しているため、同一アドレスのメモリバンクに
複数のOSをロード、実行させることができる。
第5図に本発明による複数OS実行方式を実現する装置
の構成の一例を示す。
の構成の一例を示す。
1はマイクロプロセッサ(CP U)でメモリアドレス
としてアクセス可能な例えば空間4Gバイトをもつ中央
処理装置であり、メモリ上にロードされたOSあるいは
そのOS下で動作するプログラムを実行し、メモリバン
ク接続回路14の制御を行う。2は外部記憶装置であり
メモリバンク11、メモリバンク12にロード、実行さ
れる複数のOSおよびアプリケーションプログラムが格
納されている。11はマルチタスクOSであるOSAを
格納する16Mバイトの容量をもつメモリバンク1.1
2はシングルタスクOSである○SBを格納する1Mバ
イトの容量をもつメモリバンク2である。メモリバンク
接続口1lr14はメモリバンク11とメモリバンク1
2をCPUのアクセス可能な4Gバイトの空間の任意の
アドレスに接続する。
としてアクセス可能な例えば空間4Gバイトをもつ中央
処理装置であり、メモリ上にロードされたOSあるいは
そのOS下で動作するプログラムを実行し、メモリバン
ク接続回路14の制御を行う。2は外部記憶装置であり
メモリバンク11、メモリバンク12にロード、実行さ
れる複数のOSおよびアプリケーションプログラムが格
納されている。11はマルチタスクOSであるOSAを
格納する16Mバイトの容量をもつメモリバンク1.1
2はシングルタスクOSである○SBを格納する1Mバ
イトの容量をもつメモリバンク2である。メモリバンク
接続口1lr14はメモリバンク11とメモリバンク1
2をCPUのアクセス可能な4Gバイトの空間の任意の
アドレスに接続する。
共有メモリ18は、メモリバンク11.メモリバンク1
2どちらかでも参照可能なメモリでありメモリアドレス
4Gバイトの近辺に存在する。共有メモリ18にはロー
ドするプログラム名称、実行OS名、起動バンク番号、
および2つのメモリバンクを切り替えるプログラム等が
格納されている。
2どちらかでも参照可能なメモリでありメモリアドレス
4Gバイトの近辺に存在する。共有メモリ18にはロー
ドするプログラム名称、実行OS名、起動バンク番号、
および2つのメモリバンクを切り替えるプログラム等が
格納されている。
次に本発明の実施例を第6図のフローチャートに基づい
て説明する。
て説明する。
まずOSAを外部記憶装置2よりメモリバンク11にロ
ードする。■ このOSAのもとてアプリケーションのロード指示が発
行される。■ OSAのアプリケーションロード処理モジュールは、ア
プリケーションのヘッダ情報をもとに。
ードする。■ このOSAのもとてアプリケーションのロード指示が発
行される。■ OSAのアプリケーションロード処理モジュールは、ア
プリケーションのヘッダ情報をもとに。
このアプリケーションがOSAで実行されるのかO5B
で実行されるのかを判定する。■O3Aにて実行される
と判定した場合はそのままアプリケーションを実行し、
アプリケーションの実行処理後再度アプリケーションロ
ード指示を発行し■へ戻る。
で実行されるのかを判定する。■O3Aにて実行される
と判定した場合はそのままアプリケーションを実行し、
アプリケーションの実行処理後再度アプリケーションロ
ード指示を発行し■へ戻る。
OSBで実行するアプリケーションと判断した場合、O
SAはメモリバンク接続回路14を用い自分がロードさ
れているメモリバンク11の上位アドレスに、OSBを
ロードするメモリバンク12を接続しO5Bをロードす
る。次に4GB近辺の空間に存在する共有メモリ18に
、ロードするプログラム名称、実行OS8名起動パンク
号等を設定しOSAは共有メモリ18に格納されている
メモリバンク切り替えプログラムへ制御を渡す。
SAはメモリバンク接続回路14を用い自分がロードさ
れているメモリバンク11の上位アドレスに、OSBを
ロードするメモリバンク12を接続しO5Bをロードす
る。次に4GB近辺の空間に存在する共有メモリ18に
、ロードするプログラム名称、実行OS8名起動パンク
号等を設定しOSAは共有メモリ18に格納されている
メモリバンク切り替えプログラムへ制御を渡す。
制御を渡されたメモリバンク切り替えプログラムは、メ
モリバンク接続回路14を用いOSAの格納されたメモ
リバンク11と次にO3Bの格納されたメモリバンク1
2を入れ換え、O5Hの格納されたメモリバンク12を
最下位アドレスに接続し制御をO5Bへ渡す、制御を渡
された○SBは共有メモリ18に格納されたプログラム
名称等の情報に従いプログラムのロード実行を行う。
モリバンク接続回路14を用いOSAの格納されたメモ
リバンク11と次にO3Bの格納されたメモリバンク1
2を入れ換え、O5Hの格納されたメモリバンク12を
最下位アドレスに接続し制御をO5Bへ渡す、制御を渡
された○SBは共有メモリ18に格納されたプログラム
名称等の情報に従いプログラムのロード実行を行う。
さらにこの状態でOSA上で実行されるべきアプリケー
ションのロード指示が発行されると、OSAはすでにメ
モリバンク11にロードされており新たにOSAをメモ
リバンク11にロードする必要がない。O5Bは即座に
共有メモリ18ヘロードすべきプログラム名称等を設定
し、制御を共有メモリ18に格納されたメモリバンク切
り替えプログラムへ制御を移す。制御を渡されたメモリ
バンク切り替えプログラムはメモリバンク11とメモリ
バンク12の接続を入れ換え、メモリバンク11を最下
位アドレスとしOSAを実行可能なメモリ配置とし制御
をメモリバンク11のOSAに移す。制御を渡されたメ
モリバンク11のOSAは共有メモリ18内に格納され
たプログラム名称にしたがいプログラムのロード実行を
行う、この制御がOSBからOSAに移る場合、OSA
のロード時間が省略されるため高速に切り替えを行うこ
とが出来る。以後この動作によりロードするアプリケー
ションに従いOSを高速に切り替えることが出来る。
ションのロード指示が発行されると、OSAはすでにメ
モリバンク11にロードされており新たにOSAをメモ
リバンク11にロードする必要がない。O5Bは即座に
共有メモリ18ヘロードすべきプログラム名称等を設定
し、制御を共有メモリ18に格納されたメモリバンク切
り替えプログラムへ制御を移す。制御を渡されたメモリ
バンク切り替えプログラムはメモリバンク11とメモリ
バンク12の接続を入れ換え、メモリバンク11を最下
位アドレスとしOSAを実行可能なメモリ配置とし制御
をメモリバンク11のOSAに移す。制御を渡されたメ
モリバンク11のOSAは共有メモリ18内に格納され
たプログラム名称にしたがいプログラムのロード実行を
行う、この制御がOSBからOSAに移る場合、OSA
のロード時間が省略されるため高速に切り替えを行うこ
とが出来る。以後この動作によりロードするアプリケー
ションに従いOSを高速に切り替えることが出来る。
次にO3BとOSAのアプリケーション間でデータを支
援したい場合がある。たとえば、OSAで実行するアプ
リケーションとO5Bで実行するアプリケーションを連
続して実行させる業務を考えた場合、2つのOS間で情
報をやりとりする必要がある。この場合上位アドレスに
接続されたメモリバンクまたは共有メモリ18を通じ連
続実行させるプログラム名称列を格納したバッチファイ
ルにより連絡可能となる6 具体的に説明するとA、B、Cの3本のプログラムを連
続させるバッチファイルがある。プログラムAおよびC
はOSA、BはO5B下で実行されるバッチファイルの
名称および実行済みステートメント番号を共有メモリ1
8に格納しておく。
援したい場合がある。たとえば、OSAで実行するアプ
リケーションとO5Bで実行するアプリケーションを連
続して実行させる業務を考えた場合、2つのOS間で情
報をやりとりする必要がある。この場合上位アドレスに
接続されたメモリバンクまたは共有メモリ18を通じ連
続実行させるプログラム名称列を格納したバッチファイ
ルにより連絡可能となる6 具体的に説明するとA、B、Cの3本のプログラムを連
続させるバッチファイルがある。プログラムAおよびC
はOSA、BはO5B下で実行されるバッチファイルの
名称および実行済みステートメント番号を共有メモリ1
8に格納しておく。
○SAおよび○SBは制御を渡される度に共有メモリ1
8を参照しA、B、Cのプログラムを順番に実行してい
くことができる。
8を参照しA、B、Cのプログラムを順番に実行してい
くことができる。
なお、切り替えるべきOSは2種類に限るものではなく
、それ以上であっても良いことはいうまでもない。
、それ以上であっても良いことはいうまでもない。
以上実施例に基づいて具体的に説明したようにこの発明
では、複数OSを複数のメモリバンクに格納し、随時切
り替えおよび結合を可能とするようにした。
では、複数OSを複数のメモリバンクに格納し、随時切
り替えおよび結合を可能とするようにした。
複数のOSは各メモリバンクに格納されているため、O
Sの切り替え時に外部記憶装置より再ローデイングする
必要がなく高速に切り替えることができる。又他の○S
の格納されたメモリバンクを自メモリの上位アドレスに
結合することができるため2つのOS間で、データのや
りとりを行うことができる。
Sの切り替え時に外部記憶装置より再ローデイングする
必要がなく高速に切り替えることができる。又他の○S
の格納されたメモリバンクを自メモリの上位アドレスに
結合することができるため2つのOS間で、データのや
りとりを行うことができる。
第1図は本発明の原理的構成を示す図、第2図は従来の
複数OS実行方式を示す図、第3図はメモリバンク切り
替えによるOSの切り替え手順を示す図、第4図はアド
レスレジスタとメモリバンクとCPU及びメモリバンク
接続回路の関係を表す図、第5図は本発明の一実施例の
システムを示す図、第6図は本発明による○Sの切り替
え手順を示すフローチャートである。 1・・・中央処理装置、 2・・外部記憶装置、3・
・・バス、 4・・・メモリ、11.12・
・・メモリバンク、 14・・・メモリバンク接続回路、 17・・・アドレスレジスタ、 18・・・共有メモリ。 第 1 ロ 第 3 目 第 40 第 5 目 筋6国
複数OS実行方式を示す図、第3図はメモリバンク切り
替えによるOSの切り替え手順を示す図、第4図はアド
レスレジスタとメモリバンクとCPU及びメモリバンク
接続回路の関係を表す図、第5図は本発明の一実施例の
システムを示す図、第6図は本発明による○Sの切り替
え手順を示すフローチャートである。 1・・・中央処理装置、 2・・外部記憶装置、3・
・・バス、 4・・・メモリ、11.12・
・・メモリバンク、 14・・・メモリバンク接続回路、 17・・・アドレスレジスタ、 18・・・共有メモリ。 第 1 ロ 第 3 目 第 40 第 5 目 筋6国
Claims (1)
- 1、中央処理装置を備えた計算機において、それぞれ異
なるOSをロードされた複数のメモリバンクと、各メモ
リバンクを中央処理装置がアクセス可能な任意のアドレ
スに接続するメモリバンク接続回路を用いることによっ
て同一計算機において複数OSを実行し、かつ複数OS
間のデータ交換を可能とすることを特徴とする複数OS
実行方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30237490A JPH04175924A (ja) | 1990-11-09 | 1990-11-09 | 複数os実行方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30237490A JPH04175924A (ja) | 1990-11-09 | 1990-11-09 | 複数os実行方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04175924A true JPH04175924A (ja) | 1992-06-23 |
Family
ID=17908133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30237490A Pending JPH04175924A (ja) | 1990-11-09 | 1990-11-09 | 複数os実行方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04175924A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6192421B1 (en) * | 1997-05-20 | 2001-02-20 | Alcatel | Program-controlled device with reloading possibility for and changeover possibility to a second operating system without program interruption by exchanging two address lines each other |
JP2005228321A (ja) * | 2004-02-10 | 2005-08-25 | Eitokui Sui Kagi Kofun Yugenkoshi | 節電特性を具えたオペレーションシステム共用アプリケーションプログラムのアーキテクチャ及びその方法 |
JP2010218049A (ja) * | 2009-03-13 | 2010-09-30 | Ns Solutions Corp | 情報処理装置、情報処理方法及びプログラム |
-
1990
- 1990-11-09 JP JP30237490A patent/JPH04175924A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6192421B1 (en) * | 1997-05-20 | 2001-02-20 | Alcatel | Program-controlled device with reloading possibility for and changeover possibility to a second operating system without program interruption by exchanging two address lines each other |
JP2005228321A (ja) * | 2004-02-10 | 2005-08-25 | Eitokui Sui Kagi Kofun Yugenkoshi | 節電特性を具えたオペレーションシステム共用アプリケーションプログラムのアーキテクチャ及びその方法 |
JP2010218049A (ja) * | 2009-03-13 | 2010-09-30 | Ns Solutions Corp | 情報処理装置、情報処理方法及びプログラム |
US8656021B2 (en) | 2009-03-13 | 2014-02-18 | Ns Solutions Corporation | Methods and apparatus for constructing an execution environment in which the application operates |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6223279B1 (en) | Single chip microcomputer having a dedicated address bus and dedicated data bus for transferring register bank data to and from an on-line RAM | |
JP2826028B2 (ja) | 分散メモリ型プロセッサシステム | |
KR100288170B1 (ko) | 레지스터 화일군을 공유하는 연산 유닛을 갖춘 데이타 처리기 | |
JPH0544054B2 (ja) | ||
JPS6364133A (ja) | 情報処理システム | |
JPH04175924A (ja) | 複数os実行方式 | |
JPH01145770A (ja) | ベクトル処理装置 | |
JP2000040028A (ja) | Cpu制御によるdspプログラム領域の拡張方式 | |
JPH056333A (ja) | マルチプロセサシステム | |
JP2883489B2 (ja) | 命令処理装置 | |
JP2707308B2 (ja) | 多目的プロセッサおよび多目的プロセッサを備えたデータ処理システム | |
JPH07105122A (ja) | 情報処理装置 | |
JPS6240737B2 (ja) | ||
JPS62145432A (ja) | デ−タ処理装置 | |
CN111352669A (zh) | 一种PCIE Switch配置的方法、系统及设备 | |
JP2742245B2 (ja) | 並列計算機 | |
KR0164769B1 (ko) | 시스템 프로그램 실행 방법 | |
JPS62286155A (ja) | マルチcpu制御方式 | |
JPH02252024A (ja) | マイクロプログラムロード方式 | |
JPH06337848A (ja) | データ処理システム | |
JPS63195762A (ja) | デ−タ処理装置 | |
JPH0683696A (ja) | 二次元配列型メモリシステム | |
JPH07129519A (ja) | デュアルcpuシステム | |
JPH01142940A (ja) | マイクロプログラム制御装置 | |
JPH04311232A (ja) | 情報処理装置の共有メモリアクセス方式 |