JPH0433028A - 拡張記憶装置の制御方法 - Google Patents

拡張記憶装置の制御方法

Info

Publication number
JPH0433028A
JPH0433028A JP13452890A JP13452890A JPH0433028A JP H0433028 A JPH0433028 A JP H0433028A JP 13452890 A JP13452890 A JP 13452890A JP 13452890 A JP13452890 A JP 13452890A JP H0433028 A JPH0433028 A JP H0433028A
Authority
JP
Japan
Prior art keywords
access
processor
extended storage
processing device
expanded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13452890A
Other languages
English (en)
Inventor
Shoji Kume
久米 正二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13452890A priority Critical patent/JPH0433028A/ja
Publication of JPH0433028A publication Critical patent/JPH0433028A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の処理装置に共有される拡張記憶装置の
競合防止のための制御方法に関する。
[従来の技術1 従来より、データ処理システムの処理効率の高上を図る
ために、主記憶装置とは別個に拡張記憶装置を設け、主
記憶装置の容量不足を補って、両者の間でプログラムや
データの授受を行う方法が行われている。これにより、
主記憶装置は、低速の外部記憶装置との転送を殆んどな
くすことができるので、レスポンスタイムの高速化とと
もに処理効率も上げることが可能である。
このように、大容量で高速アクセスが可能な拡張記憶装
置を制御する方法としては、(イ)チャネル動作から独
立して、命令処理装置によりアクセスする同期的制御方
法と、(ロ)命令処理装置から独立して、入出力処理装
置(つまり、チャネル)によりアクセスする非同期的制
御方法とがある。
同期的制御方法では、命令処理装置が主記憶装置と拡張
記憶装置間の転送を制御するために、転送中は命令処理
装置が解放されず、その結果、他の作業を行うことは不
可能である。
一方、非同期制御方法では、入出力処理装置が命令処理
装置の代りに主記憶装置と拡張記憶装置間の転送を制御
するために、転送中には命令処理装置が他の処理をする
べき開放される。
第3図は、同期的制御方法における同期制御アクセス命
令の形式図である6 第3図(a)は、同期的制御アクセス命令のフォーマッ
トであり、第3図(b)は(a)の中のR1が示す汎用
レジスタに格納されているデータ(主記憶のアドレス)
を示し、第3図(C)は(a)の中のR2が示す汎用レ
ジスタに格納されているデータ(拡張記憶制御パラメー
タ)を示し、第3図(d)は(C)が示す制御パラメー
タの内容を示している。
第3図(a)に示すように、同期的制御アクセス命令は
、命令コード○PEC0DEと、第1オペランドが格納
されている汎用レジスタの番号R1と、第2オペランド
が格納されている汎用レジスタの番号R2とから形成さ
れる。第1オペランドは、第3図(b)に示すように、
汎用レジスタGR(R1)に格納されている主記憶アド
レス(MSアドレス)であり、第2オペランドは、第3
図(C)に示すように、汎用レジスタGR(R2)に格
納されている主記憶アドレスであり、その主記憶アドレ
スには拡張記憶制御パラメータが格納される。
拡張記憶パラメータは、第3図(d)に示すように、拡
張記憶アドレス(0−3)、(4−7)と、この命令の
実行により転送するバイト数とを指定する。
例えば、命令コードで主記憶から拡張記憶への転送命令
を指定した場合には、第1オペランドが指定する主記憶
アドレスを先頭とする連続領域が、拡張記憶制御パラメ
ータが指定する拡張記憶を先頭とする連続領域へ、拡張
記憶制御パラメータが指定するバイト数だけ転送される
一方、拡張記憶装置と主記憶装置との間で非同期的制御
アクセスを行う場合には、拡張記憶アクセス用CCW 
(Channel  Command  Word)を
使用する。拡張記憶アクセス用CCWには、準備CCW
と実行CCWとがある。
第4図は、準@CCWと実行CCWの形式図である。
第4図(a)は準備CCWのフォーマットを示し、第4
図(b)は拡張記憶アドレスを格納する間接アドレス語
のフォーマットを示し、第4図(C)は実行CCWのフ
ォーマットを示す。
第4図(a)に示す準備CCWにおけるコマンドは、拡
張記憶装置へのアクセス動作の種類(例えば、書込み準
備、読出し準備等)を指定する。準備CCWの後方に指
定されたES用IDAWアドレスは、拡張記憶用のI 
ndirect  A ddress  W。
rdアドレスの意味であって、拡張記憶アドレスを格納
した拡張記憶用IDAWを格納する主記憶装置のアドレ
スを指定する。第4図(b)には、その主記憶アドレス
債域に格納されている拡張記憶アドレス<O−7>を示
す。
第4図(C)に示すように、実行CCWは、コマンドと
フラグと転送ブロック数とデータアドレスとからなる。
コマンドは、拡張記憶装置への動作開始を指定し、フラ
グは実行CCWの有効無効を示し、転送ブロック数はこ
の実行CCWにより転送されるブロック数を指定し、デ
ータアドレスは主記憶アドレスを指定する。
拡張記憶装置へのアクセスは、拡張記憶のアドレス等を
準備する準備CCWと、主記憶のアドレス等を指定する
実行CCWの組合わせにより行い、準備CCWと実行C
CWの対で、1つのオペレーション単位を形成する。こ
の場合、実際に転送動作が行われるのは、実行CCWを
実行した段階である。
ところで、複数の処理装置から拡張記憶ブロックへのア
クセスが競合した場合、つまり同期的制御アクセスと非
同期的制御アクセスが同一拡張記憶ブロックにあるか、
またはマルチプロセッサシステムで複数の命令処理装置
からの同期的制御アクセスが同一拡張記憶ブロックにあ
る場合、ブロック単位でのデータを保障するために、一
方のアクセスは他方のブロックアクセスが終了するまで
実行が待たされる。
なお、このような拡張記憶装置へのアクセスに関する従
来例としては、例えば、特開昭58−9276号公報に
記載された技術がある。
【発明が解決しようとする課題] 前述のように、従来の方法では、拡張記憶装置に対して
、同期的制御アクセス命令を実行しようとしてアクセス
競合が発生した場合、同期的制御アクセス命令を発行し
た命令処理装置は、他方のブロックアクセスが終了する
まで待機する必要があり、その間、命令処理装置で他の
処理を行うことはできなかった。その結果、この待ち時
間の間、命令処理装置は無駄に時間が浪費されて、シス
テム性能の低下を招いていた。
本発明の目的は、このような従来の課題を解決し、同期
的制御アクセスにより拡張記憶ブロックでアクセス競合
が生じた場合でも、命令処理装置の時間の浪費を防止で
き、システム性能の低下を抑止できる拡張記憶装置の制
御方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明による拡張記憶装置の
制御方法は、任意の処理装置が任意の拡張記憶ブロック
にアクセスしている時点で、他の処理装置が同一拡張記
憶ブロックにアクセスする同期アクセス命令が発行され
た場合、アクセス競合が生じていることを他の処理装置
に通知することにより、処理装置に例外を発生させ、例
外が発生したプロセスを待ち合わせ行列に移すとともに
、実行可行列から実行可能な他のプロセスを取り出して
処理装置で実行させた後、予め定めた時間が経過した時
点で、待ち合わせ行列よりプロセスを取り出して再度、
拡張記憶ブロックにアクセスすることに特徴がある。
[作  用〕 本発明においては、同一拡張記憶ブロックのアクセス競
合で待機中の命令処理装置に対して、アクセス競合が生
じていることを通知することにより、現在実行中で待機
中のプロセスを待ち合わせ行列に移すと同時に、他の実
行可能なプロセスを実行に移す。次に、先に待ち合わせ
行列に移したプロセスを一定時間後に再度実行状態に移
し、それにより拡螢記憶ブロックのアクセス競合が生じ
なければ、そのプロセスの処理を完了させる。また、再
度、アクセス競合が発生すれば、そのプロセスを再び待
ち合わせ行列に移し、以下、同じ処理を繰り返す、これ
によって、拡張記憶ブロックのアクセス競合により生じ
る命令処理装置の浪費を防止して、システム性能の低下
を回避することができる。
〔実施例〕
以下、本発明の実施例を、図面により詳細に説明する。
第1図は、本発明の一実施例を示す密結合マルチプロセ
ッサのブロック図である。
第1図において、10.11は1つの主記憶装置を共有
する密結合デュアルプロセッサ(命令処理装置)、12
は命令処理装置10.11に共有される主記憶装置、1
3は同じく命令処理装置10.11に共有されている拡
張記憶装置である。
拡張記憶装置13は、複数個の拡張記憶ブロック(ES
BLK)14と各拡張記憶ブロック14のアクセス競合
を制御するフラグ(ESBSY)15から構成される。
いま、命令処理装置10が同期的制御命令を発行する場
合を例にとって説明する。命令処理装置10が拡張記憶
装置13内にある拡張記憶ブロック14(例えば、ES
BLKO)に対して同期的制御アクセス命令を発行する
と、先ず命令処理装置10はブロックESBLKOに対
応するフラグESBSYOを参照する。もし、このフラ
グが既に1にセットされているときには、そのブロック
ESBLKOは命令処理装置11によりアクセスが実行
中であるとして、命令処理装置1oに例外を発生させる
。また、もしそのフラグが1にセットされていないとき
には、そのブロックESBLKOは他の処理装置により
アクセスされていないとして、命令処理装置10はプロ
;ツクESBLKOに対してアクセスを実行する。そし
て、アクセス終了後、命令処理装置IOはフラグESB
SYOをリセットする。
上述のように、命令処理装置10に例外が発生した場合
には、管理プログラムの制御下で例外が発生したプロセ
スは待ち合わせ行列に入り、次に実行可行列から別の実
行可能なプロセスが取り出されて実行状態に移る。一定
時間後に上記待ち合わせ行列に移されたプロセスを実行
状態に移す。
この時点で拡張記憶ブロックESBLKOのアクセス競
合が発生しないときには、そのプロセスの実行は完了す
る。また、もしアクセス競合が再度発生すれば、そのプ
ロセスは再び待ち合わせ行列に移され、以下、上述と同
じ処理が繰り返される。
なお、上記割込みの発生は、P S W (P rog
ra躍S tatus  Word)や制祈レジスタ等
に割込みマスクを新設することにより、より細かな制御
を行うことも可能である。さらに、複数の命令処理装置
10.11からの同一拡張記憶ブロックへのアクセスが
、共に読み出し命令である場合には、上述のように一方
のアクセス終了まで他方の命令処理装置の待ち動作(ス
ピンロック)を行う必要はない。すなわち、この場合に
は、同一拡張記憶ブロックESBLKOを同時に読み出
す制御を行うことができる。
また、実施例では、管理プログラムの制御下に待ち合わ
せ行列を置いているが、これを命令処理装置の管理下に
置くことも勿論可能である。すなわち、同一拡張記憶ブ
ロックのアクセス競合による例外が発生すると、この例
外が発生したプロセスの必要情報を、ハードウェアが格
納領域に退避してそのプロセスを待ち合わせ状態に移し
、他の実行可能なプロセスを実行状態に移す。そして、
待ち合わせ状態に移されたプロセスが、実行状態に移す
ときには、格納領域に退避された必要情報はハードウェ
アにより格納領域から読み出されて参照される。
第2図は、本発明における拡張記憶ブロックの制御動作
のフローチャートである。
先ず5命令処理装置は拡張記憶ブロック0にアクセスす
るために同期的制御命令を発行する(ステップ21)。
それにより、命令処理装置は拡張記憶ブロック0に対応
するフラグを参照して、がセットされていれば(ステッ
プ22)、競合が発生しているので、例外を発生させる
(ステップ23)。それにより、制御プログラムの制御
下に入り、そのプロセスを待ち合わせ行列に移す(ステ
ップ26)。また、フラグを参照して1がセットされて
いないときには、競合が生じていないので、アクセスを
実行しくステップ24)、そのブロック0に対応するフ
ラグをOにリセットして、処理を終了する(ステップ2
5)。
制御プログラムは、実行可行列中にプロセスが挿入され
ているか否かを判断しくステップ27)、あれば、プロ
セスを1つ取り出しくステップ28)、実行に移す(ス
テップ29)。次に、予め定めた時間が経過したか否か
を判断しくステップ30)、経過していなければ、実行
可行列から1つプロセスを取り出して、これを実行する
(ステップ27゜28.29)0時間が経過していれば
、先のプロセスを待ち合わせ行列より取り出しくステッ
プ31)、これを実行する(ステップ32)。そのとき
、競合が発生すれば、つまり拡張記憶ブロックOのフラ
グが1にセットされていれば(ステップ33)、再度、
そのプロセスを待ち合わせ行列に移す(ステップ26)
。また、競合が生じていないときには、アクセスを実行
しくステップ24)、フラグを0にリセットして(ステ
ップ25)、処理を終了する。
[発明の効果] 以上説明したように、本発明によれば、同期的制御アク
セスで拡張記憶ブロックにアクセス競合が発生した場合
にも、命令処理装置は他のアクセスの実行が終了するま
で待機しなくてよいので、時間の浪費が防止でき、シス
テム性能の低下を防止することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す拡張記憶装置を共有す
る命令処理装置のブロック図、第2図は第1図における
命令処理装置のアクセス競合時の動作フローチャート、
第3図は同期アクセス命令の形式図、第4図は非同期ア
クセスCCWの形式図である。 10,11:命令処理装置、12:主記憶装置、13:
拡張記憶装置、14.拡張記憶ブロック、15:制御用
フラグ。 第 図

Claims (1)

    【特許請求の範囲】
  1. 1、複数の処理装置に共有され、複数の拡張記憶ブロッ
    クを備えた拡張記憶装置の制御方法において、任意の処
    理装置が任意の拡張記憶ブロックにアクセスしている時
    点で、他の処理装置が同一拡張記憶ブロックにアクセス
    する同期アクセス命令が発行された場合、アクセス競合
    が生じていることを上記他の処理装置に通知することに
    より、該処理装置に例外を発生させ、該例外が発生した
    プロセスを待ち合わせ行列に移すとともに、実行可行列
    から実行可能な他のプロセスを取り出して該処理装置で
    実行させた後、予め定めた時間が経過した時点で、上記
    待ち合わせ行列より上記プロセスを取り出して再度、拡
    張記憶ブロックにアクセスすることを特徴とする拡張記
    憶装置の制御方法。
JP13452890A 1990-05-24 1990-05-24 拡張記憶装置の制御方法 Pending JPH0433028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13452890A JPH0433028A (ja) 1990-05-24 1990-05-24 拡張記憶装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13452890A JPH0433028A (ja) 1990-05-24 1990-05-24 拡張記憶装置の制御方法

Publications (1)

Publication Number Publication Date
JPH0433028A true JPH0433028A (ja) 1992-02-04

Family

ID=15130427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13452890A Pending JPH0433028A (ja) 1990-05-24 1990-05-24 拡張記憶装置の制御方法

Country Status (1)

Country Link
JP (1) JPH0433028A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014004804A (ja) * 2012-06-27 2014-01-16 Seiko Epson Corp プリンターの制御方法およびプリンター

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014004804A (ja) * 2012-06-27 2014-01-16 Seiko Epson Corp プリンターの制御方法およびプリンター

Similar Documents

Publication Publication Date Title
JPH0713813B2 (ja) データアクセス方法及びデータ処理システム
JPH0433028A (ja) 拡張記憶装置の制御方法
JPH08329019A (ja) セマフォのデータ管理方式
JPH03182945A (ja) 主記憶内データ転送方式
JPH1185673A (ja) 共有バスの制御方法とその装置
JPS6146552A (ja) 情報処理装置
JP2000148577A (ja) アクセス制御方法及びアクセス制御装置
JPH02284253A (ja) データ転送装置
JPH07152574A (ja) プログラムローディング方式
JP2785855B2 (ja) 情報処理装置
JPS60252977A (ja) 情報処理装置
JP2926873B2 (ja) 計算機システム
JP3127737B2 (ja) ディジタル信号処理装置
JPH02282855A (ja) Dma転送制御方法
JPH07325750A (ja) 共有メモリアクセス方式
JP2000285091A (ja) マルチcpu回路
JPH0391046A (ja) データ処理装置
JPH0241547A (ja) I/oアダプタ状態通知方式
JPH02144654A (ja) メッセージ処理システム
JPH03158943A (ja) バッファ記憶・転送方式
JPH08123725A (ja) ライトバック式キャッシュシステム
JPH05113888A (ja) マイクロプロセツサユニツト
JPH01206446A (ja) 共通バス制御方式
JPH06149658A (ja) 多重メモリ空間管理方式
JPH0424733B2 (ja)