SU1267413A1 - Микропрограммное устройство управлени с контролем - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при построении центральных устройств построени  ЭВМ и вычислительных устройств с микропрограммным управлением. Цель изобретени  - сокращение оборудовани  за счет уменьшени  объема пам ти микрокоманд. Устройство содержит блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, коммутатор адреса ,дешифратор логических условий, триггер пуска, генератор тактовых импульсов, группу коммутаторов логических условий, элемент И, группу блоков элементов ИЛИ, две группы элементов ИЛИ, группу элементов И, блок элементов И и элемент ИЛИ. Совокупность блоков позвол ет достигнуть це- tg ли изобретени . 1 ил. (Л

Description

f1 Изобретение относитс  х автоматике и вычислительной технике и может быть использовано при построении центрапьных устройств управлени  ЭВМ и вычислительных устройств с микроnporpaMMHbUvi управлением о Цель изобретени  - сокращение оборудовани  за счет уменьшени  объе ма пам ти микрокоманд. На чертеже приведена функциональ нал схема микропрограммного, устройства управлени  с контролем. Микропрограммное устройство управ лени  с контролем содержит блок 1 пам ти микрокоманд с выходами 1,, -l регистр 2 адреса, регистр 3 микрокоманд с выходами 3, конца команды и 3 конца работы, коммутатор 4 ,реса, делшфратор 5 логических условий , триггер 6 пуска, генератор 7 тактовых импульсов с первым 7, и вторым 7, выходами, с nepiaoro 8, по (п-1)-й коммутаторы логических условий, элемент И 9, с первого по (п-1)-й блоки элементов ИЛИ ,. первый выход 11 дешифратора логических условий, второй выход 12 дешргфратора логических условий, вторую группу из элементов ИШ 3 групп-у из элементов И |Л,--14(т; первую группу из элементов ШШ 15., -15,-,, блок элементов И 16, элемент ИШа 7, вход 18 кода команд, вход 19 пускаэ вход 20 логических условий, выход 21 управлени  и выход, 22 неисправности Микропрограммное устройство управлени  с контролем работает следую щим образом, В исходном состо нии все элементы наход тс  в нулевом состо нии; в разр де регис ра 3 микpOF oмaндJ, соответствующем выходу 3, , записана единица. Цепи приведени  элементов устройства в исходное состо ние условно не показаны„ По сигналу .Пуск с входа 19 устройства , постуггающему на вход, установки в единицу триггера 6,, последни устанавливаетс  в единичное состо ни При этом на выходах 7 и 7, генератора 7 возбуждаютс  последовательнос ти тактовых импульсов 1, и 2 первому тактовому импульсуI,, 5 посту пающему на синхровход регистра 2 адреса , последний открываетс . При это код операции.,  вл ющейс  адресом пер вой микрокоманда вьполн емой гл.жропрограммы , через коммутатор 4 .гюсту3 нает на информационньй вход регистра 2 и записываетс  Б нем. По записанному в регистре 2 адресу из блока 1 пам ти выбираетс  соответствующа  микрокоманда и поступает на его выходы 1, -l.. При наличии сигнала на синхровходе регистра 3 операционна  часть микрокоманды с выхода 1 блока 1 па.ч ти поступает на информащ-юнный вход регистра 3, Сигналы микроопераций с регистра 3 поступают на выход 21 устройства, При формировании адреса очередной микрокоманды возможны следующие ре шмы работы устройства; форм.ирован11е адреса очередной микрокоманды при выполнении линейных участков микропрограмм без проверки логических (первый режим) J формирование адреса очередной микрокоманды при реализации условных переходов (второй ), Рассмотрим работу устройства в этих режимах. Первый peHctiM, При считывании микрокоманды из блока 1 пам ти адрес очередной микрокоманды форг-шруетс  следующим образом. Немодифицируема  часть адреса (старшие разр ды адреса ) очередной микрокоманды с выхода 1 блока 1 пам ти поступает на соответствующие разр ды информационного входа коммутатора 4. Ютадшие разр ды адреса (модифицируемые) с выхода 1J бло.ка 1 пам ти поступают на соответствующие входы элементов И группы элементов И 14;-14.,, Так как в поле 1 блока 1 записан нулевой код, то на вьшодах дешифратора 5 и ; на выходах коммутаторов ,,, и элемента И 9 присутствует нулевой потенцртап и элементы И 14.|-l4f открыты по соответствующр1ь входам. Таким образом 1 шадшие разр ди адреса через группу элементов И 14., - - РУПпу элементов ИЛИ 15., 15,, поступают на соответствующие разр ды информационного входа коммутатора 4 адреса. Ввиду отсутстви  сигнала мкpooпepaции Конец команды адрес очередной микрокоманды через .ко {утатср 4 поступает на информационный вход регистра 2 адреса. При поступлении очередного тактового импульса Т адрес очередной шкpoкoманды затесываетс  в регистр 2 адреса . Далее устройство работает в этом режиме аналогично oпиcaннo ry алгоритму .

312

Второй режим. Работу устройства во втором режиме рассмотрим в следующих случа хг

при проверке одного логического услови ;

при проверке i логических условий (i : п k, где п - максимальное число одновременно провер емых логических условий, к - число модифицируемых разр дов адреса очередной микрокоманды );

при проверке логических условий в случае п k;

при проверке логических условий в случае п k,

Если при выполнении текущей микрокоманды необходимо проверить значение одного логического услови  и произвести ветвление микропрограммы, то на выходе 1 блока 1 пам ти бу .дет код этого логического услови , Значени  логических условий с входа 20 поступают на соответствующие входы коммутаторов логических условий и элемента И 9. В данном случае модификаци  адреса осуществл етс  только по младшему разр ду, какое бы условие не провер лось (первого коммутатора 8 логических условий), его значение поступает на элемент ИЛИ 15 группы элементов ИЛИ 15,-15г, и через него на соответствующий разр д информационного входа коммутатора А адреса . Таким образом, адрес очередной микрокоманды определ етс  следующим выражением

ACT .,

исп

где А (j - значение старших (немодифицируемых ) разр дов адреса;

- знак конкантенации; а - значение модифицируемых

разр дов адреса; . а - значение промодифицированного значени  младшего разр да адреса.

При проверке i(i п ) логических, условий на выходе 1ц блока 1 пам ти по вл етс  код провер емых логических условий. Этот код дешифрируетс  дешифратором 5. Сигнал с выхода дешифратора 5, соответствующий провер емой комбинации i логических условий проходит через соответствующие элементы ИЛИ первого 10, -(n-i)-ro 10n-i блоков элементов ИЛИ на управл ющие

134

входы коммутаторов 8,-St. На выходах этих коммутаторов по вл ютс  сигналы провер емых логических условий, которые и модифицируют i младших разр дов адреса аналогично описанному алгоритму ..

Если при выполнении текущей микрокоманды провер етс  п логических условий (число провер емых логических условий равно числу модифицируемых разр дов адреса), то адрес очередной микрокоманды определитс  выражением

А А

т а„ап,

Зла,

Модификаци  младших разр дов адреса при этом происходит аналогично описанному горитму. Модификаци  п-го разр да происходит следующим образом . На втором выходе 12 дешифратора 5 по вл етс  единичный сигнал, который открывает элемент И 9, При этом сигнал п-го логического услови  с входа 20 устройства поступает через элемент И 9 на второй вход элемента ИЛИ 15t-| . Далее формирование адреса очередной микрокоманды происходит аналогично описанному алгоритму .

Claims (1)

1. Формула изобретени 

   Микропрограммное устройство управлени  с контролем, содержащее блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, коммутатор адреса , генератор тактовых импульсов, триггер пуска, группу из п элементов И (п - количество младших разр дов адреса блока пам ти микрокоманд) и первую группу из п элементов ИЛИ, причем перва  группа информационных входов коммутатора адреса соединена с группой входов кода команды устройства , выход коммутатора адреса соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока пам ти микрокоманд, i-й выход пол  адреса старших разр дов которого соединен соответственно с i-м информационным входом второй группы коммутатора адреса (i 1,m, m - количество старших разр дов адреса блока пам ти микрокоманд), j-й информационный вхо второй группы которого (j m t1, m -t- n) соединен с выходом к-го элемента ИЛИ первой группы (к 1,п), §12 первый вход которого с выходом п-го элемента И группы, пр мой вход которого соединен с к-м выходом пол  адреса младших разр дов блока пам ти микрокоманд,, выход пол  микро операций КОТО130ГО соединен с информационным входом регистра микрокоманд , выход пол  микроопера1Д1й которого подключен к выходу управлени  устройства, выход признака конца команды регистра микрокоманд соединен с управл ющим входом коммутатора адреса , выход признака конца работы регистра микрокоманд соединен с входом установки в О триггера nycKaj вход установки в 1 которого подключен к вхо,1ту пуска устройства вы ход триггера пускгг соединен с входом запуска генератора тактовых импульсов , первый и второй выхода которого соединены соответственно с синхро™ входаг-м регистра адреса и регистра микрокоманд, отличающеес  тем, что, с целью сокращени  оборудовани  за счет уменьшени  объема па м ти .микрокоманд, оно содер дат дешиф ратор логических условий, группу из блоков элементов ИЛИ вторую группу из элементов ИЛИ, группу из п-1 коммутаторов логических условий , элемент И, блок элементов И и элемент ИЛИ, причем выход пол  логических условий блока пам ти микрокоманд -соединен с входом дешифратора логических условий, первый выход которого соединен с первым входом первого элемента Ш1И второй группы и с первьм управл ющим входом первого ко мутатора группы остальные управл ющие входы которого соединеШ) с одноименными входами первого элемента ИЛ второй группы и с одноименными выходами первого блока элементов- ИЛИ группы , второй вгзгход дешифратора логичес-ких условий соединен с первым входом элемента И, с инверсным входом п-го элемента И группы и с первым входом блока элементов И,, остальные выходы дешифратора логических условий соединены с входш и всех блоков элементов ИЛИ группы, выходы с второго по (п 1 ) блоков элементов ИЛИ группы соедашены с одноименными входами одноименных элементов ИЛИ второй группы и с одноименньПШ управл ющими входами одноименных коммутаторов группы, информационные входы всех коммутаторов группы и второй вход элемента И подключены поразр дно к входу логических условий устройства, выходы с первого по (п-1)й элементов ИЛИ второй группы соединены соответственно с инверсными входами одноименных элементов И группы и с второго по входами блока элементов И, выходы с первого по (п-1)-и коммутаторов группы соединены с вторыми входами одноименных элементов И.1М первой группы, второй вход п-го элемента ИЛИ первой группы соединен с выходом элемента И, с (п-М)-го по 2п-й входы блока элементов И соединены соответственно с первого по п-й вьпсодами пол  адреса младших разр дов блока пам ти микрокоманд, (2п+1)-й вход блока элементов И соединен с первым вькодом генератора тактовых импульсов , вьга;оды блока элементов И соедииены с входами элемента ИЛИ, выход которого подключен к выходу неисправности устройства .