SU1256024A1 - Микропрограммное устройство дл тестового диагностировани и управлени - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах управлени  и диагностировани  дискретных объектов, Целью изобретени   вл етс  повьшение быстродействи . Устройство содержит блок пам ти микрокоманд , счетчик адресов микрокоманд, регистр микроопераций, блок пам ти условий и адресов переходов, блок коммутаций кодов логических условий, распределитель импульсов, муль типлек- сор, коммутатор адреса, коммутатор синхроимпульсов, коммутатор меток, блок коммутаторов модифицируемых разр дов , регистр логических условий, дешифратор логических условий, четыре элемента ИЛИ, блок элементов ИЛИ, три элемента И, блок элементов И, од- новибратор, триггер пуска и блок синхронизации . 3 ил. т

Description

Изобретение относитс  к автомати ке и вычислительной технике и может быть использовано в устройствах управлени  и диагностировани  дискретных обьектов, ,

Целью изобретени   вл етс  повышение быстродействи  устройства.

На фуг. 1 приведена функциональна  схема предлагаемого микропрограммного устройства дл  тестового диагностировани  и управлени ; на фиг. 2 и 3 - фрагменты реализуемых ветвлений .

Микропрограммное устройство дл  тестового диагностировани  и управлени  (фиг.1) содержит блок 1 пам ти мирокоманд с выходом 1.1 кода микроопераций , выходом 1.2 адреса и вы- ходом 1.3 пол  метки перехода, счетчик 2 адреса, регистр 3 микроопераций , блок пам ти 4 условий и адресов перехода, блок 5 коммутации кодо логических условий, распределитель 6 импульсов, мультиплексор 7, коммутатор 8 адреса, коммутатор 9 синхроимпульсов , коммутатор 10 меток, блок 11 коммутаторов модифицируемых разр дов , регистр 12 логических условий, дешифратор 13 логических условий, группу выходов 13.1-13.К дешифратора 13 логических условий, четыре элемента ИЛИ 14-17, блок 18 элементов ИЛИ, три элемента И 19-21, блок 22 элементов И, одновибратор 23, триггер 24 пуска,блок 25 синхронизации с трем  вы- ходами 25.1-25 .3,входы пуска 26,кода операции 27, логических условий 28 устройства, выход 29 устройства, выходы 29.1 и 29.2 признаков конца команды и конца работы регистра микроопераций соответственно, второй и тртий 30 и 31 выходы блока 5 коммутаци кодов логических условий.

На фиг. 2 и 3 использованы следующие обозначени :

А.|. - немодифицируемые разр ды адреса очередной микрокоманды;

модифицируемые разр ды адре

са очередной микpoкoмaндыj

X

1 ,п ; У 0,1; J 0,1 - коды

провер емых логических условий

М ,Mg - перва  и втора  метки соответственно .

Разр дность адресной части микрокоманды определ етс  выражением

Модифицированные разр ды адреса

j;,выхода блока пам ти условий и ад

ресов перехода обозначим как р ,...

Рп-1 .

Модификаци  разр дов происходит при разрешающих сигналах (и)., ,h-2) с выходов элементов ИЛИ блока 18 элементов ИЛИ.

Выходы регистра логических условий обозначим как f , .. . , У,,. Период следовани  импульсов Т опорной частоты (с выхода 25.2) выбираетс  больше времени считывани  информации с блока 1 пам ти микрокоманд.

п, Ьц

ROM

0

5 5

0

0

Микропрограммное устройство дл  тестового диагностировани  и управлени  работает следующим образом.

В исходном состо нии все элементы схемы наход тс  в нулевом состо нии, а в разр де регистра 3 микрооперации, соответствующем микрооперации Конец команды (выход 29.1), записана единица . На первом выходе распределител  6 импульсов и на первом выходе (13.1) дешифратора 13 также присутствует единичный потенциал. Цепи приведени  схемы в исходное состо ние не показаны. По сигналу Пуск, поступающему через вход 26 устройства наS -вход RS -триггера 24 пуска, последний устанавливаетс  в единич-, ное состо ние. По сигналу с выхода триггера 24 в работу включаетс  блок 25 синхронизации и начинает формировать последовательность импульсов t опорной частоты. Также по сигналу Пуск с входа 26 одновибратор 23 формирует импульс дл  принудительной записи кода операции в счетчик 2 адреса при разрешающем сигнале конца команды с выхода 29.1 регистра 3, поступающего на первый управл ющий вход коммутатора 8 адреса. По запи5 санному в счетчик 2 адресу в блоке

1 пам ти микрокоманд выбираетс  соответствующа  микрокоманда и поступает на его выходы. При наличии сигнала на синхровходе регистра 3 с выхода

50 25.1 операционна  часть микрокоманды с выхода 1.1 поступает на информационный вход и записываетс  в регистр 3 микроопераций. Сигналы ми- кроопераций с регистра 3 поступают

55 на выход 29 устройства.

При формировании адреса очередной микрокоманды возможны следующие режимы работы устройства: реализаци 

линейных участков микропрограмм без проверки логических условий, реализаци  безусловных переходов в микро- программах реализаци  ветвлений с различной конфигурацией провер в- мых логических условий.

Первый режим.

Выбираем врем  считывани  информации с блока 1 пам ти iTc4 ROM 1500 НС а врем  следовани  импульсов опорной частоты i 150 не,

mt -сл ° - гп -10 .

По очередному тактовому импульсу (дес тому) с выхода 25.3 с коммута- тора 9 считываетс  сигнал, по которому содержимое счетчика 2 адреса увеличиваетс  на единицу при разрешающем нулевом сигнале с выхода второго элемента ИЛИ 15. Из блока 1 пам   ти микрокоманд выбираетс  следующа  микрокоманда и т.д. до тех пор, пока не выбираетс  микрокоманда безусловного перехода (по адресу) или микрокоманда, в которой предусмотрен анализ условий переходов.

Второй режим.

При организации безусловного перехода с блока 1 пам ти считываетс  микрокоманда , в формате которой присут ствует код адреса перехода и метка, разрешающа  прохождение кода адреса перехода на второй информационньй вход коммутатора 8 адреса. По очередному импульсу с выхода 25.1 код адреса через второй информационный вход записываетс  в счетчик 2 адреса . С блока 1 пам ти выбираетс  микрокоманда безусловного перехода. По очередному импульсу с выхода 25.1 сигналы микроопераций поступают на выход 29 устройства.

Третий режим.

Рассмотрим функционирование микропрограммного устройства дл  тестового диагностировани  и управлени  при реализации фрагментов микропрограмм, показанных на фиг. 3 и 4.

По очередному импульсу с выхода 25.1 с выхода счетчика 2 считываетс  адрес очередной микрокоманды. С блока 1 пам ти выбираетс  микрокоманда, операционна  часть которой поступает на информационный вход регистра 3, а адресна  часть - на блок 4 пам ти. По этому адресу с блока 4 пам ти на группу информационных входов блока 5 коммутации кодов логических условий

выбираетс  информаци , содержаща  коды провер емых логических условий в данной микрокоманде. НемодиЛици- руемые (-J-h ) старшие разр ды адреса- очередной микрокоманды поступают на вход старших немодифицируемых разр дов третьего информационного входа коммутатора 8 адреса.

Модифицируемые (ь,-1) разр ды адреса поступают на вторую группу информационных входов блока 11 кo rмyтaции модифицируемых разр дов.

Код первого провер емого логического услови  Х поступает на ин- - формационный вход мультиплексора 7 (так как на первых выходах распределител  6 и дешифратора 13 присутствует единичном сигнал) и значение первого провер емого логического услови  Х подаетс  на информационный вхо регистра 12.По заднему фронту очередного импульса (одиннадцатого) с выхода 25.3 значение первого провер емого логического услови  заноситс  в регистр 12. На последующих выходах распределител  6 и дешифратор,а 13 (при единичном нулевом) значенииХ устанавливаетс  (сохран етс ) единичный сигнал. По очередному тактовому импульсу (двенадцатому) в регистр 12 заноситс  код второго провер емого логического услови  Х (x,j). Сигналы с выходов дешифратора 13 таким образом указывают по какой ветви осуществл етс  переход. Адрес перехода , соответствующий провер емому логическому условию формируетс  как

персгп| мо 3и р

А мил

де

- немодифицируемые разр ды адреса подключенные к входу немодифицируемых разр дов третьего информационного входа коммутаторов 8 адреса;

моЭнср - модифицируемые разр ды адреса соединенные с второй группой информационных входов блока 11 коммутацииJ мик младший модифицируемый разр д адреса с выхода мультиплексора 7, соединенный с входом младшего модифицируемого разр да третьего информационного входа коммутатора 8 адреса.

Рассмотрим 8-разр дное поле адреса л  3-уровневого фрагмента, 8,

S1256024

ь 3 . Таким образом разр дность .5,

2, .1

Значение первого провер емого логим т адр вх гру

ческого услови . с выхода регистра 12 запишетс  в первый старший модифицируемый разр д (т.е. шестой, дл  данного случа ); значение второго- провер емого логического услови  Y в седьмой, а значение третьего логического услови  X,, с выход  мультиплексора в восьмой.

Если дерево провер емых логичес ких условий несимметричное (фиг.З) и первое логическое условие Х при нулевом значении оказываетс  последним , то в формат микрокоманды в поле 1 заноситс  втора  метка.

При X 0 нулевое значение с выхо 5 блока коммутации кодов логических условий, отличающеес  тем,что,с целью повышени  быстродействи , оно содержит коммутатор синхроимпульсов , коммутатор меток, блок

да мультиплексора и значение метки

с выхода 31 блока 5 открывают комму- 20 коммутаторов модифицируемых разр дов,

татор 10. Сигнал с выхода коммутатора регистр логических условий, дешифра10 поступает на второй инверсный вход

третьего элемента И 21 и закрывает

тор логических условии, четыре элемента ИЛИ, блок элементов ИЛИ, три элемента И, блок Эо ементов И, одно- вибратор, триггер пуска, причем вход пуска устройства соединен с S-входом триггера пуска, выход которого соединен с входом запуска блока синхронизации , первый выход последнего соего , тем самым запрещает прохождение импульсов опорной частоты на распределитель 6. Этап проверки логических условий закончен. По заднему фронту очередного тактового импульса с выхода 25.2 адрес перехода поступает

25

тор логических условии, четыре элемента ИЛИ, блок элементов ИЛИ, три элемента И, блок Эо ементов И, одно- вибратор, триггер пуска, причем вход пуска устройства соединен с S-входом триггера пуска, выход которого соединен с входом запуска блока синхронизации , первый выход последнего сона информационный вход счетчика 2 ад-30 единен с входом синхронизации региреса и с него на блок 1 пам ти микрокоманд , при этом также обнул ютс  распределитель 6 импульсов, регистр 12 логических условий. Следующим

тактовым импульсом с выхода 25.1 сиг-35 соединены с информационным и перналы микроопераций поступают на выход 29 устройства.

Далее работа устройства осуществл етс  аналогично описанному.

Claims (1)

1. Формула изобретени 

   Микропрограммное Устройство дл  тестового диагностировани  и управвым управл ющим входами коммутатора синхроимпульсов соответственно, третий выход блока синхронизации соединен с первым входом третьего элемента И, вход кода команды устройства соединен с первым информационным входом коммутатора адреса, выход ко мутатора синхроимпульсов соединен с входом сброса блока синхронизации и

   лени , содержащее блок пам ти микро- с первыми входами первого и второго

   команд, счетчик адресов микрокоманд, регистр микроопераций, блок пам ти условий и адресов перехода, блок коммутаций кодов логических условий, распределитель импульсов, мультиплексор , блок синхронизации, коммутатор адреса, причем выход блока кода микроопераций блока пам ти микрокоманд соединен с информационным входом регистра микроопераций, выход которого соединен с выходом устройства, вы- ход счетчика адресов микрокоманд соединен с адресным входом блока пам ти микрокоманд, выход коммутатора адреса соединен с информационным входом счетчика адресов микрокоманд, группа выходов кодов логических услоВИЙ блока пам ти условий и адресов перехода соединена с группой информационных входов блока коммутации кодов логических условий, первый выход которого и вход логических условий устройства соединены соответственно с управл ющим и информапионным входами мультиплексора, группа выходов распределител  импульсов соединена с. первой группой управл ющих входов

   блока коммутации кодов логических условий, отличающеес  тем,что,с целью повышени  быстродействи , оно содержит коммутатор синхроимпульсов , коммутатор меток, блок

   тор логических условии, четыре элемента ИЛИ, блок элементов ИЛИ, три элемента И, блок Эо ементов И, одно- вибратор, триггер пуска, причем вход пуска устройства соединен с S-входом триггера пуска, выход которого соединен с входом запуска блока синхронизации , первый выход последнего соединен с входом синхронизации регистра микроопераций и с входами сброса распределител  импульсов и регистра логических условий, второй и третий выходы блока синхронизации

   вым управл ющим входами коммутатора синхроимпульсов соответственно, третий выход блока синхронизации соединен с первым входом третьего элемен, та И, вход кода команды устройства соединен с первым информационным входом коммутатора адреса, выход коммутатора синхроимпульсов соединен с входом сброса блока синхронизации и

   с первыми входами первого и второго

   элементов И, выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом синхронизации счетчика адреса микрокоманд, выход второго элемента И соединен со счетным входом счетчика адресов микрокоманд, .вход пуска устройства соединен с входом одновибратора, выход которого соединен с вторым входом первого элег мента ИЛИ, выход признака конца команды регистра микроопераций соединен с первым управл ющим входом коммутатора адреса, с первым входом второго элемента ИЛИ, выход которого соединен с вторым входом первого и инверсным входом второго элементов И, выход пол  адреса блока пам ти микрокоманд соединен с вторым информационным входом коммутатора адреса, с группой входов третьего элемента ИЛИ и с первым входом блока элементов И,

   инверсный выход третьего элемента ИЛИ 10 м ти условий и адресов перехода соединены с второй группой информационных входов блока коммутаторов модифицируемых разр дов, группа с первого по (h-1) выходов распределител  им- t5 пульсов соединена с первой труппой одноименных управл ющих входов блока коммутаций кодов логических условий и с одноименными входами блока элементов ИЛИ, где п-количество моди20 фицируемьпс разр дов адреса, п-ый выход распределител  импульсов и выходы блока элементов ИЛИ соединены поразр дно с управл ющим входом блока коммутаторов модифицируемых разр 25 дов, выход пол  немодифицируемых

   разр дов адреса блока пам ти условий и адресов перехода соединен с остальными разр дами третьего информационного входа коммутатора адреса, группа

   30 выходов дешифратора логических условий соединена с второй группой управл ющих входов блока коммутации кодов логических условий, второй и третий выходы блока коммутации кодов логи35 -ческих условий соединены с первым и вторым информационными входами коммутатора меток соответственно , выход признака конца работы регистра микроопера40 ций соединен с R-входом триггера пуска.

   соединен с первым входом четвертого элемента ИЛИ, выход пол  метки перехода блока пам ти микрокоманд соединен с инверсным входом блока элементов И, вторым управл ющим входом коммутатора адреса, вторым входом четвертого элемента ИЛИ, вторым входом второго элемента ИЛИ,выход четвертого элемента ИЛИ соединен с вторым управл ющим входом коммутатора синхроимпульсов и с первым инверсным входом третьего элемента И, второй выход блока синхронизации соединен с вторым входом третьего элемента И, выход которого соединен с входами синхронизации распределител  импульсов и регистра логических условий, . выход мультиплексора соединен с информационным входом регистра логических условий, с управл ющим входом коммутатора меток- и с младшим разр дом третьего информационного входа коммутатора адреса, выход коммутатора меток соединен с третьим входом второго элемента ИЛИ, третьим управл ющим входом коммутатора синхроимпульсов и вторым инверсным входом третьего элемента И, выход блока элементов И соединен с информационным входом блока пам ти условий и адресов перехода, группа выходов реги2560248

   стра логических условий соединена с группой входов дешифратора логических

   условий и с первой группой информациI онных входов блока коммутаторов моди5 фицируемых разр дов, группа выходов которого соединена со старшими раар дами третьего информационного входа коммутатора адреса, выход пол  модифицируемых разр дов адреса блока паQ3UZ .i

   А-/Г /t-1

   ЫШЛПЖЮШ

   Кочере /ай Mt/itpOftoftaHffe

   фиг.г

   Редактор С. Патрушева

   Составитель В, Криворученко

   Техред Л.Сердюкова Корректор В.Синицка 

   Заказ 4824/48Тираж 671

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   фиг.З

   Подписное