SU1084793A1 - Микропрограммное устройство управлени - Google Patents

Description

соединен с тактовыми входом устройства и с входом синхронизации регистра адреса микрокоманд, а выход с входом синхронизации регистра модификации микрокоманд, вход кода операции устройства соединен со вторым информационным входом регистра адреса микрокоманд,

2. Устройство по п.1, о т л ичающеес  тем, что блок условных переходов содержит группу мультиплексоров ветвлени  и группу

элементов И, первые входы которых соединены с выходами соответствующих мультиплексоров ветвлени , вторые входы соединены соответственно с первым входом блока условных переходов и с управл ющими входами мульти плексоров ветвлени , информационные входы которых соединены соответственно с вторым входом блока, а выходы элементов И соединены с соответствующими выходами блока условных переходов.

1

Изобретение относитс  к вьгаислительной технике, в частности к проектированию процессоров с микропрограммным управлением.

Известно микропрограммное устройство управлени , содержащее пам ть микрокоманд, на вход которой через дешифратор подключен регистр адреса микрокоманды, регистр микрокоманд , элементы задержки, дешифраторы микроопераций и узел условных переходов lj .

Недостатком этого микропрограммного устройства  вл етс  отсутствие возможности многофункционального использовани  одиих и тех же полей микрокомандного слова.

Наиболее близким к изобретению по технической сущности  вл етс  микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, вход которого соединен с выходом адресного регистра, регис признака результата, блок операций, первый дешифратор и блок регистров, причем первый и второй выходы блока пам ти микрокоманд соединены с одноименными входами блока операций , первый выход которого соединен с входом блока регистров, первы выход которого соединен с третьим входом блока операций и с первым вхдом адресного регистра, второй вход которого соединен с третьим выходом блока пам ти микрокоманд, четвертый вход блока операций соединен с выхо дом регистра признака результата, первый вход которого соединен с выходом первого дешифратора. Кроме

того, устройство содержит второй дешифратор, элемент И, элемент ИЛИ и коммутатор, причем вход второго дешифратора соединен с четвертым выходом djioKa пам ти микрокоманд, первый выход второго дешифратора соединен с управл ющ ;см входом коммутатора и с первым входом элемента ИЛИ, второй вход которого соединен с вторым вы:(одом второго дешифратора, а выход - с первым входом элемента И, второй вход которого соединен с вторым выходом блока операций, а вы:сод - с третьим входом регистра признака результата , первый вход комментатора соединен с выходом блока регистров, второй вход коммутатора соединен с частью разр дов второго выхода блока пам ти микрокоманд, друга  часть разр дов которого соединена с входом первого дешифратора, выход коммутатора соединен с вторым входом регистра признака результата , а третий выход второго дешифратора соединен с п тым входом блока операций.

В этом устройстве с целью использовани  некоторого пол  по различным назначени м вводитс  дополнительное поле, код в котором показывает на ту функцию; котора  отводитс  основному иkpooпepaциoиному полю в-данной микрокоманде. В этом случае число функций использовани  некоторого микроопе- рационного пол  составит 2 где И количество разр дов дополнительного ПОЛЯ 2 . Недостатком известного устройств  вл етс  низкое быстродействие при получении окончательной микрооперации . Действительно, врем  получени  микрооперации на выходе устройства относительно по влени  адреса, микрокоманды на адресном коде блока пам ти микрокоманд в sTo устройстве составл ет ; ,МО ЙМб lT)Ct,n CTp , где t Bbi6 врем  выборки информации из блока пам ти микрокоманд; врем  дешифрации допол нительного пол ; СТр врем  стробировани  де шифратора микроопераци основного микрооперационного пол . Кроме того, недостатком  вл ютс  недостаточно широкие функциональные возможности. Это объ сн етс  тем, что в нем отсутствует возможность в зависимости от условий ветвлени  осуществл ть условное подключение того или иного дешифратора элементарных микроопераций к многофункциональному микрооперационному полю. Причем наличие дополнительно пол , указывающего на назначение некоторого микрооперащ€онного пол  также как ив известном Ij , привод к неэффективному использованию разр дов микрокомандного слова. Цель изобретени  - повышение быстродействи  устройства микропрограммного управлени  и расширение его функциональных возможностей за счет переключени  микроопераций в зависимости от условий ветвлени . Поставленна  цель достигаетс  тем, что в микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, выходы старших разр дов адреса которого соединены со старшими разр дами первого информационного входа регистра адреса микрокоманд, выход которого соединен с адресным входом блока пам ти микрокоманд, дешифратор переключени  микроопераций, первый мул типлексор и элемент И, введены, регистр модификации микрокоманды, блок условных переходов, второй и третий мультиплексоры, группу дешифраторов микроопераций, элемент, задержки и дешифратор модификации микрокоманды, причем выходы старших разр дов адреса блока пам ти микрокоманд соединены с первым информационным входом первого мультиплексора , выход которого соединен с информационным входом регистра модификации микрокоманды, выход которого соединен с первым информационным входом второго гyльтиплексора , второй информационный вход которого соединен со вторым информационным входом первого мультиплексора , выходом блока условных переходов, выходы младших разр дов адреса блока пам ти микрокоманд соединены с вторым информационным входом третьего мультиплексора,выход которого соединен с младшими разр дами первого информационного входа регистра адреса микрокоманд, выход второго мультиплексора соединен с входом дешифратора переключени  микроопераций, выход микроопераций блока пам ти микрокоманд соединен с информационными входами дешифраторов элементарных микроопераций группы, выходы которых  вл ютс  выходами устройства, входы блокировки дешифраторов элементарных микроопераций группы соединены с соответствующими выходами дешифратора переключени  микроопераций, выход пол  ветвлений блока пам ти микрокоманд соединен с первым входом блока условных переходов, второй вход которого  вл етс  входом .условий ветвлени  устройства, два разр да выхода пол  ветвлени  блока пам ти микрокоманд соединены с входом дешифратора модификации микрокоманд, первый, второй и третий выходы которого соединены с управл ющими входами первого, второго и третьего мультиплексоров соответственно , выход бита модификации микрокоманд блока пам ти микрокоманд через элемент задержки соединен с первым входом элемента И, второй вход которого соединен с тактовым входом устройства и с входом синхронизации регистра адреса микрокоманд, а выход - с входом синхронизации регистра модификации микрокоманд, вход кода операции устройства соединен со вторым информационным входом регистра адреса микрокоманд. При этом блок условных переходов содержит группу Мультиплексоров

ветвлени  и группу элементов И,первые входы которых соединены с выходами соответствующих мультиплексоров ветвлени , вторые входы соединены соответственно с первым входом блока условных переходов с управл ющими входами мультиплексоров ветвлени , информационные входы которых соединены соответственно с вторым входом блока, а выходы элеleHTOB И соединены с соответствующими выходами блока условных переодов .

На чертеже приведена функциональна  схема микропрограммного устройства управлени .

Устройство содержит блок 1 пам ти микрокоманд с выходом 2 адреса, выходом 3 микроопераций, выходом 4 пол  ветвлений, выход 5 бита модификации микрокоманд, регистр 6 адреса микрокоманд, мультиплексоры 7-9, блок 10 условных переходов, регистр 11 модификации микрокоманды , дешифратор 12 переключени  микроопераций , группу дешифраторов 13 микроопераций, выход 14 устройства элемент И 15, элемент 16 задержки, тактовый вход 17 устройства, дешифратор 18 модификации микрокоманд, вход 19 условий ветвлени  устройства , вход 20 кода операций устройства , группу мультиплексоров 21 ветвлени  и группу элементов И 22.

Микропрограммное устройство управлени  работает следующим образом .

На тактовый вход 17 устройств поступают тактовые импульсы с периодом , равным циклу работы микропрограммного устройства управлени .

В последней микрокоманде любой микропрограммы в двух разр дах пол  ветвлени , поступающих на вход дешифратора 18 модификации микрокоманды , записываетс  нулевой код, по которому на выходах дешифратора 18 отсутствуют управл ющие сигналы, и мультиплексоры 7-9 настроены на передачу информации с блока 1.

Вход в микропрограмму осуществл етс  по коду (адресу), которьй поступает на вход; регистра 6 адреса микрокоманды через вход 20 кода операций устройства и фиксируетс  В нем. Одновременно осуществл етс  установка в ноль регистра 11 по

сигналу из центрального устройства управлени . Этот же сигнал осуществл ет подключение входа 20 кода операций дл  записи его в регистр 6. 5 адреса микрокоманды.

По содержимому регистра6 из блока 1 пам ти микрокоманд выбираетс  микрокоманда, в поле адреса (выход 2 блока 1) которой за0 письгааетс  адрес следующей .микрокоманды , который, в свою очередь, поступает на Ъервьш вход регистра 6 адреса микрокоманд, причем младшие разр ды адреса поступают через 5 мультиплексор 9 и по переднему фронту тактового импульса записываетс  в него. По обновленному содержимому регистра 6 выбираетс  из блока 1 следующа  микрокоманда и 0 т.д. Организуетс  последовательность микрокоманд, составл юща  некоторую микропрограмму. ; Если текуща  микрокоманда не :требует опроса условий ветвлени , 5 |то в поле ветвлени  записываетс  нулевой код,

При необходимости ветвлени  микропрограммы в ходе ее вьшолнени , в микрокоманде, опрашивающей услови  ветвлени , в поле ветвлени  (выход 4 блока 1) записываетс  соответствующий код ветвлени , вызьшающий по вление сигнала на третьем вькоде дешифратора 18 модификации микрокоманд. Это вызывает переключение мультиплексора 9 на передачу информащги по другому входу. Одновременно код ветвлени  с выхода ,4 блока 1 поступает и на первые входы блока 10 условных переходов, что, в свою очередь, вызывает вьфаботку на его выходе (при наличии на его соответствующих входах 19 опрашиваемых одного или несколько условий ветвлени ) кода младших разр дов адреса следующей микрокоманды. Последний через мультиплексор 9 параллельно со старшими разр дами адреса :идущими непосредственно с выхода 2, поступает на первый вход регистра 6 адреса микрокоманд. Таким образом происходит модификаци  младших разр дов адреса. Сформированный, таким образом, адрес по фронту тактового 5 сигнала фиксируетс  в регистре 6 адреса микрокоманд и далее осуществл етс  выборка из блока 1 пам ти микрокоманд следующей микрокоманды.

. Поле микроопераций (выход 3 шюка 1)  вл етс  многофункциональным т.е. это поле может использоватьс  дл  выработки различных групп элементарных операций. Кажда  группа элементарных микроопераций вырабатываетс  своим дешифратором микроопераций из группы дешифраторов 13

Подключение пол  микроопераций к конкретному дешифратору 13 осуществл етс  следующим образом.

Все поле микропрограммной пам т условно разбиваетс  на два массива Микрокоманда, в которой используетс  определенна  группа микроопераций , размещаетс  в определенном массиве микропрограммного пол  пйм ти блока 1, с тем расчетом , что при выборки данной микрокоманды из блока 1 старших разр дов ее адреса указывают на подключение требуемого дешифратора 13 элементанных микроопераций к многофункциональному полю микроопераций . В предьщущей микрокоманде в модификации микрокоманд (выход 5 блока 1) записываетс  1.

Тогда при выборке данной микрокоманды единичный сигнал с выхода

5блока 1 поступает через элемент 16 задержки на первый вход элемента И 15, разреша , тем самым, прохождение тактового импульса

на вход синхронизации записи регистра 11 модификации микрокоманд дл  фиксации в нем И старших разр дов адреса выбираемой микрокоманды . Одновременно, по фронту тактового импульса полный адрес выбираемой микрокоманды с выхода 2 блока 1 заноситс  в регистр

6адреса микрокоманд и по содержимому последнего начинаетс  выборка данной микрокоманды.

Параллельно с этим процессом содержимое регистра 11 модификации микрокоманд через мультиплексор 8 поступает на. вход дешифратора 12 переключени  микроопераций. На соответствующем выходе дешифратора

12по вл етс  разрешающий сигнал, который поступает на вход блокировки соответствующего дешифратора

13элементарных микроопераций разреша , тем самым, дешифра1Ц1ю последним кода пол  1 микроопераций.

За счет того, что выборка данной микрокоманды из блока 1 пам ти микрокоманд и срабатывание дешифратора 12 переключени  микрооперации , осуществл ющей подключение соответствующего дешифратора 13, происходит одновременно, и очевидно , что

)

I

где . врем  срабатывани  дешифратора 12,1,, - врем  задержки прохождени  сигнала через мультиплексор 8, во врем  получени  элементарной микрооперации на выходе устройства относительно по влени  адреса на входе блока 1, в отличие от известного, меньше и составл ет

- л.

ВЫБ DC/wo

то

где Cjjc Адд врем  срабатывани  дешифратора 13 элементарных микроопераций, В р де случаев, дл  сокращени  времени ветв щихс  микропрограмм предлагаемое устройство позвол ет, в отличие от известного, осуществл ть условное подключение пол  микроопераций к соответствующему дешифратору 13 по услови м ветвлени  на входах 19 устройства без выхода на микрокоманду, в которой производитс  безусловна  вьфаботка ,некоторой микрооперации из соответ;Ствующей группы.

Такое ветвление осуществл етс  (Следукнцим образом.

I В поле микроопераций микрокоманды , в которой необходимо ветвление записываетс  такой код, который при дешифрации одним дешифратором 13 микроопераций вырабатывает на соответствующем его выходе ту микрооперацию , которую необходимо получить при отсутствии условий ветвлени , а при дешифрации этого кода другим дешифратором 13 вьфабатывает на его одноименном выходе ту микрооперацию , которую необходимо получить при наличии услови  ветвлени . Кроме того, в поле ветвлени  записываетс  соответствукиций код ветвлени , по которому на втором выходе дешифратора 18 по вл етс  сигнал, переключающий мультиплексор 8 на передачу информации с выхода блока 10 условных переходов Код ветвлени , поступа  также и на опросные входы блока 10, вырабатывает на его выхеде (при наличии на его соответствующих входах одного или несколько опрашиваемых условий ветвлени ) код, который, поступа  через второй вход ьгультиплексора 8 на вход дешифратора 12, дешифрируетс  им и на соответствующем выходе дешифратора 12 вьфабатьшаетс  разрешающий сигнал, осуществл ющий подключение того, или иного дешифра .тора 13 на дешифрацию основного микрооперационного пол . Выбранный, таким образом, дешифратор 13 осуществл ет дешифрацию пол  микроопераций и вьфабатывает на соответствующем выходе 14 устройства требуемую микрооперацию.

Блок 10 условных переходов работает следующим образом.

При поступлении кода ветвлени  на опросные входы блока 10 производитс  выборка одноименных направлений на всех мультиплексорах ветвлений и подача разрешающего сигнала на один ил несколько (в зависимости от числа направлений ветвлени ) элементов из группы элементов И 22. Если к этому моменту сигналы ветвлени  на соответствующих входах 19 условий ветвлени  устройства присутствуют, то они чере вход выбранного направлени  мультиплексоров 21 ветвлений поступают на первые входы элементов И 22. Те элементы И из группы И 22, на которые ранее с первых входов блока 10 подают разрешающие сигналы, срабатывают и на выходах элементов И 22, а значит и на выходе блока 10 условных переходов, вырабатываетс  ненулевой код мпадщих разр дов адреса следующей микрокоманды.

В противном случае на выходе блока 10 вырабатываетс  нулевой код младших разр дов адреса следующей микрокоманды, и микропрограмма идет по участку, соответствующему отсутствию , на момент опроса, опрашиваемых условий ветвлени .

Таким образом, добавление соответствующего оборудовани  и новых св зей позвол ет достигнуть целей изобретени .

Технико-экономическа  эффективность предлагаемого технического решени  заключаетс  в том, что в отличие от известного в предлагаемом устройстве выше быстродействие при получении микроопераций инициируемых многофункциональным микрооперационным полем.

Кроме того, предлагаемое микропрограммное устройство управлени  имеет более широкие функциональные возможности. Это обеспечиваетс  прежде всего тем, что помимо традиционной возможности ветвлений по услови м с выходом на альтернативные участки микропрограммы, в предлагаемом устройстве имеетс  возможность недетерминированного подключени  дешифраторов элементарных микроопераций к многофункциональном микрооперационному полю в зависимости от условий ветвлени . Последнее обсто тельство, кроме того, в р де случаев позвол ет сократить длину ветв щихс  микропрограмм и тем самы дополнительно повысить быстродействие устройства при обработке микропрограмм .

Попутно решена задача более эффективного использовани  разр дов микрокомандного слова, так как в предлагаемом устройстве подключение дешифраторов элементарных микроопераций осуществл етс  не дополнительным полем никрокомандного слова, ка в известном устройстве и в базовом объекте, а старшими разр дами адреса микрокоманды.

А. « А А.

L1 и

/J

П

J I 4 5

Claims (2)

1. (5А) 1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, выходы старших .разрядов адреса которого соединены со старшими разрядами первого информационного входа регистра адреса микрокоманд, выход которого соединен с адресным входом блока памяти iмикрокоманд, дешифратор переключения микрооперации, первый мультиплексор и элемент И, отличающееся тем, что, с целью повышения его быстродействия и расширения функциональных возможностей за счет переключения микроопераций в зависимости от условий ветвления, введены регистр модификации микрокоманды, блок условных перехо дов, второй и третий мультиплексоры, группу дешифраторов микроопераций, элемент задержки и дешифратор моди фикации микрокоманды, причем выходы старших разрядов адреса блока памяти микрокоманд соединены с первым информационным входом перво го мультиплексора, выход которого соединен с информационным входом регистра модификации микрокоманды, выход которого соединен с первым информационным входом второго мультиплексора, второй информационный _t вход которого соединен со вторым информационным входом первого мультиплексора, первым информационным входом третьего мультиплексора и выходом блока условных переходов, выходы младших разрядов адреса блока памяти микрокеманд соединены с вторым информационным входом третьего мультиплексора, выход которого соединен с младшими разрядами первого информационного входа регистра адреса микрокоманд, выход второго мультиплексора соединен с входов дешифратора переключения микроопераций, выход микроопераций блока памяти микрокоманд соединен с ин- . формационными входами дешифраторов микроопераций группы, выходы которых являются выходами устройства, входы блокировки дешифраторов микроопераций группы соединены с соответствующими выходами дешифратора переключения микроопераций, выход поля .ветвлений блока памяти микрокоманд соединен с первым входом блока условных перехо-. дов, второй вход которого является входом условий ветвления устройства, два разряда выхода поля ветвления блока памяти микрокоманд соединены с входом дешифратора модификации микрокоманд, первый, второй и третий выходы которого соединены с управляющи- ми входами первого, второго и третьего мультиплексоров соответственно, выход бита модификации микрокоманд блока памяти микрокоманд через элемент задержки соединен с первым входом элемента И, второй вход которого соединен с тактовыми входом устройства и с входом синхронизации регистра адреса микрокоманд, а выход - с входом синхронизации регистра модификации микрокоманд, вход кода операции устройства соединен со вторым информационным входом регистра адреса микрокоманд.
2. 2. Устройство по п.1, отличающееся тем, что блок условных переходов содержит группу мультиплексоров ветвления и группу элементов И, первые входы которых соединены с выходами соответствующих мультиплексоров ветвления, вторые входы соединены соответственно с первым входом блока условных переходов и с управляющими входами мультиплексоров ветвления, информационные входы которых соединены соответственно с вторым входом блока, а выходы элементов И соединены с соответствующими выходами блока условных переходов.

   Изобретение относится к вычислительной технике, в частности к проектированию процессоров с микропрограммным управлением.