SU1656498A1 - Устройство дл программного управлени - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при проектировании вычислительных систем с высокой достоверностью функционировани . Цель изобретени  - расширение области применени  устройства . Поставленна  цель достигаетс  тем, что в устройство, содержащее блок пам ти, счетчик адреса, регистр микрокоманд, счетчик , триггер диагностики, первый и второй дешифраторы, блок сравнени , первый элемент И, первый и второй элементы ИЛИ, дополнительно введены регистр возврата, регистр передачи управлени , регистр кода, триггер отказа, триггер зацикливани , триггер управлени , демультиплексор, мультиплексоры адреса и условий, первый и второй коммутаторы, группа элементов ИЛИ, второй - дес тый элементы И, третий - восьмой элементы ИЛИ. Введение новых элементов позвол ет повысить достоверность функционировани  устройства и обес- печивает уменьшение времени существовани  необнаружени  константных неисправностей. 5 ил, Ё

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при проектировании вычислительных систем с высокой достоверностью функционировани .

Цель изобретени  - расширение области применени  устройства.

На фиг. 1 приведена функциональна  схема устройства дл  программного управлени ; на фиг. 2 приведена схема включени  устройств дл  программного управлени  в систему; на фиг. 3 приведены форматы микрокоманд; на фиг. 4 приведена граф-схема алгоритма функционировани  устройства; на фиг. 5 приведены временные диаграммы функционировани  устройства по всех режимах работы.

Устройство дл  программного управлени  содержит блок 1 пам ти с выходами 1.1-1.4 микроопераций, адреса, кода услови  меток, счетчик 2 адреса, регистр 3 микрокоманд , регистр 4 возврата, регистр 5 передачи управлени , счетчик 6, триггер 7 диагностики, триггер 8 отказа, триггер 9 зацикливани , триггер 10 управлени , мультиплексор 11 адреса, мультиплексор 12 условий, регистр 13 кода, демультиплексор 14, первый дешифратор 15, второй дешифратор 16, первый коммутатор 17, второй коммутатор 18, группу 19 элементов ИЛИ, блок 20 сравнени , первый 21 - дес тый 30 элементы И, первый 31 - восьмой 38 элементы ИЛИ, входы 39 операции, входы 40.1-40(1- 1) передачи управлени , входы 41 сигналов условий, первый 42 - третий 44 входы синхронизации , выходы 45 микроопераций, выходы 46,47 сигналов микроопераций Конец команды, Конец диагностировани , выход 48 сигнала микрооперации Конец работы выходов 45 микроопераций, первый 49

О

ел о

ю оо

- третий 51 выходы, составл ющие группу 52 осведомительных выходов, первый (1-1)-й выходы 53.1-53.(1-1) передачи управлени 

На фиг. 2 приведен пример объединени  I устройств дл  программного управлени  в систему, где использованы следующие обозначени : 54 - блок верхнего уровн  управлени , 54.1,54.2,54 I- соответственно первый, второй и 1-й устройства.

Входы и выходы модульного устройства 54.1 - 1.53.2, 1.53.3, 1.53.1- выходы передачи управлени  соответственно на второй, третий и 1-й модульные устройства, 1.40.2, 1.40.3, 1.40.1 - входы передачи управлени  со второго, третьего и 1-го модульных устройств , 39.1 - вход кода операции, 41.1 - вход сигналов условий, 45.1 - выход микроопераций , 52.1 - группа осведомительных выходов, 42.1, 43.1, 44.1 - входы первой- третьей последовательности импульсов.

Входы и выходы модульных устройств 54.2, 54.1 имеют аналогичные назначени .

Блок 54 содержит триггер 55 пуска, генератор 56 с выходами 56.1-56.3 первой- третьей последовательностей импульсов, триггер 57 сигнала, элемент ИЛИ 58, группы 59.1-59.1 переключател  кодов операций, переключатель 60.1 запуска системы, переключатель 60.2 останова системы, первый и второй одновибраторы 61, 62, элемент НЕ 63.

Устройство дл  программного управлени  функционирует в двух режимах

-рабочий режим,

-режим диагностики.

В исходном состо нии все регистры и триггеры устройства наход тс  в нулевом состо нии.

Рабочий режим. В этом режиме устройство может работать в одном из подрежимов:

-выполнение функций управлени ,

-передача управлени  без останова;

-передача управлени  с остановом

В исходном состо нии на выходе 46 блока 1 пам ти присутствует единичный сигнал Конец команды.

Коммутатор 17 открыт дл  приема адреса обращени  к блоку 1 пам ти от соседних устройств или от верхнего уровн  управлени  (со входа 39 операций).

Выполнение функций управлени 

Адрес первой микрокоманды поступает либо со входа 39 кода операции, либо по одному из входов 40.1-40(1-1) от устройств системы передающих управление данному устройству. Предполагаетс , что в каждый отдельный момент времени передавать управление может только одно устройство системы Со входа 40 i (i 1 1-1) адрес

передачи управлени  пройдет через эле менты ИЛИ группы 19 и коммутаторы 18 и 17 на информационный вход счетчика 2 адреса Со входа 39 (при запуске устройства с

верхнего уровн  управлени ) код операции пройдет через коммутатор 17 на информа ционный вход счетчика 2 адреса По заднр му фронту импульса, поступающего на вход 42 устройства, адрес первой микрокоманды

0 микропрограммы запишетс  в счетчик 2 адреса .

С выхода 1.1 блока 1 пам ти коды микроопераций микрокоманды первого формата (см. фиг. 2,а) поступают на

5 информационный вход регистра 3 микроко манд Сигнал на выходе 46 блока 1 пам ти исчезает. Базовый адрес очередной микрокоманды с выхода 1.2 блока 1 пам ти посту пает на формирователь адреса очередной

0 микрокоманды, состо щей из мультиплексора 12 и коммутатора 17

Младший (модифицируемый) разр д ад реса с выходов 1.2 блока 1 пам ти поступает на первый информационный вход мульти5 плексора 12. На другие информационные входы мультиплексора 12 поступают сигналы логических условий от объекта управлени  чер-ез вход 41 логических условий устройства. Код провер емого логического

0 услови  с выхода 1 3 блока 1 пам ти поступает на адресный вход мультиплексора 12 На выход мультиплексора 12 поступает либо значение младшего разр да кода адреса с выходов 1.2 блока 1 пам ти, если в процессе

5 выполнени  текущей микрокоманды выполнение логических условий не провер етс  либо значение провер емого логического услови .

Код номера формата микрокоманды с

0 выхода 1.4 блока 1 пам ти поступает на дешифратор 16 формата микрокоманды При этом на первом выходе дешифратора 16 по  вл етс  сигнал разрешающий запись сигналов микроопераций (по за днему фронту

5 импульса с входа 44 устройства) в регистр 3 микрокоманд, а также передачу адреса оче редной микрокоманды через коммутатор 17 на счетчик 2 адреса. Сигналы микроопераций с регистра 3 через выходы 45 поступают

0 на объект управлени . По заднему фронту очередного импульса со входа 42 устройства в счетчик 2 адреса запишетс  адрес второй микрокоманды. Далее устройство в этом режиме будет функционировать анало5 гично описанному выше алгоритму При про влении на выходе 46 блока 1 пам ти сигнала микрооперации Конец команды коммутатор 17 закрываетс  по первому информационному входу и открываетс  по второму и третьему информационным входам

. tOl (.ИГНЛЛ ГДеПЛСГ ПО М ЧЧ НММ ПОП

учение слрдующего адррга обр inn иич к блоку 1 пам ти от соседни устройств (при передаче управлени ) или от порхнет уров- нч управлени .

При по влении (в прочее се фунщиони рованич устройства) на выходе 48 регистра 3 сигнала Конец работы элементы 28-30 И закрываютс  и импульсы со входов 42-44 на элементы устройства не поступают На вы ходе 50 группы 52 осведомительных выходов по вл етс  единичный сигнал

Передача управлени  без останова

В этот режим устройство из режима Выполнение функций упраплени  при выборке из блока 1 пам ти микрокоман ды второго формата (см. фиг 2 б)

Адрес обращени  к блоку 1 пам ти устройства , которому передаетс  управление с выхода 1 2 блока 1 пам ти поступает на информационный вход регистра 13 Номер устройства, которому передастс  управление , с выхода 1.3 блока 1 пам ти подаетс  на регистр 5

Номер формата микрокоманды с выхода 1.4 блока 1 пам ти поступает на дешифратор 16 и возбуждает em в горой выход По заднему фронту очередного импульса с входа 43 в регистр 5 адреса передачи управлени  записываетс  адрес устройства. которому передаетс  управление По заднему фронту импульса со входа 44 триггер 10 управлени  переходит в единичное состо ние и открывает по управл ющему входу демультиплексор 14, а в регистр 13 записываетс  адрес передачи управлени  Адрес передачи управлени  с выхода рргистра 13 через демультиплексор 14 поступает на выход 53.j устройства (j - номер, устройства которому передаетс  управление (значение j определ етс  содержимым регистра 5).

Сигналы микроопераций с выхода 1.1 блока 1 пам ти записываютс  о регистр 3 аналогично описанному выше алгоритму.

Адрес обращени  к последующей микрокоманде в устройстве формируетс  следующим образом. Сигнал со второго выхода дешифратора 16 поступает на управл ющий вход счетчика 2 адреса. По заднему фронту импульса со входа 42 устройства содержимое счетчика 2 адреса увеличиваетс  на единицу. Далее устройство функционирует аналогично описанному выше алгоритму.

Передача управлени  с остановом.

В этот режим устройство переходит из описанных выше рабочих режимов функционировани  при считывании из блока 1 пам ти микрокоманды третьего формата (см. фиг. 2,в). При этом адрес обращени  к блоку

1 1ЫМЯТИ VI Ч1 11 I ) vo i|iii, in | I |. ь ч

упртвлрнмр г пы пда 1 } (щпк 1 d-)iui

ПО( ТуМЫРТ Н,1 ИНфпрмЧЦИОННЫС и ДЫ |ЬЧИ

(, 13. г. выхода 1 3 Гътокл 1 п ишти счши вартг  код номера уг троигт п.) которому

НеобхОДИНО HPpPjpTb уНр,1В РНИ И ПО Ту

пает на pet иг тр S Причин 1 рмти мтрс команды тин тупеет на дрмшФр пор 1Ь , третьем пы«г)де дешифратор 1( при этом

по олчотс0сигнал ичоро 1 ЛРМРНТ И ПИ 31 поступает на племен г И 23 По заднему фронту очередного импулы а го 13 ч регистр 5 с выхода 1 Зблсжч 1 млмчти з,ши ШРТСЯ номрр угтроигт в.з ююрому перед 1

е т с ч управление По з лд и о му Фронту импульса со вход 14 устройства п ргчистп

13чапимкмгд адрес nepon, i и управл ччи  триггер 10 перейдет в единичное ГОГТО-ОШР и разрешит выдачу a/ipei з передачи управ

лен и   г per иг л рл 13 414103 дом , пыип IP гор

14н  выход г 3 j О R(5)

При считып нии третьего мата на выхода 46 (пока 1 пам ти почпл ет С  сигнал Конец команды, который

разрешает прохождение коммутатор 17 адреса первой мш рокомтнды очередной микропрограммы от других устройств либо от верхнего уровн  управлени  При поступлении адреса на один из входов 40 1 40 (1-1)

либо на 39 устройства функционирует аналогично описанному выше алюритму Режим диагностики

(В ITOM режиме устройство переходит при поступлении кода операции диагноста

ки с верхнего уровни управлени  на вход 39 операции устроис гва Птоту од поступает на информационный вход дешифратора 15 и через коммутатор 17 на информационный вход счетчика 2 адреса При поступлении

очередного импульса со входа 42 устройства этот код записываетс  в счетчик 2 адреса и возбуждает соответствующий выход дешифратора 15 Сигнал с выход  дешифратора Г) поступает через элемент ИЛИ 31 на

триггера 7 диагностики и устанавливает его в единичное состо ние При этом устройство переходит в диагностический режим функционировани 

Из блока 1 пам ти выбираетс  микрокоманда четвертого формата (см фиг 2.г) Сигнал с четвертого выход  дешифратора 16 через элемент 34 и 35 ИЛИ поступает на элементы 23 и 24 И По заднему фронту импульса, поступающему на вход 43 устройства , в регистр 5 с выхода 1 3 блока 1 пам ти запишетс  адрес устройства которому будет передаватьс  управление в процессе диагностировани  кольца устройств, а в регистр 4 адрес устройства, из которого будет

приниматьс  диагностическа  информаци  в устройство и копи  контрольного кода.

По очередному импульсу со входа 44 устройства в регистр 13 с выхода 1.2 блока 1 пам ти запишетс  первый контрольный код и триггер 10 перейдет в единичное состо ние . При этом первый контрольный код с регистра 13 через демультиплексор 14 и выход 53.J поступит на j-e устройство системы .

Кроме того, по заднему фронту импульса со входа 44 устройства в счетчик 6 с выхода 1.1 блока 1 пам ти запишетс  дополнительный код времени прохождени  первого контрольного кода через устройство диагностируемого кольца устройства.

Сигнал Конец команды с выхода 46. выходов 1.1 блока 1 пам ти микрокоманд настраивает коммутатор 17 HJ прием информации по второму и третьему информационным входам.

Код адреса устройства, возвращающего управление с выхода регистра 4, поступает на адресный вход мультиплексора 11 и настраивает его на прием информации от 1-го устройства, которое  вл етс  последним устройством в кольце и выдает контрольный код устройству,  вл ющемус  инициатором диагностировани  кольца устройств системы .

В таком состо нии устройство ожидает возвращени  контрольного кода из кольца. Импульсы со входа 44 через элемент И 26 поступают на счетный вход счетчика 6 и увеличивают его содержимое на единицу.

Номера устройств, включаемых в кольцо в процессе диагностировани , определ ютс  первым контрольным кодом и соответствующим программированием блоков 1 пам ти устройств системы. Первый контрольный код поступает на первое устройство кольца и  вл етс  адресом микрокоманды четвертого формата. При считывании этой микрокоманды первое устройство кольца передает управление (первый контрольный код) второму устройству кольца и так далее.

Пройд  через все устройства кольца, первый контрольный код поступит на вход 40.Y исходного устройства, наход щегос  в диагностическом режиме. Со входа 40. f первый контрольный код через мультиплексор 11 и коммутатор 18 поступит на элемент 32 ИЛИ, блок 20 сравнени  и коммутатор 17.

Если все устройства кольца и св зи между устройствами исправны, то первый контрольный код поступит в исходное устройство без искажений и через данный интервал времени после выдачи, По импульсу

со входа 42 первый контрольный код запишетс  в.счетчик 2 адреса.

По адресу (первому контрольному коду), записанному в счетчике 2 адреса, из блока

1 пам ти выбираетс  микрокоманда п того формата (см. фиг. 2,д) и на п том выходе дешифратора 16 по вл етс  сигнал. При неисправности устройств в кольце, либо св зей в исходное устройство первый

контрольный код поступит с искажением, либо с задержкой на интервал времени, больший допустимого.

Если счетчик 6 успеет переполнитьс  раньше, чем поступит отклик на первый контрольный код из кольца, то сигнал переполнени  счетчика 6 установит триггер 9 в единичное состо ние. Триггер 9 сформирует сигнал зацикливани  и выдаст его на вы- хрд 49 группы 52 выходов устройства, Если

первый контрольный код устройства f поступит раньше, чем переполнитс  счетчик 6, но будет отличатьс  от первого контрольного кода (эталона), на выходе блока 20 сравнени  сигнал будет отсутствовать, а на

выходе элемента ИЛИ 32 будет присутствовать .

По импульсу со входа 43 устройства триггер 8 перейдет в единичное состо ние и сформирует сигнал отказа. Этот сигнал поступит на группу 52 выходов и через элемент ИЛИ 37 закроет элементы И 28-30.

Если первый контрольный код поступит изЗ-го устройства до истечени  времени переполнени  счетчика 6 и будет совпадать с

эталоном, то на выходе блока 20 сравнени  по витс  сигнал. При поступлении очередного импульса со входа 43 на выходе элемента И 25 по витс  сигнал и обнулит счетчик 6.

Кроме того, по импульсу со входа 43 в

регистр 4 возврата записываетс  адрес устройства , передающего управление в исходное устройство в процессе

диагностировани  кольца устройств, и копи  второго контрольного кода.

Далее устройство выдает в диагностируемое кольцо второй контрольный код (обратный первому контрольному коду). Выдача второго контрольного кода и его

прохождение по кольцу осуществл етс  аналогично выдаче и обработке первого контрольного кода.

При поступлении импульса на вход 44 устройства в регистр 13 записываетс  второй контрольный код и триггер 10 переходит в единичное состо ние. Далее контроль кольца устройств и обработка второго контрольного кода происходит аналогично описанному выше алгоритму.

После отработки отклика пторого контрольного кода и записи его неискаженного значени  в счетчик 2 адреса исходного устройства происходит обращение к блоку 1 пам ти. При этом считываетс  микрокоманда первого формата. Сигнал с выхода 47 Конец диагностировани  выхода 1.1 блока 1 пам ти поступает на элемент И 27. При поступлении очередного импульса со вход  44 устройства на выходе элемента И 27 по вл етс  сигнал, перевод щий триггер 7 диагностики в нулевое состо ние. Этим же сигналом очередна  микрокоманда первого формата записываетс  в регистр 3. На выходе 48 Конец работы регистра 3 по вл етс  единичный сигнал. Это сигнал поступает на выход 50 группы 52 выходов и сигнализирует на блок верхнего уровн  54 управлени  о готовности кольца устройств к работе. Далее устройство дл  программного управлени  функционирует аналогично описанному выше алгоритму.

Таким образом, устройство позвол ет повысить достоверность функционировани  и обеспечивает благодар  этому умень- шение времени существовани  необнаружени  константных неисправностей .

Claims (1)

1. Формула изобретени 

   Устройство дл  программного управлени , содержащее блок пам ти, счетчик адреса , регистр микрокоманд, счетчик, триггер диагностики, первый и второй дешифраторы , блок сравнени , первый элемент И. первый и второй элементы ИЛИ. причем информационные выходы счетчика адреса соединены с адресными входами блока пам ти , выходы старших разр дов группы выходов микроопераций которого соединены с информационными входами счетчика и регистра микроопераций, выходы старших разр дов которого  вл ютс  выходами микроопераций устройства, выходы меток блока пам ти соединены с входами второго дешифратора, четвертый выход которого соединен с входом разрешени  счетчика адреса , информационные входы первого дешифратора  вл ютс  входами операций устройства, а выходы соединены с входами первого элемента ИЛИ, выход которого соединен с входом установки триггера диагностики , выход первого элемента И соединен с входом записи счетчика, отличающее- с   тем, что, с целью расширени  области применени  устройства, в него введены регистры возврата, передачи управлени  и кода , триггеры отказа, зацикливани  и управлени , демультиплексор, мультиплексоры адреса и условий, первый и второй коммутаторы, группа элементов ИЛИ, второй-дес тый элементы И и третий-впсьмой элементы ИЛИ, причем группы входов передачи управлени  устройства  вл ютс  группами информационных входов

   мультиплексора адреса и группы элементов ИЛИ. выходы которых соединены соответственно с первой и второй группами входов второго коммутатора, выходы которого соединены с первыми группами информацион0 ных входов первого коммутатора и блока сравнени  и входами второго элемента ИЛИ, выход которого соединен с первым входом второго элемента И. выход которого соединен с информационным входом триг5 гера отказа, выход которого  вл етс  выходом третьего разр да группы осведомительных выходов устройства и соединен с первым входом седьмого элемента ИЛИ, выход которого соединен с инверсны0 ми входами восьмого, дев того и дес того элементов И. выход которого соединен с первыми входами седьмого, шестого и первого элементов И, с входом синхронизации триггера управлени  и с входами записи

   5 регистров кода и микрокоманд, выход Конец работы которого  вл етс  выходом второго разр да группы осведомительных выходов устройства и соединен со вторым входом седьмого элемента ИЛИ. входы опе0 раций устройства  вл ютс  второй группой информационных входов первого коммутатора , выходы которого соединены с информационными входами счетчика адреса, первый вход синхронизации устройства  в5 л етс  пр мым входом восьмого элемента И, выход которого соединен с входом разрешени  первого дешифратора и входом счета/записи счетчика адреса, третий и второй входы синхронизации устройства  вл ютс 

   0 соответственно.пр мыми входами дес того и дев того элементов И. выход которого соединен с входом синхронизации триггера отказа и с первыми входами третьего, четвертого и п того элементов И. выход кото5 рого соединен с входом сброса счетчика, выход старшего разр да которого соединен с входом установки триггера зацикливани , пр мой выход которого соединен с третьим входом седьмого элемента ИЛИ и  вл етс 

   0 выходом первого разр да группы осведомительных выходов устройства, выходы старших разр дов адреса блока пам ти соединены с информационными входами регистра кода и с третьей группой информа5 ционных входов первого коммутатора, выход младшего разр да группы выходов адреса блока пам ти соединен с входами младшего разр да группы информационных входов мультиплексора условий, выход которого соединен с входами младшего разр да группы информационных входов регистра кодов и третьей группы информационных входов первого коммутатора, выходы кода услови  блока пам ти соединены с адресными входами мультиплексора усчовий и информационными входами регистра передачи управлени , выходы которого соеди- нены с адресными входами демультиплексора, группы информационных выходов которого  вл ютс  группами выходов передачи управлени  устройства, входы сигналов услови  устройства  вл ютс  входами старших разр дов группы информационных входов мультиплексора условий, выходы старших разр дов группы выходов микроопераций соединены с информационными входами регистра возврата , выходы которого соединены с адресными входами мультиплексора адреса и со второй группой информационных входов блока сравнени ,выход которого соединен с инверсным входом второго элемента И и со вторым входом п того элемента И. выход Конец команды выходов микроопераций блока пам ти соединен с-первым, вторым и третьим инверсными управл ющими входами первого коммутатора, выход Конец диагностики выходов микроопераций блока пам ти соединен со вторым входом седьмого элемента И, выход которого соединен с входом сброса триггера диагностики , инверсный выход которого соединен со вторым входом третьего элемента И и с информационным входом триггера управлени , выход которого соединен с входом разрешени  демультиплексора, пр мой выход триггера диагностики соединен с третьим входом второго элемента И, с пр мым и

   инверсным входами управлени  второго коммутатора и со вторыми входами первого и шестого элементов И, выход которого соединен с входом пр мого счета счетчика,

   выходы младших разр дов которого соединены с входами восьмого элемента ИЛИ, выход которого соединен соответственно с третьими пр мым и инверсным входами шестого и первого элементов И, инверсный

   выход триггера зацикливани  соединен с третьим входом п того элемента И, первый выход второго дешифратора соединен с первым входом п того элемента ИЛИ и первым входом четвертого элемента ИЛИ, выход которого соединен с третьим входом третьего элемента И, выход которого соединен с первым входом шестого элемента ИЛИ, выход которого соединен с входом записи регистра передачи управлени , второй выход второго дешифратора соединен со вторыми входами четвертого и п того элементов ИЛИ, выход которого соединен со вторым входом четвертого элемента И, выход которого соединен со вторым входом

   шестого элемента ИЛИ и с входом записи регистра возврата, третий выход второго дешифратора соединен с третьим входом четвертого элемента ИЛИ, четвертый выход второго дешифратора соединен с четвертым входом четвертого элемента ИЛИ и с первым входом третьего элемента ИЛИ, выход которого соединен с входом разрешени  регистра микрокоманд, п тый выход второго дешифратора соединен с четвертым управл ющим входом первого коммутатора и со вторым входом третьего элемента ИЛИ.

   JU

   - -   a U

   Фиг 1 llucml

   «I

    

   JO; Sty

   Гг

   к

   фиг 1 листг

   ii

   (Т) - nepftiu центральный ков

   @@ - нот педу-п , (обращающего отклик

   ®ff) -fyffa диагностировани  кольца нодулей

   (Т) - Smeacii контослоныи код

   (i) - vrw ,Stilpou((iff рпн ин

   Фы 3

   е

   с:

   ч #

   ць 16 JJ J «

   7 7 4

   5J

   «

   0

   Выттениг функций илраблгни

   uTIП

   Htpfdma ynpat/ifnus

   flpppfauo pfvvf wj cm

   лn

   1

   фпг nrpedwii 1// ро1 ени

   Vuii /luc/r IJ

   Диагностирование кольцо модулей

   ®иг5 Листг

   в/порой  он/г ро/н ь/й

   ход Фиг. 5 Лист 3