SU1164692A1 - Преобразователь двоичного кода в число-импульсный код - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ЧИСЛО-№тУЛЬСНЫЙ КОД, содержащий счетчик, первый блок формирователей импульсов, элемент ИЛИ и элемент задержки, выход которого  вл етс  вькодом преобразовател , вход дополнительного кода которого соединен с установочными входами счетчика, выходы которого соединены с входами первого блока формирователей импульсов, выходы которого соединены с входами элемента ИЛИ, выход которого соединен с входом злеме нта задержки, отличающийс  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  преобразовани  кодов в форме с плавающей зап той в число-импульсный код, в него введены регистр пор дка , второй блок формирователей импульсов, дешифратор, группа элементов И, группа элементов ИЛИ и труппа триггеров, пр мые выходы которых соединены со входами второго блока формирователей импульсов, инверсные выходы триггеров группы соединены с первыми входами соответствующих элементов ИЛИ группы, первые входы элементов И группы соединены с выходом элемента задержки, вторые входы элементов И группы соединены с соответствуннцими выходами дешифратора, входы которого соединены с соответствукщими выходами регистра пор дка, i входы которого  вл ютс  входами пор дка преобразовател , выход i-го а ( i от 1 до 2 -2, где m - число разр -, дов пор дка) элемента ИЛИ группы с соединен со счетньм входом (i+1)-ro триггера грушш, выход ()-го элемента ИЛИ группы соединен со счетным входом счетчика, выход первого элемента И группы соединен со счетным входом первого триггера.группы, второй вход j -го (j от 1 до ) элемента ИЛИ группы соединен с выходом (j+1)-ro элемента И группы, выходы второго блока: формирователей импульсов соединены с входами элемента ИЛИ;

Description

Изобретение относитс  к автомати Кб и вычислительной технике и может быть использовано в цифровых системах управлени , измерени  и контрол . Цель изобретени  - расширение функциональных возможностей за счет обеспечени  преобразовани  чисел в .форме с плавающей зап той в числоимпульсный код. На чертеже приведена блок-схема предлагаемого преобразовател . Предлагаемый преобразователь, содержит счетчик 1, вход .2 дополнительного кода мантиссы, регистр 3 пор дка, вход 4 пор дка, дешифратор 5, группу элементов И 6, группу эле ментов ИЛИ 7, группу триггеров 8, блоки формирователей импульсов 9 и 10, элемент задержки 11, выход 12 преобразовател , элемент РШИ 13. Блоки 9 и 10 предназначены дл  формировани  коротких импульсов от перепада потенциала в соответствующих разр дах счетчика 1 и триггеров Т 8 - 1 - .178 - () при переходе их. из. нул  в единицу, и. в пр остейшем случае может €ыть реализован в виде дифференцирующих цепочек, пропускак цих импульсы одной пол рно ти. Величина задержки элемента 11 выбираетс  из расчета длительности переходных процессов в элементах 1 (или 8), 9, 10, 6, 7, 13. Преобразователь работает следующим образом. При нулевом состо нии всех разр дов счетчика 1, регистра 3 и триг геров Т 8 - 1 т 8 () формирователи блока 9, элементы И и ИЛИ, дешифратор и элемент задержки наход т с  в исходном состо нии. Входной параллельньй код в виде мантиссы и пор дка по входам 2 и 4 соответственно записываетс  в счетчик 1 и регистр 3 (мантисса преобра зуемого числа записьтаетс  в виде дополнительного двоичного кода). При записи кода мантиссы в счетчик 1 формировател  блока 9 тех разр дов, в которые записьюаютс  единицы, возбуждаютс  и вырабатываютс  короткие импульсы, которые поступают на вход элемента ИЛИ 13. На выходе элемента ИЛИ 13 формиру- етс  сигнал, который поступает на вход элемента задержки 11. Одновременно в зависимости от значени  кода пор дка, записанного в регистр 3, на одном из выходов дешифратора 5 по вл етс  высокий потенциал, которым открываетс  один из элементов И 6 группы. Через врем  задержки импульс с выхода элемента 11 подаетс  на открытый элемент И и через него соответствующий двухвходовой элемент РШИ поступает на счетный вход соответствующего триггера. При этом.один из триггеров Т 8 - 1 8 - () или счетчик 1 измен ет состо ние из О в 1, обеспечив вновь запуск соответствующего формировател  блока 10, элемента ИЛИ 13 и элемента задержки 11. Поскольку с приходом на счетный вход соответствующих триггеров Т 8 - 1 4 8 - () или счетчика 1 каждого импульса в группе триггеров или счет-чике всегда будет иметь место переход из О в 1, пока все они не обнул тс , рассмотренный вьше процесс станет циклическим и на выходе 12 преобразовател  будет вьфабатыватьс  число-импульсный код, период которого будет зависеть от величины задержки элемента 11. Преобразователь закончит выработку число-импульсный код при переполнении счетчика. 1, когда потенциалы всех триггеров счетчика и устройства преобразовани  пор дка будут иметь переход из 1 в О (отсутствие сигналов запуска на входах блока 9-10 формирователей импульсов). Счетчик 1 и триггеры 8 - 1 - 8 () таким образом установ тс  в исходное нулевое состо ние. Предлагаемьй преобразователь обеспечивает преобразование кода числа и в форме с фиксированной зап той. В этом случае в регистре 3 записан ноль. Кроме того, данный преобразователь обеспечивает равномерное распределение импульсов в число-импульсном коде с возможностью регулировани  частоты их следовани , если использовать регулируемый элемент задержки.

Claims (1)

1. (5¾) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ЧИСЛО-ИМПУЛЬСНЫЙ КОД, содержащий счетчик, первый блок формирователей импульсов, элемент ИЛИ и элемент задержки, выход которого является выходом преобразователя, вход дополнительного кода которого соединен с установочными входами счетчика, выходы которого соединены с входами первого блока формирователей импульсов, выходы которого соединены с входами элемента ИЛИ, выход которого соединен с входом элемента задержки, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения преобразования кодов в форме с плавающей запятой в число-импульсный код, в него введены регистр порядка, второй блок формирователей импульсов, дешифратор, группа элементов И, группа элементов ИЛИ и группа триггеров, прямые выходы которых соединены со входами второго блока формирователей импульсов, инверсные выходы триггеров группы соединены с первыми входами соответствующих элементов ИЛИ группы, первые входы элементов И группы соединены с выходом элемента задержки, вторые входы элементов И группы соединены с соответствующими выходами дешифратора, входы которого соединены с соответствующими выходами регистра порядка, входы которого являются входами по- <g рядка преобразователя, выход i-го л л ( i от 1 до 2 -2, где m - число разря-. Vi дов порядка) элемента ИЛИ группы соединен со счетным входом (i+1)-ro триггера группы, выход (2^-1)-го £ элемента ИЛИ группы соединен со счет ным входом счетчика, выход первого элемента И группы соединен со счетным входом первого триггера группы, второй вход j -го (j от 1 до 2^1) элемента ИЛИ группы соединен с выходом (j+1)-ro элемента И группы, выходы второго блока формирователей импульсов соединены с входами элемента ИЛИ.