SU401988A1 - Устройство для выделения максимального значения импульсного процесса - Google Patents

Description

1

Известны устройства дл  выделени  .максимального значени  импульсного процесса, содержащие аналого-цифровой преобразователь, счетчик времени, регистр максимального значени  и регистр времени максимального значени  с цеп ми переноса хода.

Предлагаемое устройство отличаетс  от известных тем, что в него введены дешифратор, дополнительный регистр, число разр дов которого равно максимальному числу, запоминаемому регистром максимального значени , схемы «ИЛИ на два входа и многовходова  схема «ИЛИ, включенные таким образом, что к выходу аналого-цифрового преобразовател  подключен дешифратор, к выходу каждого разр да которого подсоединена последовательна  цепь, состо ща  из схемы «ИЛИ на два входа и триггера дополнительного регистра, причем второй вход каждой схемы «ИЛИ соединен с выходом схемы «ИЛИ, подключенной к соседнему старшему разр ду дешифратора , а выходы триггеров дополнительного регистра через многовходовую схему «ИЛИ соединены со входами цепей переноса кода.

Иа чертеже изображена блок-схема предлагаемого устройства.

Устройство дл  выделени  .максимального значени  импульсного процесса состоит из аналого-цифрового преобразовател  (АЦП) 1,

дешифратора 2, набора схемы «ИЛИ 3-5 на два входа, дополнительного регистра 6, разр дные триггеры 7-9 которого по входу установки в «единицу св заны с соответствующими выходами схем «ИЛИ 3-5, а выходы триггеров подключены к входам схемы «ИЛИ 10, счетчика времени 11, регистра времени 12 максимального значени , регистра 13 максимального значени  цепей 14 переноса кода времени и цепей 15 переноса кода максимального значени .

Число разр дов дополнительного регистра 6 равно числу вы.ходов дешифратора 2, определ емых разр дностью кода АЦП 1. Если АЦП

имеет четыре разр да, то число выходов дешифратора 2 составл ет 16, если п ть разр дов - 32 и т. д.

Устройство работает следуюшим образом.

С выхода АЦП 1 на вход дешифратора 2 периодически поступает параллельный двоичный код, пропорциональный текущим значени м входного сигнала. На одном из выходов дешифратора 2, ксторому соответствует дес тичное значение кода АЦП 1, формируетс  сигнал. Этот сигнал проходит через все схемы «ИЛИ, которые св заны с этим выходом и всеми другими, соответствующими .меньщим дес тичным значени м входного двоичного кода, и устанавливает в «единицу все триггеры, которые к ним нодключены.

Нанример, нри коде, соответствующем дес тичному значению 12 (код 01100), сигнал формируетс  на 12-м выходе дешифратора 2, через схемы «ИЛИ в «единицу устанавливаютс  триггеры 12-ти разр дов (с 1-го по 12-й включительно).

Если в дополнительном регистре 6 было ранее включено большее число разр дов, чем требуетс  нришедшим двоичным кодом, то состо ние регистра не изменитс , если меньшее, то устанавливаетс  новое значение. Например, если в регистре 6 были включены разр ды с 1-го но 10-й, а новое значение кода соответствует числу 12, то дополнительно включаетс  два разр да-11-й и 12-й, таким образом оказываютс  включенными все разр ды с 1-го по 12-й.

Перепады напр жений на вновь включенных разр дах дополнительного регистра 6 через схему «ИЛИ 10 вырабатывают команду на цеп х 14 и 15 переноса кода. По этой команде в регистр 13 максимального значени  сноситс  значение кода АЦП 1, которое вызвало изменение состо ни  дополнительного регистра 6 и которое  вл етс  наибольшим из всех предыдуш,их значений кода, а в регистр 12 максимального времени одновременно переноситс  код времени, соответствующий моменту по влени  наибольшего значени  выходного сигнала.

Устройство обладает повышенным быстродействием , так как в нем врем  одного сравнени  не зависит от разр дности входного кода.

Предмет изобретени 

Устройство дл  выделени  максимального

значени  импульсного процесса, содержащее аналого-цифровой преобразователь, счетчик времени, регистр максимального значени  и регистр времени максимального значени  с цеп ми переноса кода, отличающеес  тем,

что, с целью повышени  быстродействи , в него введены дешифратор, дополнительный регистр , число разр дов которого равно максимальному числу, заполн емому регистром максимального значени , схемы «ИЛИ на два

входа и многовходова  схема «ИЛИ, включенные таким образом, что к выходу аналогоцифрового преобразовател  подключен дешифратор , к выходу каждого разр да которого подсоединена последовательна  цепь, состо ща  из схемы «ИЛИ на два входа и триггера дополнительного регистра, причем второй вход каждой схемы «ИЛИ соединен с выходом схемы «ИЛИ, подключенной к соседнему старшему разр ду дешифратора, а

выходы триггеров дополнительного регистра через многовходовую схему «ИЛИ соединены со входами ценей переноса кода.